Coverage Report

Created: 2018-11-16 02:38

/Users/buildslave/jenkins/workspace/clang-stage2-coverage-R/clang-build/lib/Target/ARM/ARMGenMCCodeEmitter.inc
Line
Count
Source (jump to first uncovered line)
1
/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2
|*                                                                            *|
3
|* Machine Code Emitter                                                       *|
4
|*                                                                            *|
5
|* Automatically generated file, do not edit!                                 *|
6
|*                                                                            *|
7
\*===----------------------------------------------------------------------===*/
8
9
uint64_t ARMMCCodeEmitter::getBinaryCodeForInstr(const MCInst &MI,
10
    SmallVectorImpl<MCFixup> &Fixups,
11
698k
    const MCSubtargetInfo &STI) const {
12
698k
  static const uint64_t InstBits[] = {
13
698k
    UINT64_C(0),
14
698k
    UINT64_C(0),
15
698k
    UINT64_C(0),
16
698k
    UINT64_C(0),
17
698k
    UINT64_C(0),
18
698k
    UINT64_C(0),
19
698k
    UINT64_C(0),
20
698k
    UINT64_C(0),
21
698k
    UINT64_C(0),
22
698k
    UINT64_C(0),
23
698k
    UINT64_C(0),
24
698k
    UINT64_C(0),
25
698k
    UINT64_C(0),
26
698k
    UINT64_C(0),
27
698k
    UINT64_C(0),
28
698k
    UINT64_C(0),
29
698k
    UINT64_C(0),
30
698k
    UINT64_C(0),
31
698k
    UINT64_C(0),
32
698k
    UINT64_C(0),
33
698k
    UINT64_C(0),
34
698k
    UINT64_C(0),
35
698k
    UINT64_C(0),
36
698k
    UINT64_C(0),
37
698k
    UINT64_C(0),
38
698k
    UINT64_C(0),
39
698k
    UINT64_C(0),
40
698k
    UINT64_C(0),
41
698k
    UINT64_C(0),
42
698k
    UINT64_C(0),
43
698k
    UINT64_C(0),
44
698k
    UINT64_C(0),
45
698k
    UINT64_C(0),
46
698k
    UINT64_C(0),
47
698k
    UINT64_C(0),
48
698k
    UINT64_C(0),
49
698k
    UINT64_C(0),
50
698k
    UINT64_C(0),
51
698k
    UINT64_C(0),
52
698k
    UINT64_C(0),
53
698k
    UINT64_C(0),
54
698k
    UINT64_C(0),
55
698k
    UINT64_C(0),
56
698k
    UINT64_C(0),
57
698k
    UINT64_C(0),
58
698k
    UINT64_C(0),
59
698k
    UINT64_C(0),
60
698k
    UINT64_C(0),
61
698k
    UINT64_C(0),
62
698k
    UINT64_C(0),
63
698k
    UINT64_C(0),
64
698k
    UINT64_C(0),
65
698k
    UINT64_C(0),
66
698k
    UINT64_C(0),
67
698k
    UINT64_C(0),
68
698k
    UINT64_C(0),
69
698k
    UINT64_C(0),
70
698k
    UINT64_C(0),
71
698k
    UINT64_C(0),
72
698k
    UINT64_C(0),
73
698k
    UINT64_C(0),
74
698k
    UINT64_C(0),
75
698k
    UINT64_C(0),
76
698k
    UINT64_C(0),
77
698k
    UINT64_C(0),
78
698k
    UINT64_C(0),
79
698k
    UINT64_C(0),
80
698k
    UINT64_C(0),
81
698k
    UINT64_C(0),
82
698k
    UINT64_C(0),
83
698k
    UINT64_C(0),
84
698k
    UINT64_C(0),
85
698k
    UINT64_C(0),
86
698k
    UINT64_C(0),
87
698k
    UINT64_C(0),
88
698k
    UINT64_C(0),
89
698k
    UINT64_C(0),
90
698k
    UINT64_C(0),
91
698k
    UINT64_C(0),
92
698k
    UINT64_C(0),
93
698k
    UINT64_C(0),
94
698k
    UINT64_C(0),
95
698k
    UINT64_C(0),
96
698k
    UINT64_C(0),
97
698k
    UINT64_C(0),
98
698k
    UINT64_C(0),
99
698k
    UINT64_C(0),
100
698k
    UINT64_C(0),
101
698k
    UINT64_C(0),
102
698k
    UINT64_C(0),
103
698k
    UINT64_C(0),
104
698k
    UINT64_C(0),
105
698k
    UINT64_C(0),
106
698k
    UINT64_C(0),
107
698k
    UINT64_C(0),
108
698k
    UINT64_C(0),
109
698k
    UINT64_C(0),
110
698k
    UINT64_C(0),
111
698k
    UINT64_C(0),
112
698k
    UINT64_C(0),
113
698k
    UINT64_C(0),
114
698k
    UINT64_C(0),
115
698k
    UINT64_C(0),
116
698k
    UINT64_C(0),
117
698k
    UINT64_C(0),
118
698k
    UINT64_C(0),
119
698k
    UINT64_C(0),
120
698k
    UINT64_C(0),
121
698k
    UINT64_C(0),
122
698k
    UINT64_C(0),
123
698k
    UINT64_C(0),
124
698k
    UINT64_C(0),
125
698k
    UINT64_C(0),
126
698k
    UINT64_C(0),
127
698k
    UINT64_C(0),
128
698k
    UINT64_C(0),
129
698k
    UINT64_C(0),
130
698k
    UINT64_C(0),
131
698k
    UINT64_C(0),
132
698k
    UINT64_C(0),
133
698k
    UINT64_C(0),
134
698k
    UINT64_C(0),
135
698k
    UINT64_C(0),
136
698k
    UINT64_C(0),
137
698k
    UINT64_C(0),
138
698k
    UINT64_C(0),
139
698k
    UINT64_C(0),
140
698k
    UINT64_C(0),
141
698k
    UINT64_C(0),
142
698k
    UINT64_C(0),
143
698k
    UINT64_C(0),
144
698k
    UINT64_C(0),
145
698k
    UINT64_C(0),
146
698k
    UINT64_C(0),
147
698k
    UINT64_C(0),
148
698k
    UINT64_C(0),
149
698k
    UINT64_C(0),
150
698k
    UINT64_C(0),
151
698k
    UINT64_C(0),
152
698k
    UINT64_C(0),
153
698k
    UINT64_C(0),
154
698k
    UINT64_C(0),
155
698k
    UINT64_C(0),
156
698k
    UINT64_C(0),
157
698k
    UINT64_C(0),
158
698k
    UINT64_C(0),
159
698k
    UINT64_C(0),
160
698k
    UINT64_C(0),
161
698k
    UINT64_C(0),
162
698k
    UINT64_C(0),
163
698k
    UINT64_C(0),
164
698k
    UINT64_C(0),
165
698k
    UINT64_C(0),
166
698k
    UINT64_C(0),
167
698k
    UINT64_C(0),
168
698k
    UINT64_C(0),
169
698k
    UINT64_C(0),
170
698k
    UINT64_C(0),
171
698k
    UINT64_C(0),
172
698k
    UINT64_C(0),
173
698k
    UINT64_C(0),
174
698k
    UINT64_C(0),
175
698k
    UINT64_C(0),
176
698k
    UINT64_C(0),
177
698k
    UINT64_C(0),
178
698k
    UINT64_C(0),
179
698k
    UINT64_C(0),
180
698k
    UINT64_C(0),
181
698k
    UINT64_C(0),
182
698k
    UINT64_C(0),
183
698k
    UINT64_C(0),
184
698k
    UINT64_C(0),
185
698k
    UINT64_C(0),
186
698k
    UINT64_C(0),
187
698k
    UINT64_C(0),
188
698k
    UINT64_C(0),
189
698k
    UINT64_C(0),
190
698k
    UINT64_C(0),
191
698k
    UINT64_C(0),
192
698k
    UINT64_C(0),
193
698k
    UINT64_C(0),
194
698k
    UINT64_C(0),
195
698k
    UINT64_C(0),
196
698k
    UINT64_C(0),
197
698k
    UINT64_C(0),
198
698k
    UINT64_C(0),
199
698k
    UINT64_C(0),
200
698k
    UINT64_C(0),
201
698k
    UINT64_C(0),
202
698k
    UINT64_C(0),
203
698k
    UINT64_C(0),
204
698k
    UINT64_C(0),
205
698k
    UINT64_C(0),
206
698k
    UINT64_C(0),
207
698k
    UINT64_C(0),
208
698k
    UINT64_C(0),
209
698k
    UINT64_C(0),
210
698k
    UINT64_C(0),
211
698k
    UINT64_C(0),
212
698k
    UINT64_C(0),
213
698k
    UINT64_C(0),
214
698k
    UINT64_C(0),
215
698k
    UINT64_C(0),
216
698k
    UINT64_C(0),
217
698k
    UINT64_C(0),
218
698k
    UINT64_C(0),
219
698k
    UINT64_C(0),
220
698k
    UINT64_C(0),
221
698k
    UINT64_C(0),
222
698k
    UINT64_C(0),
223
698k
    UINT64_C(0),
224
698k
    UINT64_C(0),
225
698k
    UINT64_C(0),
226
698k
    UINT64_C(0),
227
698k
    UINT64_C(0),
228
698k
    UINT64_C(0),
229
698k
    UINT64_C(0),
230
698k
    UINT64_C(0),
231
698k
    UINT64_C(0),
232
698k
    UINT64_C(0),
233
698k
    UINT64_C(0),
234
698k
    UINT64_C(0),
235
698k
    UINT64_C(0),
236
698k
    UINT64_C(0),
237
698k
    UINT64_C(0),
238
698k
    UINT64_C(0),
239
698k
    UINT64_C(0),
240
698k
    UINT64_C(0),
241
698k
    UINT64_C(0),
242
698k
    UINT64_C(0),
243
698k
    UINT64_C(0),
244
698k
    UINT64_C(0),
245
698k
    UINT64_C(0),
246
698k
    UINT64_C(0),
247
698k
    UINT64_C(0),
248
698k
    UINT64_C(0),
249
698k
    UINT64_C(0),
250
698k
    UINT64_C(0),
251
698k
    UINT64_C(0),
252
698k
    UINT64_C(0),
253
698k
    UINT64_C(0),
254
698k
    UINT64_C(0),
255
698k
    UINT64_C(0),
256
698k
    UINT64_C(0),
257
698k
    UINT64_C(0),
258
698k
    UINT64_C(0),
259
698k
    UINT64_C(0),
260
698k
    UINT64_C(0),
261
698k
    UINT64_C(0),
262
698k
    UINT64_C(0),
263
698k
    UINT64_C(0),
264
698k
    UINT64_C(0),
265
698k
    UINT64_C(0),
266
698k
    UINT64_C(0),
267
698k
    UINT64_C(0),
268
698k
    UINT64_C(0),
269
698k
    UINT64_C(0),
270
698k
    UINT64_C(0),
271
698k
    UINT64_C(0),
272
698k
    UINT64_C(0),
273
698k
    UINT64_C(0),
274
698k
    UINT64_C(0),
275
698k
    UINT64_C(0),
276
698k
    UINT64_C(0),
277
698k
    UINT64_C(0),
278
698k
    UINT64_C(0),
279
698k
    UINT64_C(0),
280
698k
    UINT64_C(0),
281
698k
    UINT64_C(0),
282
698k
    UINT64_C(0),
283
698k
    UINT64_C(0),
284
698k
    UINT64_C(0),
285
698k
    UINT64_C(0),
286
698k
    UINT64_C(0),
287
698k
    UINT64_C(0),
288
698k
    UINT64_C(0),
289
698k
    UINT64_C(0),
290
698k
    UINT64_C(0),
291
698k
    UINT64_C(0),
292
698k
    UINT64_C(0),
293
698k
    UINT64_C(0),
294
698k
    UINT64_C(0),
295
698k
    UINT64_C(0),
296
698k
    UINT64_C(0),
297
698k
    UINT64_C(0),
298
698k
    UINT64_C(0),
299
698k
    UINT64_C(0),
300
698k
    UINT64_C(0),
301
698k
    UINT64_C(0),
302
698k
    UINT64_C(0),
303
698k
    UINT64_C(0),
304
698k
    UINT64_C(0),
305
698k
    UINT64_C(0),
306
698k
    UINT64_C(0),
307
698k
    UINT64_C(0),
308
698k
    UINT64_C(0),
309
698k
    UINT64_C(0),
310
698k
    UINT64_C(0),
311
698k
    UINT64_C(0),
312
698k
    UINT64_C(0),
313
698k
    UINT64_C(0),
314
698k
    UINT64_C(0),
315
698k
    UINT64_C(0),
316
698k
    UINT64_C(0),
317
698k
    UINT64_C(0),
318
698k
    UINT64_C(0),
319
698k
    UINT64_C(0),
320
698k
    UINT64_C(0),
321
698k
    UINT64_C(0),
322
698k
    UINT64_C(0),
323
698k
    UINT64_C(0),
324
698k
    UINT64_C(0),
325
698k
    UINT64_C(0),
326
698k
    UINT64_C(0),
327
698k
    UINT64_C(0),
328
698k
    UINT64_C(0),
329
698k
    UINT64_C(0),
330
698k
    UINT64_C(0),
331
698k
    UINT64_C(0),
332
698k
    UINT64_C(0),
333
698k
    UINT64_C(0),
334
698k
    UINT64_C(0),
335
698k
    UINT64_C(0),
336
698k
    UINT64_C(0),
337
698k
    UINT64_C(0),
338
698k
    UINT64_C(0),
339
698k
    UINT64_C(0),
340
698k
    UINT64_C(0),
341
698k
    UINT64_C(0),
342
698k
    UINT64_C(0),
343
698k
    UINT64_C(0),
344
698k
    UINT64_C(0),
345
698k
    UINT64_C(0),
346
698k
    UINT64_C(0),
347
698k
    UINT64_C(0),
348
698k
    UINT64_C(0),
349
698k
    UINT64_C(0),
350
698k
    UINT64_C(0),
351
698k
    UINT64_C(0),
352
698k
    UINT64_C(0),
353
698k
    UINT64_C(0),
354
698k
    UINT64_C(0),
355
698k
    UINT64_C(0),
356
698k
    UINT64_C(0),
357
698k
    UINT64_C(0),
358
698k
    UINT64_C(0),
359
698k
    UINT64_C(0),
360
698k
    UINT64_C(0),
361
698k
    UINT64_C(0),
362
698k
    UINT64_C(0),
363
698k
    UINT64_C(0),
364
698k
    UINT64_C(0),
365
698k
    UINT64_C(0),
366
698k
    UINT64_C(0),
367
698k
    UINT64_C(0),
368
698k
    UINT64_C(0),
369
698k
    UINT64_C(0),
370
698k
    UINT64_C(0),
371
698k
    UINT64_C(0),
372
698k
    UINT64_C(0),
373
698k
    UINT64_C(0),
374
698k
    UINT64_C(0),
375
698k
    UINT64_C(0),
376
698k
    UINT64_C(0),
377
698k
    UINT64_C(0),
378
698k
    UINT64_C(0),
379
698k
    UINT64_C(0),
380
698k
    UINT64_C(0),
381
698k
    UINT64_C(0),
382
698k
    UINT64_C(0),
383
698k
    UINT64_C(0),
384
698k
    UINT64_C(0),
385
698k
    UINT64_C(0),
386
698k
    UINT64_C(0),
387
698k
    UINT64_C(0),
388
698k
    UINT64_C(0),
389
698k
    UINT64_C(0),
390
698k
    UINT64_C(0),
391
698k
    UINT64_C(0),
392
698k
    UINT64_C(0),
393
698k
    UINT64_C(0),
394
698k
    UINT64_C(0),
395
698k
    UINT64_C(0),
396
698k
    UINT64_C(0),
397
698k
    UINT64_C(0),
398
698k
    UINT64_C(0),
399
698k
    UINT64_C(0),
400
698k
    UINT64_C(0),
401
698k
    UINT64_C(0),
402
698k
    UINT64_C(0),
403
698k
    UINT64_C(0),
404
698k
    UINT64_C(0),
405
698k
    UINT64_C(0),
406
698k
    UINT64_C(0),
407
698k
    UINT64_C(0),
408
698k
    UINT64_C(0),
409
698k
    UINT64_C(0),
410
698k
    UINT64_C(0),
411
698k
    UINT64_C(0),
412
698k
    UINT64_C(0),
413
698k
    UINT64_C(0),
414
698k
    UINT64_C(0),
415
698k
    UINT64_C(0),
416
698k
    UINT64_C(0),
417
698k
    UINT64_C(0),
418
698k
    UINT64_C(0),
419
698k
    UINT64_C(0),
420
698k
    UINT64_C(0),
421
698k
    UINT64_C(0),
422
698k
    UINT64_C(0),
423
698k
    UINT64_C(0),
424
698k
    UINT64_C(0),
425
698k
    UINT64_C(0),
426
698k
    UINT64_C(0),
427
698k
    UINT64_C(0),
428
698k
    UINT64_C(0),
429
698k
    UINT64_C(0),
430
698k
    UINT64_C(0),
431
698k
    UINT64_C(0),
432
698k
    UINT64_C(0),
433
698k
    UINT64_C(0),
434
698k
    UINT64_C(0),
435
698k
    UINT64_C(0),
436
698k
    UINT64_C(0),
437
698k
    UINT64_C(0),
438
698k
    UINT64_C(0),
439
698k
    UINT64_C(0),
440
698k
    UINT64_C(0),
441
698k
    UINT64_C(0),
442
698k
    UINT64_C(0),
443
698k
    UINT64_C(0),
444
698k
    UINT64_C(0),
445
698k
    UINT64_C(0),
446
698k
    UINT64_C(0),
447
698k
    UINT64_C(0),
448
698k
    UINT64_C(0),
449
698k
    UINT64_C(0),
450
698k
    UINT64_C(0),
451
698k
    UINT64_C(0),
452
698k
    UINT64_C(0),
453
698k
    UINT64_C(0),
454
698k
    UINT64_C(0),
455
698k
    UINT64_C(0),
456
698k
    UINT64_C(0),
457
698k
    UINT64_C(0),
458
698k
    UINT64_C(0),
459
698k
    UINT64_C(0),
460
698k
    UINT64_C(0),
461
698k
    UINT64_C(0),
462
698k
    UINT64_C(0),
463
698k
    UINT64_C(0),
464
698k
    UINT64_C(0),
465
698k
    UINT64_C(0),
466
698k
    UINT64_C(0),
467
698k
    UINT64_C(0),
468
698k
    UINT64_C(0),
469
698k
    UINT64_C(0),
470
698k
    UINT64_C(0),
471
698k
    UINT64_C(0),
472
698k
    UINT64_C(0),
473
698k
    UINT64_C(0),
474
698k
    UINT64_C(0),
475
698k
    UINT64_C(0),
476
698k
    UINT64_C(0),
477
698k
    UINT64_C(0),
478
698k
    UINT64_C(0),
479
698k
    UINT64_C(0),
480
698k
    UINT64_C(0),
481
698k
    UINT64_C(0),
482
698k
    UINT64_C(0),
483
698k
    UINT64_C(0),
484
698k
    UINT64_C(0),
485
698k
    UINT64_C(0),
486
698k
    UINT64_C(0),
487
698k
    UINT64_C(0),
488
698k
    UINT64_C(0),
489
698k
    UINT64_C(0),
490
698k
    UINT64_C(0),
491
698k
    UINT64_C(0),
492
698k
    UINT64_C(0),
493
698k
    UINT64_C(0),
494
698k
    UINT64_C(0),
495
698k
    UINT64_C(0),
496
698k
    UINT64_C(0),
497
698k
    UINT64_C(0),
498
698k
    UINT64_C(0),
499
698k
    UINT64_C(0),
500
698k
    UINT64_C(0),
501
698k
    UINT64_C(0),
502
698k
    UINT64_C(0),
503
698k
    UINT64_C(0),
504
698k
    UINT64_C(0),
505
698k
    UINT64_C(0),
506
698k
    UINT64_C(0),
507
698k
    UINT64_C(0),
508
698k
    UINT64_C(0),
509
698k
    UINT64_C(0),
510
698k
    UINT64_C(0),
511
698k
    UINT64_C(0),
512
698k
    UINT64_C(0),
513
698k
    UINT64_C(0),
514
698k
    UINT64_C(0),
515
698k
    UINT64_C(0),
516
698k
    UINT64_C(0),
517
698k
    UINT64_C(0),
518
698k
    UINT64_C(0),
519
698k
    UINT64_C(0),
520
698k
    UINT64_C(0),
521
698k
    UINT64_C(0),
522
698k
    UINT64_C(0),
523
698k
    UINT64_C(0),
524
698k
    UINT64_C(0),
525
698k
    UINT64_C(0),
526
698k
    UINT64_C(0),
527
698k
    UINT64_C(0),
528
698k
    UINT64_C(0),
529
698k
    UINT64_C(0),
530
698k
    UINT64_C(0),
531
698k
    UINT64_C(0),
532
698k
    UINT64_C(0),
533
698k
    UINT64_C(0),
534
698k
    UINT64_C(0),
535
698k
    UINT64_C(0),
536
698k
    UINT64_C(0),
537
698k
    UINT64_C(0),
538
698k
    UINT64_C(0),
539
698k
    UINT64_C(0),
540
698k
    UINT64_C(0),
541
698k
    UINT64_C(0),
542
698k
    UINT64_C(0),
543
698k
    UINT64_C(0),
544
698k
    UINT64_C(0),
545
698k
    UINT64_C(0),
546
698k
    UINT64_C(0),
547
698k
    UINT64_C(0),
548
698k
    UINT64_C(0),
549
698k
    UINT64_C(0),
550
698k
    UINT64_C(0),
551
698k
    UINT64_C(0),
552
698k
    UINT64_C(0),
553
698k
    UINT64_C(0),
554
698k
    UINT64_C(44040192), // ADCri
555
698k
    UINT64_C(10485760), // ADCrr
556
698k
    UINT64_C(10485760), // ADCrsi
557
698k
    UINT64_C(10485776), // ADCrsr
558
698k
    UINT64_C(41943040), // ADDri
559
698k
    UINT64_C(8388608),  // ADDrr
560
698k
    UINT64_C(8388608),  // ADDrsi
561
698k
    UINT64_C(8388624),  // ADDrsr
562
698k
    UINT64_C(34537472), // ADR
563
698k
    UINT64_C(4088398656), // AESD
564
698k
    UINT64_C(4088398592), // AESE
565
698k
    UINT64_C(4088398784), // AESIMC
566
698k
    UINT64_C(4088398720), // AESMC
567
698k
    UINT64_C(33554432), // ANDri
568
698k
    UINT64_C(0),  // ANDrr
569
698k
    UINT64_C(0),  // ANDrsi
570
698k
    UINT64_C(16), // ANDrsr
571
698k
    UINT64_C(130023455),  // BFC
572
698k
    UINT64_C(130023440),  // BFI
573
698k
    UINT64_C(62914560), // BICri
574
698k
    UINT64_C(29360128), // BICrr
575
698k
    UINT64_C(29360128), // BICrsi
576
698k
    UINT64_C(29360144), // BICrsr
577
698k
    UINT64_C(3776970864), // BKPT
578
698k
    UINT64_C(3942645760), // BL
579
698k
    UINT64_C(3778019120), // BLX
580
698k
    UINT64_C(19922736), // BLX_pred
581
698k
    UINT64_C(4194304000), // BLXi
582
698k
    UINT64_C(184549376),  // BL_pred
583
698k
    UINT64_C(3778019088), // BX
584
698k
    UINT64_C(19922720), // BXJ
585
698k
    UINT64_C(19922718), // BX_RET
586
698k
    UINT64_C(19922704), // BX_pred
587
698k
    UINT64_C(167772160),  // Bcc
588
698k
    UINT64_C(234881024),  // CDP
589
698k
    UINT64_C(4261412864), // CDP2
590
698k
    UINT64_C(4118802463), // CLREX
591
698k
    UINT64_C(24055568), // CLZ
592
698k
    UINT64_C(57671680), // CMNri
593
698k
    UINT64_C(24117248), // CMNzrr
594
698k
    UINT64_C(24117248), // CMNzrsi
595
698k
    UINT64_C(24117264), // CMNzrsr
596
698k
    UINT64_C(55574528), // CMPri
597
698k
    UINT64_C(22020096), // CMPrr
598
698k
    UINT64_C(22020096), // CMPrsi
599
698k
    UINT64_C(22020112), // CMPrsr
600
698k
    UINT64_C(4043440128), // CPS1p
601
698k
    UINT64_C(4043309056), // CPS2p
602
698k
    UINT64_C(4043440128), // CPS3p
603
698k
    UINT64_C(3774873664), // CRC32B
604
698k
    UINT64_C(3774874176), // CRC32CB
605
698k
    UINT64_C(3776971328), // CRC32CH
606
698k
    UINT64_C(3779068480), // CRC32CW
607
698k
    UINT64_C(3776970816), // CRC32H
608
698k
    UINT64_C(3779067968), // CRC32W
609
698k
    UINT64_C(52490480), // DBG
610
698k
    UINT64_C(4118802512), // DMB
611
698k
    UINT64_C(4118802496), // DSB
612
698k
    UINT64_C(35651584), // EORri
613
698k
    UINT64_C(2097152),  // EORrr
614
698k
    UINT64_C(2097152),  // EORrsi
615
698k
    UINT64_C(2097168),  // EORrsr
616
698k
    UINT64_C(23068782), // ERET
617
698k
    UINT64_C(246418176),  // FCONSTD
618
698k
    UINT64_C(246417664),  // FCONSTH
619
698k
    UINT64_C(246417920),  // FCONSTS
620
698k
    UINT64_C(221252353),  // FLDMXDB_UPD
621
698k
    UINT64_C(210766593),  // FLDMXIA
622
698k
    UINT64_C(212863745),  // FLDMXIA_UPD
623
698k
    UINT64_C(250739216),  // FMSTAT
624
698k
    UINT64_C(220203777),  // FSTMXDB_UPD
625
698k
    UINT64_C(209718017),  // FSTMXIA
626
698k
    UINT64_C(211815169),  // FSTMXIA_UPD
627
698k
    UINT64_C(52490240), // HINT
628
698k
    UINT64_C(3774873712), // HLT
629
698k
    UINT64_C(3779068016), // HVC
630
698k
    UINT64_C(4118802528), // ISB
631
698k
    UINT64_C(26217631), // LDA
632
698k
    UINT64_C(30411935), // LDAB
633
698k
    UINT64_C(26218143), // LDAEX
634
698k
    UINT64_C(30412447), // LDAEXB
635
698k
    UINT64_C(28315295), // LDAEXD
636
698k
    UINT64_C(32509599), // LDAEXH
637
698k
    UINT64_C(32509087), // LDAH
638
698k
    UINT64_C(4249878528), // LDC2L_OFFSET
639
698k
    UINT64_C(4241489920), // LDC2L_OPTION
640
698k
    UINT64_C(4235198464), // LDC2L_POST
641
698k
    UINT64_C(4251975680), // LDC2L_PRE
642
698k
    UINT64_C(4245684224), // LDC2_OFFSET
643
698k
    UINT64_C(4237295616), // LDC2_OPTION
644
698k
    UINT64_C(4231004160), // LDC2_POST
645
698k
    UINT64_C(4247781376), // LDC2_PRE
646
698k
    UINT64_C(223346688),  // LDCL_OFFSET
647
698k
    UINT64_C(214958080),  // LDCL_OPTION
648
698k
    UINT64_C(208666624),  // LDCL_POST
649
698k
    UINT64_C(225443840),  // LDCL_PRE
650
698k
    UINT64_C(219152384),  // LDC_OFFSET
651
698k
    UINT64_C(210763776),  // LDC_OPTION
652
698k
    UINT64_C(204472320),  // LDC_POST
653
698k
    UINT64_C(221249536),  // LDC_PRE
654
698k
    UINT64_C(135266304),  // LDMDA
655
698k
    UINT64_C(137363456),  // LDMDA_UPD
656
698k
    UINT64_C(152043520),  // LDMDB
657
698k
    UINT64_C(154140672),  // LDMDB_UPD
658
698k
    UINT64_C(143654912),  // LDMIA
659
698k
    UINT64_C(145752064),  // LDMIA_UPD
660
698k
    UINT64_C(160432128),  // LDMIB
661
698k
    UINT64_C(162529280),  // LDMIB_UPD
662
698k
    UINT64_C(74448896), // LDRBT_POST_IMM
663
698k
    UINT64_C(108003328),  // LDRBT_POST_REG
664
698k
    UINT64_C(72351744), // LDRB_POST_IMM
665
698k
    UINT64_C(105906176),  // LDRB_POST_REG
666
698k
    UINT64_C(91226112), // LDRB_PRE_IMM
667
698k
    UINT64_C(124780544),  // LDRB_PRE_REG
668
698k
    UINT64_C(89128960), // LDRBi12
669
698k
    UINT64_C(122683392),  // LDRBrs
670
698k
    UINT64_C(16777424), // LDRD
671
698k
    UINT64_C(208),  // LDRD_POST
672
698k
    UINT64_C(18874576), // LDRD_PRE
673
698k
    UINT64_C(26218399), // LDREX
674
698k
    UINT64_C(30412703), // LDREXB
675
698k
    UINT64_C(28315551), // LDREXD
676
698k
    UINT64_C(32509855), // LDREXH
677
698k
    UINT64_C(17825968), // LDRH
678
698k
    UINT64_C(7340208),  // LDRHTi
679
698k
    UINT64_C(3145904),  // LDRHTr
680
698k
    UINT64_C(1048752),  // LDRH_POST
681
698k
    UINT64_C(19923120), // LDRH_PRE
682
698k
    UINT64_C(17826000), // LDRSB
683
698k
    UINT64_C(7340240),  // LDRSBTi
684
698k
    UINT64_C(3145936),  // LDRSBTr
685
698k
    UINT64_C(1048784),  // LDRSB_POST
686
698k
    UINT64_C(19923152), // LDRSB_PRE
687
698k
    UINT64_C(17826032), // LDRSH
688
698k
    UINT64_C(7340272),  // LDRSHTi
689
698k
    UINT64_C(3145968),  // LDRSHTr
690
698k
    UINT64_C(1048816),  // LDRSH_POST
691
698k
    UINT64_C(19923184), // LDRSH_PRE
692
698k
    UINT64_C(70254592), // LDRT_POST_IMM
693
698k
    UINT64_C(103809024),  // LDRT_POST_REG
694
698k
    UINT64_C(68157440), // LDR_POST_IMM
695
698k
    UINT64_C(101711872),  // LDR_POST_REG
696
698k
    UINT64_C(87031808), // LDR_PRE_IMM
697
698k
    UINT64_C(120586240),  // LDR_PRE_REG
698
698k
    UINT64_C(85917696), // LDRcp
699
698k
    UINT64_C(84934656), // LDRi12
700
698k
    UINT64_C(118489088),  // LDRrs
701
698k
    UINT64_C(234881040),  // MCR
702
698k
    UINT64_C(4261412880), // MCR2
703
698k
    UINT64_C(205520896),  // MCRR
704
698k
    UINT64_C(4232052736), // MCRR2
705
698k
    UINT64_C(2097296),  // MLA
706
698k
    UINT64_C(6291600),  // MLS
707
698k
    UINT64_C(27324430), // MOVPCLR
708
698k
    UINT64_C(54525952), // MOVTi16
709
698k
    UINT64_C(60817408), // MOVi
710
698k
    UINT64_C(50331648), // MOVi16
711
698k
    UINT64_C(27262976), // MOVr
712
698k
    UINT64_C(27262976), // MOVr_TC
713
698k
    UINT64_C(27262976), // MOVsi
714
698k
    UINT64_C(27262992), // MOVsr
715
698k
    UINT64_C(235929616),  // MRC
716
698k
    UINT64_C(4262461456), // MRC2
717
698k
    UINT64_C(206569472),  // MRRC
718
698k
    UINT64_C(4233101312), // MRRC2
719
698k
    UINT64_C(17760256), // MRS
720
698k
    UINT64_C(16777728), // MRSbanked
721
698k
    UINT64_C(21954560), // MRSsys
722
698k
    UINT64_C(18935808), // MSR
723
698k
    UINT64_C(18936320), // MSRbanked
724
698k
    UINT64_C(52490240), // MSRi
725
698k
    UINT64_C(144),  // MUL
726
698k
    UINT64_C(65011712), // MVNi
727
698k
    UINT64_C(31457280), // MVNr
728
698k
    UINT64_C(31457280), // MVNsi
729
698k
    UINT64_C(31457296), // MVNsr
730
698k
    UINT64_C(58720256), // ORRri
731
698k
    UINT64_C(25165824), // ORRrr
732
698k
    UINT64_C(25165824), // ORRrsi
733
698k
    UINT64_C(25165840), // ORRrsr
734
698k
    UINT64_C(109051920),  // PKHBT
735
698k
    UINT64_C(109051984),  // PKHTB
736
698k
    UINT64_C(4111527936), // PLDWi12
737
698k
    UINT64_C(4145082368), // PLDWrs
738
698k
    UINT64_C(4115722240), // PLDi12
739
698k
    UINT64_C(4149276672), // PLDrs
740
698k
    UINT64_C(4098945024), // PLIi12
741
698k
    UINT64_C(4132499456), // PLIrs
742
698k
    UINT64_C(16777296), // QADD
743
698k
    UINT64_C(102764304),  // QADD16
744
698k
    UINT64_C(102764432),  // QADD8
745
698k
    UINT64_C(102764336),  // QASX
746
698k
    UINT64_C(20971600), // QDADD
747
698k
    UINT64_C(23068752), // QDSUB
748
698k
    UINT64_C(102764368),  // QSAX
749
698k
    UINT64_C(18874448), // QSUB
750
698k
    UINT64_C(102764400),  // QSUB16
751
698k
    UINT64_C(102764528),  // QSUB8
752
698k
    UINT64_C(117378864),  // RBIT
753
698k
    UINT64_C(113184560),  // REV
754
698k
    UINT64_C(113184688),  // REV16
755
698k
    UINT64_C(117378992),  // REVSH
756
698k
    UINT64_C(4161800704), // RFEDA
757
698k
    UINT64_C(4163897856), // RFEDA_UPD
758
698k
    UINT64_C(4178577920), // RFEDB
759
698k
    UINT64_C(4180675072), // RFEDB_UPD
760
698k
    UINT64_C(4170189312), // RFEIA
761
698k
    UINT64_C(4172286464), // RFEIA_UPD
762
698k
    UINT64_C(4186966528), // RFEIB
763
698k
    UINT64_C(4189063680), // RFEIB_UPD
764
698k
    UINT64_C(39845888), // RSBri
765
698k
    UINT64_C(6291456),  // RSBrr
766
698k
    UINT64_C(6291456),  // RSBrsi
767
698k
    UINT64_C(6291472),  // RSBrsr
768
698k
    UINT64_C(48234496), // RSCri
769
698k
    UINT64_C(14680064), // RSCrr
770
698k
    UINT64_C(14680064), // RSCrsi
771
698k
    UINT64_C(14680080), // RSCrsr
772
698k
    UINT64_C(101715728),  // SADD16
773
698k
    UINT64_C(101715856),  // SADD8
774
698k
    UINT64_C(101715760),  // SASX
775
698k
    UINT64_C(4118802544), // SB
776
698k
    UINT64_C(46137344), // SBCri
777
698k
    UINT64_C(12582912), // SBCrr
778
698k
    UINT64_C(12582912), // SBCrsi
779
698k
    UINT64_C(12582928), // SBCrsr
780
698k
    UINT64_C(127926352),  // SBFX
781
698k
    UINT64_C(118550544),  // SDIV
782
698k
    UINT64_C(109055920),  // SEL
783
698k
    UINT64_C(4043374592), // SETEND
784
698k
    UINT64_C(4044357632), // SETPAN
785
698k
    UINT64_C(4060089408), // SHA1C
786
698k
    UINT64_C(4088988352), // SHA1H
787
698k
    UINT64_C(4062186560), // SHA1M
788
698k
    UINT64_C(4061137984), // SHA1P
789
698k
    UINT64_C(4063235136), // SHA1SU0
790
698k
    UINT64_C(4089054080), // SHA1SU1
791
698k
    UINT64_C(4076866624), // SHA256H
792
698k
    UINT64_C(4077915200), // SHA256H2
793
698k
    UINT64_C(4089054144), // SHA256SU0
794
698k
    UINT64_C(4078963776), // SHA256SU1
795
698k
    UINT64_C(103812880),  // SHADD16
796
698k
    UINT64_C(103813008),  // SHADD8
797
698k
    UINT64_C(103812912),  // SHASX
798
698k
    UINT64_C(103812944),  // SHSAX
799
698k
    UINT64_C(103812976),  // SHSUB16
800
698k
    UINT64_C(103813104),  // SHSUB8
801
698k
    UINT64_C(23068784), // SMC
802
698k
    UINT64_C(16777344), // SMLABB
803
698k
    UINT64_C(16777408), // SMLABT
804
698k
    UINT64_C(117440528),  // SMLAD
805
698k
    UINT64_C(117440560),  // SMLADX
806
698k
    UINT64_C(14680208), // SMLAL
807
698k
    UINT64_C(20971648), // SMLALBB
808
698k
    UINT64_C(20971712), // SMLALBT
809
698k
    UINT64_C(121634832),  // SMLALD
810
698k
    UINT64_C(121634864),  // SMLALDX
811
698k
    UINT64_C(20971680), // SMLALTB
812
698k
    UINT64_C(20971744), // SMLALTT
813
698k
    UINT64_C(16777376), // SMLATB
814
698k
    UINT64_C(16777440), // SMLATT
815
698k
    UINT64_C(18874496), // SMLAWB
816
698k
    UINT64_C(18874560), // SMLAWT
817
698k
    UINT64_C(117440592),  // SMLSD
818
698k
    UINT64_C(117440624),  // SMLSDX
819
698k
    UINT64_C(121634896),  // SMLSLD
820
698k
    UINT64_C(121634928),  // SMLSLDX
821
698k
    UINT64_C(122683408),  // SMMLA
822
698k
    UINT64_C(122683440),  // SMMLAR
823
698k
    UINT64_C(122683600),  // SMMLS
824
698k
    UINT64_C(122683632),  // SMMLSR
825
698k
    UINT64_C(122744848),  // SMMUL
826
698k
    UINT64_C(122744880),  // SMMULR
827
698k
    UINT64_C(117501968),  // SMUAD
828
698k
    UINT64_C(117502000),  // SMUADX
829
698k
    UINT64_C(23068800), // SMULBB
830
698k
    UINT64_C(23068864), // SMULBT
831
698k
    UINT64_C(12583056), // SMULL
832
698k
    UINT64_C(23068832), // SMULTB
833
698k
    UINT64_C(23068896), // SMULTT
834
698k
    UINT64_C(18874528), // SMULWB
835
698k
    UINT64_C(18874592), // SMULWT
836
698k
    UINT64_C(117502032),  // SMUSD
837
698k
    UINT64_C(117502064),  // SMUSDX
838
698k
    UINT64_C(4165797120), // SRSDA
839
698k
    UINT64_C(4167894272), // SRSDA_UPD
840
698k
    UINT64_C(4182574336), // SRSDB
841
698k
    UINT64_C(4184671488), // SRSDB_UPD
842
698k
    UINT64_C(4174185728), // SRSIA
843
698k
    UINT64_C(4176282880), // SRSIA_UPD
844
698k
    UINT64_C(4190962944), // SRSIB
845
698k
    UINT64_C(4193060096), // SRSIB_UPD
846
698k
    UINT64_C(111149072),  // SSAT
847
698k
    UINT64_C(111152944),  // SSAT16
848
698k
    UINT64_C(101715792),  // SSAX
849
698k
    UINT64_C(101715824),  // SSUB16
850
698k
    UINT64_C(101715952),  // SSUB8
851
698k
    UINT64_C(4248829952), // STC2L_OFFSET
852
698k
    UINT64_C(4240441344), // STC2L_OPTION
853
698k
    UINT64_C(4234149888), // STC2L_POST
854
698k
    UINT64_C(4250927104), // STC2L_PRE
855
698k
    UINT64_C(4244635648), // STC2_OFFSET
856
698k
    UINT64_C(4236247040), // STC2_OPTION
857
698k
    UINT64_C(4229955584), // STC2_POST
858
698k
    UINT64_C(4246732800), // STC2_PRE
859
698k
    UINT64_C(222298112),  // STCL_OFFSET
860
698k
    UINT64_C(213909504),  // STCL_OPTION
861
698k
    UINT64_C(207618048),  // STCL_POST
862
698k
    UINT64_C(224395264),  // STCL_PRE
863
698k
    UINT64_C(218103808),  // STC_OFFSET
864
698k
    UINT64_C(209715200),  // STC_OPTION
865
698k
    UINT64_C(203423744),  // STC_POST
866
698k
    UINT64_C(220200960),  // STC_PRE
867
698k
    UINT64_C(25230480), // STL
868
698k
    UINT64_C(29424784), // STLB
869
698k
    UINT64_C(25169552), // STLEX
870
698k
    UINT64_C(29363856), // STLEXB
871
698k
    UINT64_C(27266704), // STLEXD
872
698k
    UINT64_C(31461008), // STLEXH
873
698k
    UINT64_C(31521936), // STLH
874
698k
    UINT64_C(134217728),  // STMDA
875
698k
    UINT64_C(136314880),  // STMDA_UPD
876
698k
    UINT64_C(150994944),  // STMDB
877
698k
    UINT64_C(153092096),  // STMDB_UPD
878
698k
    UINT64_C(142606336),  // STMIA
879
698k
    UINT64_C(144703488),  // STMIA_UPD
880
698k
    UINT64_C(159383552),  // STMIB
881
698k
    UINT64_C(161480704),  // STMIB_UPD
882
698k
    UINT64_C(73400320), // STRBT_POST_IMM
883
698k
    UINT64_C(106954752),  // STRBT_POST_REG
884
698k
    UINT64_C(71303168), // STRB_POST_IMM
885
698k
    UINT64_C(104857600),  // STRB_POST_REG
886
698k
    UINT64_C(90177536), // STRB_PRE_IMM
887
698k
    UINT64_C(123731968),  // STRB_PRE_REG
888
698k
    UINT64_C(88080384), // STRBi12
889
698k
    UINT64_C(121634816),  // STRBrs
890
698k
    UINT64_C(16777456), // STRD
891
698k
    UINT64_C(240),  // STRD_POST
892
698k
    UINT64_C(18874608), // STRD_PRE
893
698k
    UINT64_C(25169808), // STREX
894
698k
    UINT64_C(29364112), // STREXB
895
698k
    UINT64_C(27266960), // STREXD
896
698k
    UINT64_C(31461264), // STREXH
897
698k
    UINT64_C(16777392), // STRH
898
698k
    UINT64_C(6291632),  // STRHTi
899
698k
    UINT64_C(2097328),  // STRHTr
900
698k
    UINT64_C(176),  // STRH_POST
901
698k
    UINT64_C(18874544), // STRH_PRE
902
698k
    UINT64_C(69206016), // STRT_POST_IMM
903
698k
    UINT64_C(102760448),  // STRT_POST_REG
904
698k
    UINT64_C(67108864), // STR_POST_IMM
905
698k
    UINT64_C(100663296),  // STR_POST_REG
906
698k
    UINT64_C(85983232), // STR_PRE_IMM
907
698k
    UINT64_C(119537664),  // STR_PRE_REG
908
698k
    UINT64_C(83886080), // STRi12
909
698k
    UINT64_C(117440512),  // STRrs
910
698k
    UINT64_C(37748736), // SUBri
911
698k
    UINT64_C(4194304),  // SUBrr
912
698k
    UINT64_C(4194304),  // SUBrsi
913
698k
    UINT64_C(4194320),  // SUBrsr
914
698k
    UINT64_C(251658240),  // SVC
915
698k
    UINT64_C(16777360), // SWP
916
698k
    UINT64_C(20971664), // SWPB
917
698k
    UINT64_C(111149168),  // SXTAB
918
698k
    UINT64_C(109052016),  // SXTAB16
919
698k
    UINT64_C(112197744),  // SXTAH
920
698k
    UINT64_C(112132208),  // SXTB
921
698k
    UINT64_C(110035056),  // SXTB16
922
698k
    UINT64_C(113180784),  // SXTH
923
698k
    UINT64_C(53477376), // TEQri
924
698k
    UINT64_C(19922944), // TEQrr
925
698k
    UINT64_C(19922944), // TEQrsi
926
698k
    UINT64_C(19922960), // TEQrsr
927
698k
    UINT64_C(3892305662), // TRAP
928
698k
    UINT64_C(3892240112), // TRAPNaCl
929
698k
    UINT64_C(3810586642), // TSB
930
698k
    UINT64_C(51380224), // TSTri
931
698k
    UINT64_C(17825792), // TSTrr
932
698k
    UINT64_C(17825792), // TSTrsi
933
698k
    UINT64_C(17825808), // TSTrsr
934
698k
    UINT64_C(105910032),  // UADD16
935
698k
    UINT64_C(105910160),  // UADD8
936
698k
    UINT64_C(105910064),  // UASX
937
698k
    UINT64_C(132120656),  // UBFX
938
698k
    UINT64_C(3891265776), // UDF
939
698k
    UINT64_C(120647696),  // UDIV
940
698k
    UINT64_C(108007184),  // UHADD16
941
698k
    UINT64_C(108007312),  // UHADD8
942
698k
    UINT64_C(108007216),  // UHASX
943
698k
    UINT64_C(108007248),  // UHSAX
944
698k
    UINT64_C(108007280),  // UHSUB16
945
698k
    UINT64_C(108007408),  // UHSUB8
946
698k
    UINT64_C(4194448),  // UMAAL
947
698k
    UINT64_C(10485904), // UMLAL
948
698k
    UINT64_C(8388752),  // UMULL
949
698k
    UINT64_C(106958608),  // UQADD16
950
698k
    UINT64_C(106958736),  // UQADD8
951
698k
    UINT64_C(106958640),  // UQASX
952
698k
    UINT64_C(106958672),  // UQSAX
953
698k
    UINT64_C(106958704),  // UQSUB16
954
698k
    UINT64_C(106958832),  // UQSUB8
955
698k
    UINT64_C(125890576),  // USAD8
956
698k
    UINT64_C(125829136),  // USADA8
957
698k
    UINT64_C(115343376),  // USAT
958
698k
    UINT64_C(115347248),  // USAT16
959
698k
    UINT64_C(105910096),  // USAX
960
698k
    UINT64_C(105910128),  // USUB16
961
698k
    UINT64_C(105910256),  // USUB8
962
698k
    UINT64_C(115343472),  // UXTAB
963
698k
    UINT64_C(113246320),  // UXTAB16
964
698k
    UINT64_C(116392048),  // UXTAH
965
698k
    UINT64_C(116326512),  // UXTB
966
698k
    UINT64_C(114229360),  // UXTB16
967
698k
    UINT64_C(117375088),  // UXTH
968
698k
    UINT64_C(4070573312), // VABALsv2i64
969
698k
    UINT64_C(4069524736), // VABALsv4i32
970
698k
    UINT64_C(4068476160), // VABALsv8i16
971
698k
    UINT64_C(4087350528), // VABALuv2i64
972
698k
    UINT64_C(4086301952), // VABALuv4i32
973
698k
    UINT64_C(4085253376), // VABALuv8i16
974
698k
    UINT64_C(4060088144), // VABAsv16i8
975
698k
    UINT64_C(4062185232), // VABAsv2i32
976
698k
    UINT64_C(4061136656), // VABAsv4i16
977
698k
    UINT64_C(4062185296), // VABAsv4i32
978
698k
    UINT64_C(4061136720), // VABAsv8i16
979
698k
    UINT64_C(4060088080), // VABAsv8i8
980
698k
    UINT64_C(4076865360), // VABAuv16i8
981
698k
    UINT64_C(4078962448), // VABAuv2i32
982
698k
    UINT64_C(4077913872), // VABAuv4i16
983
698k
    UINT64_C(4078962512), // VABAuv4i32
984
698k
    UINT64_C(4077913936), // VABAuv8i16
985
698k
    UINT64_C(4076865296), // VABAuv8i8
986
698k
    UINT64_C(4070573824), // VABDLsv2i64
987
698k
    UINT64_C(4069525248), // VABDLsv4i32
988
698k
    UINT64_C(4068476672), // VABDLsv8i16
989
698k
    UINT64_C(4087351040), // VABDLuv2i64
990
698k
    UINT64_C(4086302464), // VABDLuv4i32
991
698k
    UINT64_C(4085253888), // VABDLuv8i16
992
698k
    UINT64_C(4078963968), // VABDfd
993
698k
    UINT64_C(4078964032), // VABDfq
994
698k
    UINT64_C(4080012544), // VABDhd
995
698k
    UINT64_C(4080012608), // VABDhq
996
698k
    UINT64_C(4060088128), // VABDsv16i8
997
698k
    UINT64_C(4062185216), // VABDsv2i32
998
698k
    UINT64_C(4061136640), // VABDsv4i16
999
698k
    UINT64_C(4062185280), // VABDsv4i32
1000
698k
    UINT64_C(4061136704), // VABDsv8i16
1001
698k
    UINT64_C(4060088064), // VABDsv8i8
1002
698k
    UINT64_C(4076865344), // VABDuv16i8
1003
698k
    UINT64_C(4078962432), // VABDuv2i32
1004
698k
    UINT64_C(4077913856), // VABDuv4i16
1005
698k
    UINT64_C(4078962496), // VABDuv4i32
1006
698k
    UINT64_C(4077913920), // VABDuv8i16
1007
698k
    UINT64_C(4076865280), // VABDuv8i8
1008
698k
    UINT64_C(246418368),  // VABSD
1009
698k
    UINT64_C(246417856),  // VABSH
1010
698k
    UINT64_C(246418112),  // VABSS
1011
698k
    UINT64_C(4088989440), // VABSfd
1012
698k
    UINT64_C(4088989504), // VABSfq
1013
698k
    UINT64_C(4088727296), // VABShd
1014
698k
    UINT64_C(4088727360), // VABShq
1015
698k
    UINT64_C(4088464192), // VABSv16i8
1016
698k
    UINT64_C(4088988416), // VABSv2i32
1017
698k
    UINT64_C(4088726272), // VABSv4i16
1018
698k
    UINT64_C(4088988480), // VABSv4i32
1019
698k
    UINT64_C(4088726336), // VABSv8i16
1020
698k
    UINT64_C(4088464128), // VABSv8i8
1021
698k
    UINT64_C(4076867088), // VACGEfd
1022
698k
    UINT64_C(4076867152), // VACGEfq
1023
698k
    UINT64_C(4077915664), // VACGEhd
1024
698k
    UINT64_C(4077915728), // VACGEhq
1025
698k
    UINT64_C(4078964240), // VACGTfd
1026
698k
    UINT64_C(4078964304), // VACGTfq
1027
698k
    UINT64_C(4080012816), // VACGThd
1028
698k
    UINT64_C(4080012880), // VACGThq
1029
698k
    UINT64_C(238029568),  // VADDD
1030
698k
    UINT64_C(238029056),  // VADDH
1031
698k
    UINT64_C(4070573056), // VADDHNv2i32
1032
698k
    UINT64_C(4069524480), // VADDHNv4i16
1033
698k
    UINT64_C(4068475904), // VADDHNv8i8
1034
698k
    UINT64_C(4070572032), // VADDLsv2i64
1035
698k
    UINT64_C(4069523456), // VADDLsv4i32
1036
698k
    UINT64_C(4068474880), // VADDLsv8i16
1037
698k
    UINT64_C(4087349248), // VADDLuv2i64
1038
698k
    UINT64_C(4086300672), // VADDLuv4i32
1039
698k
    UINT64_C(4085252096), // VADDLuv8i16
1040
698k
    UINT64_C(238029312),  // VADDS
1041
698k
    UINT64_C(4070572288), // VADDWsv2i64
1042
698k
    UINT64_C(4069523712), // VADDWsv4i32
1043
698k
    UINT64_C(4068475136), // VADDWsv8i16
1044
698k
    UINT64_C(4087349504), // VADDWuv2i64
1045
698k
    UINT64_C(4086300928), // VADDWuv4i32
1046
698k
    UINT64_C(4085252352), // VADDWuv8i16
1047
698k
    UINT64_C(4060089600), // VADDfd
1048
698k
    UINT64_C(4060089664), // VADDfq
1049
698k
    UINT64_C(4061138176), // VADDhd
1050
698k
    UINT64_C(4061138240), // VADDhq
1051
698k
    UINT64_C(4060088384), // VADDv16i8
1052
698k
    UINT64_C(4063234048), // VADDv1i64
1053
698k
    UINT64_C(4062185472), // VADDv2i32
1054
698k
    UINT64_C(4063234112), // VADDv2i64
1055
698k
    UINT64_C(4061136896), // VADDv4i16
1056
698k
    UINT64_C(4062185536), // VADDv4i32
1057
698k
    UINT64_C(4061136960), // VADDv8i16
1058
698k
    UINT64_C(4060088320), // VADDv8i8
1059
698k
    UINT64_C(4060086544), // VANDd
1060
698k
    UINT64_C(4060086608), // VANDq
1061
698k
    UINT64_C(4061135120), // VBICd
1062
698k
    UINT64_C(4068475184), // VBICiv2i32
1063
698k
    UINT64_C(4068477232), // VBICiv4i16
1064
698k
    UINT64_C(4068475248), // VBICiv4i32
1065
698k
    UINT64_C(4068477296), // VBICiv8i16
1066
698k
    UINT64_C(4061135184), // VBICq
1067
698k
    UINT64_C(4080009488), // VBIFd
1068
698k
    UINT64_C(4080009552), // VBIFq
1069
698k
    UINT64_C(4078960912), // VBITd
1070
698k
    UINT64_C(4078960976), // VBITq
1071
698k
    UINT64_C(4077912336), // VBSLd
1072
698k
    UINT64_C(4077912400), // VBSLq
1073
698k
    UINT64_C(4237297664), // VCADDv2f32
1074
698k
    UINT64_C(4236249088), // VCADDv4f16
1075
698k
    UINT64_C(4237297728), // VCADDv4f32
1076
698k
    UINT64_C(4236249152), // VCADDv8f16
1077
698k
    UINT64_C(4060089856), // VCEQfd
1078
698k
    UINT64_C(4060089920), // VCEQfq
1079
698k
    UINT64_C(4061138432), // VCEQhd
1080
698k
    UINT64_C(4061138496), // VCEQhq
1081
698k
    UINT64_C(4076865616), // VCEQv16i8
1082
698k
    UINT64_C(4078962704), // VCEQv2i32
1083
698k
    UINT64_C(4077914128), // VCEQv4i16
1084
698k
    UINT64_C(4078962768), // VCEQv4i32
1085
698k
    UINT64_C(4077914192), // VCEQv8i16
1086
698k
    UINT64_C(4076865552), // VCEQv8i8
1087
698k
    UINT64_C(4088463680), // VCEQzv16i8
1088
698k
    UINT64_C(4088988928), // VCEQzv2f32
1089
698k
    UINT64_C(4088987904), // VCEQzv2i32
1090
698k
    UINT64_C(4088726784), // VCEQzv4f16
1091
698k
    UINT64_C(4088988992), // VCEQzv4f32
1092
698k
    UINT64_C(4088725760), // VCEQzv4i16
1093
698k
    UINT64_C(4088987968), // VCEQzv4i32
1094
698k
    UINT64_C(4088726848), // VCEQzv8f16
1095
698k
    UINT64_C(4088725824), // VCEQzv8i16
1096
698k
    UINT64_C(4088463616), // VCEQzv8i8
1097
698k
    UINT64_C(4076867072), // VCGEfd
1098
698k
    UINT64_C(4076867136), // VCGEfq
1099
698k
    UINT64_C(4077915648), // VCGEhd
1100
698k
    UINT64_C(4077915712), // VCGEhq
1101
698k
    UINT64_C(4060087120), // VCGEsv16i8
1102
698k
    UINT64_C(4062184208), // VCGEsv2i32
1103
698k
    UINT64_C(4061135632), // VCGEsv4i16
1104
698k
    UINT64_C(4062184272), // VCGEsv4i32
1105
698k
    UINT64_C(4061135696), // VCGEsv8i16
1106
698k
    UINT64_C(4060087056), // VCGEsv8i8
1107
698k
    UINT64_C(4076864336), // VCGEuv16i8
1108
698k
    UINT64_C(4078961424), // VCGEuv2i32
1109
698k
    UINT64_C(4077912848), // VCGEuv4i16
1110
698k
    UINT64_C(4078961488), // VCGEuv4i32
1111
698k
    UINT64_C(4077912912), // VCGEuv8i16
1112
698k
    UINT64_C(4076864272), // VCGEuv8i8
1113
698k
    UINT64_C(4088463552), // VCGEzv16i8
1114
698k
    UINT64_C(4088988800), // VCGEzv2f32
1115
698k
    UINT64_C(4088987776), // VCGEzv2i32
1116
698k
    UINT64_C(4088726656), // VCGEzv4f16
1117
698k
    UINT64_C(4088988864), // VCGEzv4f32
1118
698k
    UINT64_C(4088725632), // VCGEzv4i16
1119
698k
    UINT64_C(4088987840), // VCGEzv4i32
1120
698k
    UINT64_C(4088726720), // VCGEzv8f16
1121
698k
    UINT64_C(4088725696), // VCGEzv8i16
1122
698k
    UINT64_C(4088463488), // VCGEzv8i8
1123
698k
    UINT64_C(4078964224), // VCGTfd
1124
698k
    UINT64_C(4078964288), // VCGTfq
1125
698k
    UINT64_C(4080012800), // VCGThd
1126
698k
    UINT64_C(4080012864), // VCGThq
1127
698k
    UINT64_C(4060087104), // VCGTsv16i8
1128
698k
    UINT64_C(4062184192), // VCGTsv2i32
1129
698k
    UINT64_C(4061135616), // VCGTsv4i16
1130
698k
    UINT64_C(4062184256), // VCGTsv4i32
1131
698k
    UINT64_C(4061135680), // VCGTsv8i16
1132
698k
    UINT64_C(4060087040), // VCGTsv8i8
1133
698k
    UINT64_C(4076864320), // VCGTuv16i8
1134
698k
    UINT64_C(4078961408), // VCGTuv2i32
1135
698k
    UINT64_C(4077912832), // VCGTuv4i16
1136
698k
    UINT64_C(4078961472), // VCGTuv4i32
1137
698k
    UINT64_C(4077912896), // VCGTuv8i16
1138
698k
    UINT64_C(4076864256), // VCGTuv8i8
1139
698k
    UINT64_C(4088463424), // VCGTzv16i8
1140
698k
    UINT64_C(4088988672), // VCGTzv2f32
1141
698k
    UINT64_C(4088987648), // VCGTzv2i32
1142
698k
    UINT64_C(4088726528), // VCGTzv4f16
1143
698k
    UINT64_C(4088988736), // VCGTzv4f32
1144
698k
    UINT64_C(4088725504), // VCGTzv4i16
1145
698k
    UINT64_C(4088987712), // VCGTzv4i32
1146
698k
    UINT64_C(4088726592), // VCGTzv8f16
1147
698k
    UINT64_C(4088725568), // VCGTzv8i16
1148
698k
    UINT64_C(4088463360), // VCGTzv8i8
1149
698k
    UINT64_C(4088463808), // VCLEzv16i8
1150
698k
    UINT64_C(4088989056), // VCLEzv2f32
1151
698k
    UINT64_C(4088988032), // VCLEzv2i32
1152
698k
    UINT64_C(4088726912), // VCLEzv4f16
1153
698k
    UINT64_C(4088989120), // VCLEzv4f32
1154
698k
    UINT64_C(4088725888), // VCLEzv4i16
1155
698k
    UINT64_C(4088988096), // VCLEzv4i32
1156
698k
    UINT64_C(4088726976), // VCLEzv8f16
1157
698k
    UINT64_C(4088725952), // VCLEzv8i16
1158
698k
    UINT64_C(4088463744), // VCLEzv8i8
1159
698k
    UINT64_C(4088398912), // VCLSv16i8
1160
698k
    UINT64_C(4088923136), // VCLSv2i32
1161
698k
    UINT64_C(4088660992), // VCLSv4i16
1162
698k
    UINT64_C(4088923200), // VCLSv4i32
1163
698k
    UINT64_C(4088661056), // VCLSv8i16
1164
698k
    UINT64_C(4088398848), // VCLSv8i8
1165
698k
    UINT64_C(4088463936), // VCLTzv16i8
1166
698k
    UINT64_C(4088989184), // VCLTzv2f32
1167
698k
    UINT64_C(4088988160), // VCLTzv2i32
1168
698k
    UINT64_C(4088727040), // VCLTzv4f16
1169
698k
    UINT64_C(4088989248), // VCLTzv4f32
1170
698k
    UINT64_C(4088726016), // VCLTzv4i16
1171
698k
    UINT64_C(4088988224), // VCLTzv4i32
1172
698k
    UINT64_C(4088727104), // VCLTzv8f16
1173
698k
    UINT64_C(4088726080), // VCLTzv8i16
1174
698k
    UINT64_C(4088463872), // VCLTzv8i8
1175
698k
    UINT64_C(4088399040), // VCLZv16i8
1176
698k
    UINT64_C(4088923264), // VCLZv2i32
1177
698k
    UINT64_C(4088661120), // VCLZv4i16
1178
698k
    UINT64_C(4088923328), // VCLZv4i32
1179
698k
    UINT64_C(4088661184), // VCLZv8i16
1180
698k
    UINT64_C(4088398976), // VCLZv8i8
1181
698k
    UINT64_C(4231006208), // VCMLAv2f32
1182
698k
    UINT64_C(4269803520), // VCMLAv2f32_indexed
1183
698k
    UINT64_C(4229957632), // VCMLAv4f16
1184
698k
    UINT64_C(4261414912), // VCMLAv4f16_indexed
1185
698k
    UINT64_C(4231006272), // VCMLAv4f32
1186
698k
    UINT64_C(4269803584), // VCMLAv4f32_indexed
1187
698k
    UINT64_C(4229957696), // VCMLAv8f16
1188
698k
    UINT64_C(4261414976), // VCMLAv8f16_indexed
1189
698k
    UINT64_C(246680384),  // VCMPD
1190
698k
    UINT64_C(246680512),  // VCMPED
1191
698k
    UINT64_C(246680000),  // VCMPEH
1192
698k
    UINT64_C(246680256),  // VCMPES
1193
698k
    UINT64_C(246746048),  // VCMPEZD
1194
698k
    UINT64_C(246745536),  // VCMPEZH
1195
698k
    UINT64_C(246745792),  // VCMPEZS
1196
698k
    UINT64_C(246679872),  // VCMPH
1197
698k
    UINT64_C(246680128),  // VCMPS
1198
698k
    UINT64_C(246745920),  // VCMPZD
1199
698k
    UINT64_C(246745408),  // VCMPZH
1200
698k
    UINT64_C(246745664),  // VCMPZS
1201
698k
    UINT64_C(4088399104), // VCNTd
1202
698k
    UINT64_C(4088399168), // VCNTq
1203
698k
    UINT64_C(4089118720), // VCVTANSDf
1204
698k
    UINT64_C(4088856576), // VCVTANSDh
1205
698k
    UINT64_C(4089118784), // VCVTANSQf
1206
698k
    UINT64_C(4088856640), // VCVTANSQh
1207
698k
    UINT64_C(4089118848), // VCVTANUDf
1208
698k
    UINT64_C(4088856704), // VCVTANUDh
1209
698k
    UINT64_C(4089118912), // VCVTANUQf
1210
698k
    UINT64_C(4088856768), // VCVTANUQh
1211
698k
    UINT64_C(4273736640), // VCVTASD
1212
698k
    UINT64_C(4273736128), // VCVTASH
1213
698k
    UINT64_C(4273736384), // VCVTASS
1214
698k
    UINT64_C(4273736512), // VCVTAUD
1215
698k
    UINT64_C(4273736000), // VCVTAUH
1216
698k
    UINT64_C(4273736256), // VCVTAUS
1217
698k
    UINT64_C(246614848),  // VCVTBDH
1218
698k
    UINT64_C(246549312),  // VCVTBHD
1219
698k
    UINT64_C(246549056),  // VCVTBHS
1220
698k
    UINT64_C(246614592),  // VCVTBSH
1221
698k
    UINT64_C(246876864),  // VCVTDS
1222
698k
    UINT64_C(4089119488), // VCVTMNSDf
1223
698k
    UINT64_C(4088857344), // VCVTMNSDh
1224
698k
    UINT64_C(4089119552), // VCVTMNSQf
1225
698k
    UINT64_C(4088857408), // VCVTMNSQh
1226
698k
    UINT64_C(4089119616), // VCVTMNUDf
1227
698k
    UINT64_C(4088857472), // VCVTMNUDh
1228
698k
    UINT64_C(4089119680), // VCVTMNUQf
1229
698k
    UINT64_C(4088857536), // VCVTMNUQh
1230
698k
    UINT64_C(4273933248), // VCVTMSD
1231
698k
    UINT64_C(4273932736), // VCVTMSH
1232
698k
    UINT64_C(4273932992), // VCVTMSS
1233
698k
    UINT64_C(4273933120), // VCVTMUD
1234
698k
    UINT64_C(4273932608), // VCVTMUH
1235
698k
    UINT64_C(4273932864), // VCVTMUS
1236
698k
    UINT64_C(4089118976), // VCVTNNSDf
1237
698k
    UINT64_C(4088856832), // VCVTNNSDh
1238
698k
    UINT64_C(4089119040), // VCVTNNSQf
1239
698k
    UINT64_C(4088856896), // VCVTNNSQh
1240
698k
    UINT64_C(4089119104), // VCVTNNUDf
1241
698k
    UINT64_C(4088856960), // VCVTNNUDh
1242
698k
    UINT64_C(4089119168), // VCVTNNUQf
1243
698k
    UINT64_C(4088857024), // VCVTNNUQh
1244
698k
    UINT64_C(4273802176), // VCVTNSD
1245
698k
    UINT64_C(4273801664), // VCVTNSH
1246
698k
    UINT64_C(4273801920), // VCVTNSS
1247
698k
    UINT64_C(4273802048), // VCVTNUD
1248
698k
    UINT64_C(4273801536), // VCVTNUH
1249
698k
    UINT64_C(4273801792), // VCVTNUS
1250
698k
    UINT64_C(4089119232), // VCVTPNSDf
1251
698k
    UINT64_C(4088857088), // VCVTPNSDh
1252
698k
    UINT64_C(4089119296), // VCVTPNSQf
1253
698k
    UINT64_C(4088857152), // VCVTPNSQh
1254
698k
    UINT64_C(4089119360), // VCVTPNUDf
1255
698k
    UINT64_C(4088857216), // VCVTPNUDh
1256
698k
    UINT64_C(4089119424), // VCVTPNUQf
1257
698k
    UINT64_C(4088857280), // VCVTPNUQh
1258
698k
    UINT64_C(4273867712), // VCVTPSD
1259
698k
    UINT64_C(4273867200), // VCVTPSH
1260
698k
    UINT64_C(4273867456), // VCVTPSS
1261
698k
    UINT64_C(4273867584), // VCVTPUD
1262
698k
    UINT64_C(4273867072), // VCVTPUH
1263
698k
    UINT64_C(4273867328), // VCVTPUS
1264
698k
    UINT64_C(246877120),  // VCVTSD
1265
698k
    UINT64_C(246614976),  // VCVTTDH
1266
698k
    UINT64_C(246549440),  // VCVTTHD
1267
698k
    UINT64_C(246549184),  // VCVTTHS
1268
698k
    UINT64_C(246614720),  // VCVTTSH
1269
698k
    UINT64_C(4088792576), // VCVTf2h
1270
698k
    UINT64_C(4089120512), // VCVTf2sd
1271
698k
    UINT64_C(4089120576), // VCVTf2sq
1272
698k
    UINT64_C(4089120640), // VCVTf2ud
1273
698k
    UINT64_C(4089120704), // VCVTf2uq
1274
698k
    UINT64_C(4068478736), // VCVTf2xsd
1275
698k
    UINT64_C(4068478800), // VCVTf2xsq
1276
698k
    UINT64_C(4085255952), // VCVTf2xud
1277
698k
    UINT64_C(4085256016), // VCVTf2xuq
1278
698k
    UINT64_C(4088792832), // VCVTh2f
1279
698k
    UINT64_C(4088858368), // VCVTh2sd
1280
698k
    UINT64_C(4088858432), // VCVTh2sq
1281
698k
    UINT64_C(4088858496), // VCVTh2ud
1282
698k
    UINT64_C(4088858560), // VCVTh2uq
1283
698k
    UINT64_C(4068478224), // VCVTh2xsd
1284
698k
    UINT64_C(4068478288), // VCVTh2xsq
1285
698k
    UINT64_C(4085255440), // VCVTh2xud
1286
698k
    UINT64_C(4085255504), // VCVTh2xuq
1287
698k
    UINT64_C(4089120256), // VCVTs2fd
1288
698k
    UINT64_C(4089120320), // VCVTs2fq
1289
698k
    UINT64_C(4088858112), // VCVTs2hd
1290
698k
    UINT64_C(4088858176), // VCVTs2hq
1291
698k
    UINT64_C(4089120384), // VCVTu2fd
1292
698k
    UINT64_C(4089120448), // VCVTu2fq
1293
698k
    UINT64_C(4088858240), // VCVTu2hd
1294
698k
    UINT64_C(4088858304), // VCVTu2hq
1295
698k
    UINT64_C(4068478480), // VCVTxs2fd
1296
698k
    UINT64_C(4068478544), // VCVTxs2fq
1297
698k
    UINT64_C(4068477968), // VCVTxs2hd
1298
698k
    UINT64_C(4068478032), // VCVTxs2hq
1299
698k
    UINT64_C(4085255696), // VCVTxu2fd
1300
698k
    UINT64_C(4085255760), // VCVTxu2fq
1301
698k
    UINT64_C(4085255184), // VCVTxu2hd
1302
698k
    UINT64_C(4085255248), // VCVTxu2hq
1303
698k
    UINT64_C(243272448),  // VDIVD
1304
698k
    UINT64_C(243271936),  // VDIVH
1305
698k
    UINT64_C(243272192),  // VDIVS
1306
698k
    UINT64_C(243272496),  // VDUP16d
1307
698k
    UINT64_C(245369648),  // VDUP16q
1308
698k
    UINT64_C(243272464),  // VDUP32d
1309
698k
    UINT64_C(245369616),  // VDUP32q
1310
698k
    UINT64_C(247466768),  // VDUP8d
1311
698k
    UINT64_C(249563920),  // VDUP8q
1312
698k
    UINT64_C(4088531968), // VDUPLN16d
1313
698k
    UINT64_C(4088532032), // VDUPLN16q
1314
698k
    UINT64_C(4088663040), // VDUPLN32d
1315
698k
    UINT64_C(4088663104), // VDUPLN32q
1316
698k
    UINT64_C(4088466432), // VDUPLN8d
1317
698k
    UINT64_C(4088466496), // VDUPLN8q
1318
698k
    UINT64_C(4076863760), // VEORd
1319
698k
    UINT64_C(4076863824), // VEORq
1320
698k
    UINT64_C(4071620608), // VEXTd16
1321
698k
    UINT64_C(4071620608), // VEXTd32
1322
698k
    UINT64_C(4071620608), // VEXTd8
1323
698k
    UINT64_C(4071620672), // VEXTq16
1324
698k
    UINT64_C(4071620672), // VEXTq32
1325
698k
    UINT64_C(4071620672), // VEXTq64
1326
698k
    UINT64_C(4071620672), // VEXTq8
1327
698k
    UINT64_C(245369600),  // VFMAD
1328
698k
    UINT64_C(245369088),  // VFMAH
1329
698k
    UINT64_C(4229957648), // VFMALD
1330
698k
    UINT64_C(4261414928), // VFMALDI
1331
698k
    UINT64_C(4229957712), // VFMALQ
1332
698k
    UINT64_C(4261414992), // VFMALQI
1333
698k
    UINT64_C(245369344),  // VFMAS
1334
698k
    UINT64_C(4060089360), // VFMAfd
1335
698k
    UINT64_C(4060089424), // VFMAfq
1336
698k
    UINT64_C(4061137936), // VFMAhd
1337
698k
    UINT64_C(4061138000), // VFMAhq
1338
698k
    UINT64_C(245369664),  // VFMSD
1339
698k
    UINT64_C(245369152),  // VFMSH
1340
698k
    UINT64_C(4238346256), // VFMSLD
1341
698k
    UINT64_C(4262463504), // VFMSLDI
1342
698k
    UINT64_C(4238346320), // VFMSLQ
1343
698k
    UINT64_C(4262463568), // VFMSLQI
1344
698k
    UINT64_C(245369408),  // VFMSS
1345
698k
    UINT64_C(4062186512), // VFMSfd
1346
698k
    UINT64_C(4062186576), // VFMSfq
1347
698k
    UINT64_C(4063235088), // VFMShd
1348
698k
    UINT64_C(4063235152), // VFMShq
1349
698k
    UINT64_C(244321088),  // VFNMAD
1350
698k
    UINT64_C(244320576),  // VFNMAH
1351
698k
    UINT64_C(244320832),  // VFNMAS
1352
698k
    UINT64_C(244321024),  // VFNMSD
1353
698k
    UINT64_C(244320512),  // VFNMSH
1354
698k
    UINT64_C(244320768),  // VFNMSS
1355
698k
    UINT64_C(235932432),  // VGETLNi32
1356
698k
    UINT64_C(235932464),  // VGETLNs16
1357
698k
    UINT64_C(240126736),  // VGETLNs8
1358
698k
    UINT64_C(244321072),  // VGETLNu16
1359
698k
    UINT64_C(248515344),  // VGETLNu8
1360
698k
    UINT64_C(4060086336), // VHADDsv16i8
1361
698k
    UINT64_C(4062183424), // VHADDsv2i32
1362
698k
    UINT64_C(4061134848), // VHADDsv4i16
1363
698k
    UINT64_C(4062183488), // VHADDsv4i32
1364
698k
    UINT64_C(4061134912), // VHADDsv8i16
1365
698k
    UINT64_C(4060086272), // VHADDsv8i8
1366
698k
    UINT64_C(4076863552), // VHADDuv16i8
1367
698k
    UINT64_C(4078960640), // VHADDuv2i32
1368
698k
    UINT64_C(4077912064), // VHADDuv4i16
1369
698k
    UINT64_C(4078960704), // VHADDuv4i32
1370
698k
    UINT64_C(4077912128), // VHADDuv8i16
1371
698k
    UINT64_C(4076863488), // VHADDuv8i8
1372
698k
    UINT64_C(4060086848), // VHSUBsv16i8
1373
698k
    UINT64_C(4062183936), // VHSUBsv2i32
1374
698k
    UINT64_C(4061135360), // VHSUBsv4i16
1375
698k
    UINT64_C(4062184000), // VHSUBsv4i32
1376
698k
    UINT64_C(4061135424), // VHSUBsv8i16
1377
698k
    UINT64_C(4060086784), // VHSUBsv8i8
1378
698k
    UINT64_C(4076864064), // VHSUBuv16i8
1379
698k
    UINT64_C(4078961152), // VHSUBuv2i32
1380
698k
    UINT64_C(4077912576), // VHSUBuv4i16
1381
698k
    UINT64_C(4078961216), // VHSUBuv4i32
1382
698k
    UINT64_C(4077912640), // VHSUBuv8i16
1383
698k
    UINT64_C(4076864000), // VHSUBuv8i8
1384
698k
    UINT64_C(4272949952), // VINSH
1385
698k
    UINT64_C(247008192),  // VJCVT
1386
698k
    UINT64_C(4104129615), // VLD1DUPd16
1387
698k
    UINT64_C(4104129613), // VLD1DUPd16wb_fixed
1388
698k
    UINT64_C(4104129600), // VLD1DUPd16wb_register
1389
698k
    UINT64_C(4104129679), // VLD1DUPd32
1390
698k
    UINT64_C(4104129677), // VLD1DUPd32wb_fixed
1391
698k
    UINT64_C(4104129664), // VLD1DUPd32wb_register
1392
698k
    UINT64_C(4104129551), // VLD1DUPd8
1393
698k
    UINT64_C(4104129549), // VLD1DUPd8wb_fixed
1394
698k
    UINT64_C(4104129536), // VLD1DUPd8wb_register
1395
698k
    UINT64_C(4104129647), // VLD1DUPq16
1396
698k
    UINT64_C(4104129645), // VLD1DUPq16wb_fixed
1397
698k
    UINT64_C(4104129632), // VLD1DUPq16wb_register
1398
698k
    UINT64_C(4104129711), // VLD1DUPq32
1399
698k
    UINT64_C(4104129709), // VLD1DUPq32wb_fixed
1400
698k
    UINT64_C(4104129696), // VLD1DUPq32wb_register
1401
698k
    UINT64_C(4104129583), // VLD1DUPq8
1402
698k
    UINT64_C(4104129581), // VLD1DUPq8wb_fixed
1403
698k
    UINT64_C(4104129568), // VLD1DUPq8wb_register
1404
698k
    UINT64_C(4104127503), // VLD1LNd16
1405
698k
    UINT64_C(4104127488), // VLD1LNd16_UPD
1406
698k
    UINT64_C(4104128527), // VLD1LNd32
1407
698k
    UINT64_C(4104128512), // VLD1LNd32_UPD
1408
698k
    UINT64_C(4104126479), // VLD1LNd8
1409
698k
    UINT64_C(4104126464), // VLD1LNd8_UPD
1410
698k
    UINT64_C(0),  // VLD1LNq16Pseudo
1411
698k
    UINT64_C(0),  // VLD1LNq16Pseudo_UPD
1412
698k
    UINT64_C(0),  // VLD1LNq32Pseudo
1413
698k
    UINT64_C(0),  // VLD1LNq32Pseudo_UPD
1414
698k
    UINT64_C(0),  // VLD1LNq8Pseudo
1415
698k
    UINT64_C(0),  // VLD1LNq8Pseudo_UPD
1416
698k
    UINT64_C(4095739727), // VLD1d16
1417
698k
    UINT64_C(4095738447), // VLD1d16Q
1418
698k
    UINT64_C(0),  // VLD1d16QPseudo
1419
698k
    UINT64_C(4095738445), // VLD1d16Qwb_fixed
1420
698k
    UINT64_C(4095738432), // VLD1d16Qwb_register
1421
698k
    UINT64_C(4095739471), // VLD1d16T
1422
698k
    UINT64_C(0),  // VLD1d16TPseudo
1423
698k
    UINT64_C(4095739469), // VLD1d16Twb_fixed
1424
698k
    UINT64_C(4095739456), // VLD1d16Twb_register
1425
698k
    UINT64_C(4095739725), // VLD1d16wb_fixed
1426
698k
    UINT64_C(4095739712), // VLD1d16wb_register
1427
698k
    UINT64_C(4095739791), // VLD1d32
1428
698k
    UINT64_C(4095738511), // VLD1d32Q
1429
698k
    UINT64_C(0),  // VLD1d32QPseudo
1430
698k
    UINT64_C(4095738509), // VLD1d32Qwb_fixed
1431
698k
    UINT64_C(4095738496), // VLD1d32Qwb_register
1432
698k
    UINT64_C(4095739535), // VLD1d32T
1433
698k
    UINT64_C(0),  // VLD1d32TPseudo
1434
698k
    UINT64_C(4095739533), // VLD1d32Twb_fixed
1435
698k
    UINT64_C(4095739520), // VLD1d32Twb_register
1436
698k
    UINT64_C(4095739789), // VLD1d32wb_fixed
1437
698k
    UINT64_C(4095739776), // VLD1d32wb_register
1438
698k
    UINT64_C(4095739855), // VLD1d64
1439
698k
    UINT64_C(4095738575), // VLD1d64Q
1440
698k
    UINT64_C(0),  // VLD1d64QPseudo
1441
698k
    UINT64_C(0),  // VLD1d64QPseudoWB_fixed
1442
698k
    UINT64_C(0),  // VLD1d64QPseudoWB_register
1443
698k
    UINT64_C(4095738573), // VLD1d64Qwb_fixed
1444
698k
    UINT64_C(4095738560), // VLD1d64Qwb_register
1445
698k
    UINT64_C(4095739599), // VLD1d64T
1446
698k
    UINT64_C(0),  // VLD1d64TPseudo
1447
698k
    UINT64_C(0),  // VLD1d64TPseudoWB_fixed
1448
698k
    UINT64_C(0),  // VLD1d64TPseudoWB_register
1449
698k
    UINT64_C(4095739597), // VLD1d64Twb_fixed
1450
698k
    UINT64_C(4095739584), // VLD1d64Twb_register
1451
698k
    UINT64_C(4095739853), // VLD1d64wb_fixed
1452
698k
    UINT64_C(4095739840), // VLD1d64wb_register
1453
698k
    UINT64_C(4095739663), // VLD1d8
1454
698k
    UINT64_C(4095738383), // VLD1d8Q
1455
698k
    UINT64_C(0),  // VLD1d8QPseudo
1456
698k
    UINT64_C(4095738381), // VLD1d8Qwb_fixed
1457
698k
    UINT64_C(4095738368), // VLD1d8Qwb_register
1458
698k
    UINT64_C(4095739407), // VLD1d8T
1459
698k
    UINT64_C(0),  // VLD1d8TPseudo
1460
698k
    UINT64_C(4095739405), // VLD1d8Twb_fixed
1461
698k
    UINT64_C(4095739392), // VLD1d8Twb_register
1462
698k
    UINT64_C(4095739661), // VLD1d8wb_fixed
1463
698k
    UINT64_C(4095739648), // VLD1d8wb_register
1464
698k
    UINT64_C(4095740495), // VLD1q16
1465
698k
    UINT64_C(0),  // VLD1q16HighQPseudo
1466
698k
    UINT64_C(0),  // VLD1q16HighTPseudo
1467
698k
    UINT64_C(0),  // VLD1q16LowQPseudo_UPD
1468
698k
    UINT64_C(0),  // VLD1q16LowTPseudo_UPD
1469
698k
    UINT64_C(4095740493), // VLD1q16wb_fixed
1470
698k
    UINT64_C(4095740480), // VLD1q16wb_register
1471
698k
    UINT64_C(4095740559), // VLD1q32
1472
698k
    UINT64_C(0),  // VLD1q32HighQPseudo
1473
698k
    UINT64_C(0),  // VLD1q32HighTPseudo
1474
698k
    UINT64_C(0),  // VLD1q32LowQPseudo_UPD
1475
698k
    UINT64_C(0),  // VLD1q32LowTPseudo_UPD
1476
698k
    UINT64_C(4095740557), // VLD1q32wb_fixed
1477
698k
    UINT64_C(4095740544), // VLD1q32wb_register
1478
698k
    UINT64_C(4095740623), // VLD1q64
1479
698k
    UINT64_C(0),  // VLD1q64HighQPseudo
1480
698k
    UINT64_C(0),  // VLD1q64HighTPseudo
1481
698k
    UINT64_C(0),  // VLD1q64LowQPseudo_UPD
1482
698k
    UINT64_C(0),  // VLD1q64LowTPseudo_UPD
1483
698k
    UINT64_C(4095740621), // VLD1q64wb_fixed
1484
698k
    UINT64_C(4095740608), // VLD1q64wb_register
1485
698k
    UINT64_C(4095740431), // VLD1q8
1486
698k
    UINT64_C(0),  // VLD1q8HighQPseudo
1487
698k
    UINT64_C(0),  // VLD1q8HighTPseudo
1488
698k
    UINT64_C(0),  // VLD1q8LowQPseudo_UPD
1489
698k
    UINT64_C(0),  // VLD1q8LowTPseudo_UPD
1490
698k
    UINT64_C(4095740429), // VLD1q8wb_fixed
1491
698k
    UINT64_C(4095740416), // VLD1q8wb_register
1492
698k
    UINT64_C(4104129871), // VLD2DUPd16
1493
698k
    UINT64_C(4104129869), // VLD2DUPd16wb_fixed
1494
698k
    UINT64_C(4104129856), // VLD2DUPd16wb_register
1495
698k
    UINT64_C(4104129903), // VLD2DUPd16x2
1496
698k
    UINT64_C(4104129901), // VLD2DUPd16x2wb_fixed
1497
698k
    UINT64_C(4104129888), // VLD2DUPd16x2wb_register
1498
698k
    UINT64_C(4104129935), // VLD2DUPd32
1499
698k
    UINT64_C(4104129933), // VLD2DUPd32wb_fixed
1500
698k
    UINT64_C(4104129920), // VLD2DUPd32wb_register
1501
698k
    UINT64_C(4104129967), // VLD2DUPd32x2
1502
698k
    UINT64_C(4104129965), // VLD2DUPd32x2wb_fixed
1503
698k
    UINT64_C(4104129952), // VLD2DUPd32x2wb_register
1504
698k
    UINT64_C(4104129807), // VLD2DUPd8
1505
698k
    UINT64_C(4104129805), // VLD2DUPd8wb_fixed
1506
698k
    UINT64_C(4104129792), // VLD2DUPd8wb_register
1507
698k
    UINT64_C(4104129839), // VLD2DUPd8x2
1508
698k
    UINT64_C(4104129837), // VLD2DUPd8x2wb_fixed
1509
698k
    UINT64_C(4104129824), // VLD2DUPd8x2wb_register
1510
698k
    UINT64_C(0),  // VLD2DUPq16EvenPseudo
1511
698k
    UINT64_C(0),  // VLD2DUPq16OddPseudo
1512
698k
    UINT64_C(0),  // VLD2DUPq32EvenPseudo
1513
698k
    UINT64_C(0),  // VLD2DUPq32OddPseudo
1514
698k
    UINT64_C(0),  // VLD2DUPq8EvenPseudo
1515
698k
    UINT64_C(0),  // VLD2DUPq8OddPseudo
1516
698k
    UINT64_C(4104127759), // VLD2LNd16
1517
698k
    UINT64_C(0),  // VLD2LNd16Pseudo
1518
698k
    UINT64_C(0),  // VLD2LNd16Pseudo_UPD
1519
698k
    UINT64_C(4104127744), // VLD2LNd16_UPD
1520
698k
    UINT64_C(4104128783), // VLD2LNd32
1521
698k
    UINT64_C(0),  // VLD2LNd32Pseudo
1522
698k
    UINT64_C(0),  // VLD2LNd32Pseudo_UPD
1523
698k
    UINT64_C(4104128768), // VLD2LNd32_UPD
1524
698k
    UINT64_C(4104126735), // VLD2LNd8
1525
698k
    UINT64_C(0),  // VLD2LNd8Pseudo
1526
698k
    UINT64_C(0),  // VLD2LNd8Pseudo_UPD
1527
698k
    UINT64_C(4104126720), // VLD2LNd8_UPD
1528
698k
    UINT64_C(4104127791), // VLD2LNq16
1529
698k
    UINT64_C(0),  // VLD2LNq16Pseudo
1530
698k
    UINT64_C(0),  // VLD2LNq16Pseudo_UPD
1531
698k
    UINT64_C(4104127776), // VLD2LNq16_UPD
1532
698k
    UINT64_C(4104128847), // VLD2LNq32
1533
698k
    UINT64_C(0),  // VLD2LNq32Pseudo
1534
698k
    UINT64_C(0),  // VLD2LNq32Pseudo_UPD
1535
698k
    UINT64_C(4104128832), // VLD2LNq32_UPD
1536
698k
    UINT64_C(4095740239), // VLD2b16
1537
698k
    UINT64_C(4095740237), // VLD2b16wb_fixed
1538
698k
    UINT64_C(4095740224), // VLD2b16wb_register
1539
698k
    UINT64_C(4095740303), // VLD2b32
1540
698k
    UINT64_C(4095740301), // VLD2b32wb_fixed
1541
698k
    UINT64_C(4095740288), // VLD2b32wb_register
1542
698k
    UINT64_C(4095740175), // VLD2b8
1543
698k
    UINT64_C(4095740173), // VLD2b8wb_fixed
1544
698k
    UINT64_C(4095740160), // VLD2b8wb_register
1545
698k
    UINT64_C(4095739983), // VLD2d16
1546
698k
    UINT64_C(4095739981), // VLD2d16wb_fixed
1547
698k
    UINT64_C(4095739968), // VLD2d16wb_register
1548
698k
    UINT64_C(4095740047), // VLD2d32
1549
698k
    UINT64_C(4095740045), // VLD2d32wb_fixed
1550
698k
    UINT64_C(4095740032), // VLD2d32wb_register
1551
698k
    UINT64_C(4095739919), // VLD2d8
1552
698k
    UINT64_C(4095739917), // VLD2d8wb_fixed
1553
698k
    UINT64_C(4095739904), // VLD2d8wb_register
1554
698k
    UINT64_C(4095738703), // VLD2q16
1555
698k
    UINT64_C(0),  // VLD2q16Pseudo
1556
698k
    UINT64_C(0),  // VLD2q16PseudoWB_fixed
1557
698k
    UINT64_C(0),  // VLD2q16PseudoWB_register
1558
698k
    UINT64_C(4095738701), // VLD2q16wb_fixed
1559
698k
    UINT64_C(4095738688), // VLD2q16wb_register
1560
698k
    UINT64_C(4095738767), // VLD2q32
1561
698k
    UINT64_C(0),  // VLD2q32Pseudo
1562
698k
    UINT64_C(0),  // VLD2q32PseudoWB_fixed
1563
698k
    UINT64_C(0),  // VLD2q32PseudoWB_register
1564
698k
    UINT64_C(4095738765), // VLD2q32wb_fixed
1565
698k
    UINT64_C(4095738752), // VLD2q32wb_register
1566
698k
    UINT64_C(4095738639), // VLD2q8
1567
698k
    UINT64_C(0),  // VLD2q8Pseudo
1568
698k
    UINT64_C(0),  // VLD2q8PseudoWB_fixed
1569
698k
    UINT64_C(0),  // VLD2q8PseudoWB_register
1570
698k
    UINT64_C(4095738637), // VLD2q8wb_fixed
1571
698k
    UINT64_C(4095738624), // VLD2q8wb_register
1572
698k
    UINT64_C(4104130127), // VLD3DUPd16
1573
698k
    UINT64_C(0),  // VLD3DUPd16Pseudo
1574
698k
    UINT64_C(0),  // VLD3DUPd16Pseudo_UPD
1575
698k
    UINT64_C(4104130112), // VLD3DUPd16_UPD
1576
698k
    UINT64_C(4104130191), // VLD3DUPd32
1577
698k
    UINT64_C(0),  // VLD3DUPd32Pseudo
1578
698k
    UINT64_C(0),  // VLD3DUPd32Pseudo_UPD
1579
698k
    UINT64_C(4104130176), // VLD3DUPd32_UPD
1580
698k
    UINT64_C(4104130063), // VLD3DUPd8
1581
698k
    UINT64_C(0),  // VLD3DUPd8Pseudo
1582
698k
    UINT64_C(0),  // VLD3DUPd8Pseudo_UPD
1583
698k
    UINT64_C(4104130048), // VLD3DUPd8_UPD
1584
698k
    UINT64_C(4104130159), // VLD3DUPq16
1585
698k
    UINT64_C(0),  // VLD3DUPq16EvenPseudo
1586
698k
    UINT64_C(0),  // VLD3DUPq16OddPseudo
1587
698k
    UINT64_C(4104130144), // VLD3DUPq16_UPD
1588
698k
    UINT64_C(4104130223), // VLD3DUPq32
1589
698k
    UINT64_C(0),  // VLD3DUPq32EvenPseudo
1590
698k
    UINT64_C(0),  // VLD3DUPq32OddPseudo
1591
698k
    UINT64_C(4104130208), // VLD3DUPq32_UPD
1592
698k
    UINT64_C(4104130095), // VLD3DUPq8
1593
698k
    UINT64_C(0),  // VLD3DUPq8EvenPseudo
1594
698k
    UINT64_C(0),  // VLD3DUPq8OddPseudo
1595
698k
    UINT64_C(4104130080), // VLD3DUPq8_UPD
1596
698k
    UINT64_C(4104128015), // VLD3LNd16
1597
698k
    UINT64_C(0),  // VLD3LNd16Pseudo
1598
698k
    UINT64_C(0),  // VLD3LNd16Pseudo_UPD
1599
698k
    UINT64_C(4104128000), // VLD3LNd16_UPD
1600
698k
    UINT64_C(4104129039), // VLD3LNd32
1601
698k
    UINT64_C(0),  // VLD3LNd32Pseudo
1602
698k
    UINT64_C(0),  // VLD3LNd32Pseudo_UPD
1603
698k
    UINT64_C(4104129024), // VLD3LNd32_UPD
1604
698k
    UINT64_C(4104126991), // VLD3LNd8
1605
698k
    UINT64_C(0),  // VLD3LNd8Pseudo
1606
698k
    UINT64_C(0),  // VLD3LNd8Pseudo_UPD
1607
698k
    UINT64_C(4104126976), // VLD3LNd8_UPD
1608
698k
    UINT64_C(4104128047), // VLD3LNq16
1609
698k
    UINT64_C(0),  // VLD3LNq16Pseudo
1610
698k
    UINT64_C(0),  // VLD3LNq16Pseudo_UPD
1611
698k
    UINT64_C(4104128032), // VLD3LNq16_UPD
1612
698k
    UINT64_C(4104129103), // VLD3LNq32
1613
698k
    UINT64_C(0),  // VLD3LNq32Pseudo
1614
698k
    UINT64_C(0),  // VLD3LNq32Pseudo_UPD
1615
698k
    UINT64_C(4104129088), // VLD3LNq32_UPD
1616
698k
    UINT64_C(4095738959), // VLD3d16
1617
698k
    UINT64_C(0),  // VLD3d16Pseudo
1618
698k
    UINT64_C(0),  // VLD3d16Pseudo_UPD
1619
698k
    UINT64_C(4095738944), // VLD3d16_UPD
1620
698k
    UINT64_C(4095739023), // VLD3d32
1621
698k
    UINT64_C(0),  // VLD3d32Pseudo
1622
698k
    UINT64_C(0),  // VLD3d32Pseudo_UPD
1623
698k
    UINT64_C(4095739008), // VLD3d32_UPD
1624
698k
    UINT64_C(4095738895), // VLD3d8
1625
698k
    UINT64_C(0),  // VLD3d8Pseudo
1626
698k
    UINT64_C(0),  // VLD3d8Pseudo_UPD
1627
698k
    UINT64_C(4095738880), // VLD3d8_UPD
1628
698k
    UINT64_C(4095739215), // VLD3q16
1629
698k
    UINT64_C(0),  // VLD3q16Pseudo_UPD
1630
698k
    UINT64_C(4095739200), // VLD3q16_UPD
1631
698k
    UINT64_C(0),  // VLD3q16oddPseudo
1632
698k
    UINT64_C(0),  // VLD3q16oddPseudo_UPD
1633
698k
    UINT64_C(4095739279), // VLD3q32
1634
698k
    UINT64_C(0),  // VLD3q32Pseudo_UPD
1635
698k
    UINT64_C(4095739264), // VLD3q32_UPD
1636
698k
    UINT64_C(0),  // VLD3q32oddPseudo
1637
698k
    UINT64_C(0),  // VLD3q32oddPseudo_UPD
1638
698k
    UINT64_C(4095739151), // VLD3q8
1639
698k
    UINT64_C(0),  // VLD3q8Pseudo_UPD
1640
698k
    UINT64_C(4095739136), // VLD3q8_UPD
1641
698k
    UINT64_C(0),  // VLD3q8oddPseudo
1642
698k
    UINT64_C(0),  // VLD3q8oddPseudo_UPD
1643
698k
    UINT64_C(4104130383), // VLD4DUPd16
1644
698k
    UINT64_C(0),  // VLD4DUPd16Pseudo
1645
698k
    UINT64_C(0),  // VLD4DUPd16Pseudo_UPD
1646
698k
    UINT64_C(4104130368), // VLD4DUPd16_UPD
1647
698k
    UINT64_C(4104130447), // VLD4DUPd32
1648
698k
    UINT64_C(0),  // VLD4DUPd32Pseudo
1649
698k
    UINT64_C(0),  // VLD4DUPd32Pseudo_UPD
1650
698k
    UINT64_C(4104130432), // VLD4DUPd32_UPD
1651
698k
    UINT64_C(4104130319), // VLD4DUPd8
1652
698k
    UINT64_C(0),  // VLD4DUPd8Pseudo
1653
698k
    UINT64_C(0),  // VLD4DUPd8Pseudo_UPD
1654
698k
    UINT64_C(4104130304), // VLD4DUPd8_UPD
1655
698k
    UINT64_C(4104130415), // VLD4DUPq16
1656
698k
    UINT64_C(0),  // VLD4DUPq16EvenPseudo
1657
698k
    UINT64_C(0),  // VLD4DUPq16OddPseudo
1658
698k
    UINT64_C(4104130400), // VLD4DUPq16_UPD
1659
698k
    UINT64_C(4104130479), // VLD4DUPq32
1660
698k
    UINT64_C(0),  // VLD4DUPq32EvenPseudo
1661
698k
    UINT64_C(0),  // VLD4DUPq32OddPseudo
1662
698k
    UINT64_C(4104130464), // VLD4DUPq32_UPD
1663
698k
    UINT64_C(4104130351), // VLD4DUPq8
1664
698k
    UINT64_C(0),  // VLD4DUPq8EvenPseudo
1665
698k
    UINT64_C(0),  // VLD4DUPq8OddPseudo
1666
698k
    UINT64_C(4104130336), // VLD4DUPq8_UPD
1667
698k
    UINT64_C(4104128271), // VLD4LNd16
1668
698k
    UINT64_C(0),  // VLD4LNd16Pseudo
1669
698k
    UINT64_C(0),  // VLD4LNd16Pseudo_UPD
1670
698k
    UINT64_C(4104128256), // VLD4LNd16_UPD
1671
698k
    UINT64_C(4104129295), // VLD4LNd32
1672
698k
    UINT64_C(0),  // VLD4LNd32Pseudo
1673
698k
    UINT64_C(0),  // VLD4LNd32Pseudo_UPD
1674
698k
    UINT64_C(4104129280), // VLD4LNd32_UPD
1675
698k
    UINT64_C(4104127247), // VLD4LNd8
1676
698k
    UINT64_C(0),  // VLD4LNd8Pseudo
1677
698k
    UINT64_C(0),  // VLD4LNd8Pseudo_UPD
1678
698k
    UINT64_C(4104127232), // VLD4LNd8_UPD
1679
698k
    UINT64_C(4104128303), // VLD4LNq16
1680
698k
    UINT64_C(0),  // VLD4LNq16Pseudo
1681
698k
    UINT64_C(0),  // VLD4LNq16Pseudo_UPD
1682
698k
    UINT64_C(4104128288), // VLD4LNq16_UPD
1683
698k
    UINT64_C(4104129359), // VLD4LNq32
1684
698k
    UINT64_C(0),  // VLD4LNq32Pseudo
1685
698k
    UINT64_C(0),  // VLD4LNq32Pseudo_UPD
1686
698k
    UINT64_C(4104129344), // VLD4LNq32_UPD
1687
698k
    UINT64_C(4095737935), // VLD4d16
1688
698k
    UINT64_C(0),  // VLD4d16Pseudo
1689
698k
    UINT64_C(0),  // VLD4d16Pseudo_UPD
1690
698k
    UINT64_C(4095737920), // VLD4d16_UPD
1691
698k
    UINT64_C(4095737999), // VLD4d32
1692
698k
    UINT64_C(0),  // VLD4d32Pseudo
1693
698k
    UINT64_C(0),  // VLD4d32Pseudo_UPD
1694
698k
    UINT64_C(4095737984), // VLD4d32_UPD
1695
698k
    UINT64_C(4095737871), // VLD4d8
1696
698k
    UINT64_C(0),  // VLD4d8Pseudo
1697
698k
    UINT64_C(0),  // VLD4d8Pseudo_UPD
1698
698k
    UINT64_C(4095737856), // VLD4d8_UPD
1699
698k
    UINT64_C(4095738191), // VLD4q16
1700
698k
    UINT64_C(0),  // VLD4q16Pseudo_UPD
1701
698k
    UINT64_C(4095738176), // VLD4q16_UPD
1702
698k
    UINT64_C(0),  // VLD4q16oddPseudo
1703
698k
    UINT64_C(0),  // VLD4q16oddPseudo_UPD
1704
698k
    UINT64_C(4095738255), // VLD4q32
1705
698k
    UINT64_C(0),  // VLD4q32Pseudo_UPD
1706
698k
    UINT64_C(4095738240), // VLD4q32_UPD
1707
698k
    UINT64_C(0),  // VLD4q32oddPseudo
1708
698k
    UINT64_C(0),  // VLD4q32oddPseudo_UPD
1709
698k
    UINT64_C(4095738127), // VLD4q8
1710
698k
    UINT64_C(0),  // VLD4q8Pseudo_UPD
1711
698k
    UINT64_C(4095738112), // VLD4q8_UPD
1712
698k
    UINT64_C(0),  // VLD4q8oddPseudo
1713
698k
    UINT64_C(0),  // VLD4q8oddPseudo_UPD
1714
698k
    UINT64_C(221252352),  // VLDMDDB_UPD
1715
698k
    UINT64_C(210766592),  // VLDMDIA
1716
698k
    UINT64_C(212863744),  // VLDMDIA_UPD
1717
698k
    UINT64_C(0),  // VLDMQIA
1718
698k
    UINT64_C(221252096),  // VLDMSDB_UPD
1719
698k
    UINT64_C(210766336),  // VLDMSIA
1720
698k
    UINT64_C(212863488),  // VLDMSIA_UPD
1721
698k
    UINT64_C(219155200),  // VLDRD
1722
698k
    UINT64_C(219154688),  // VLDRH
1723
698k
    UINT64_C(219154944),  // VLDRS
1724
698k
    UINT64_C(204474880),  // VLLDM
1725
698k
    UINT64_C(203426304),  // VLSTM
1726
698k
    UINT64_C(4269804288), // VMAXNMD
1727
698k
    UINT64_C(4269803776), // VMAXNMH
1728
698k
    UINT64_C(4076867344), // VMAXNMNDf
1729
698k
    UINT64_C(4077915920), // VMAXNMNDh
1730
698k
    UINT64_C(4076867408), // VMAXNMNQf
1731
698k
    UINT64_C(4077915984), // VMAXNMNQh
1732
698k
    UINT64_C(4269804032), // VMAXNMS
1733
698k
    UINT64_C(4060090112), // VMAXfd
1734
698k
    UINT64_C(4060090176), // VMAXfq
1735
698k
    UINT64_C(4061138688), // VMAXhd
1736
698k
    UINT64_C(4061138752), // VMAXhq
1737
698k
    UINT64_C(4060087872), // VMAXsv16i8
1738
698k
    UINT64_C(4062184960), // VMAXsv2i32
1739
698k
    UINT64_C(4061136384), // VMAXsv4i16
1740
698k
    UINT64_C(4062185024), // VMAXsv4i32
1741
698k
    UINT64_C(4061136448), // VMAXsv8i16
1742
698k
    UINT64_C(4060087808), // VMAXsv8i8
1743
698k
    UINT64_C(4076865088), // VMAXuv16i8
1744
698k
    UINT64_C(4078962176), // VMAXuv2i32
1745
698k
    UINT64_C(4077913600), // VMAXuv4i16
1746
698k
    UINT64_C(4078962240), // VMAXuv4i32
1747
698k
    UINT64_C(4077913664), // VMAXuv8i16
1748
698k
    UINT64_C(4076865024), // VMAXuv8i8
1749
698k
    UINT64_C(4269804352), // VMINNMD
1750
698k
    UINT64_C(4269803840), // VMINNMH
1751
698k
    UINT64_C(4078964496), // VMINNMNDf
1752
698k
    UINT64_C(4080013072), // VMINNMNDh
1753
698k
    UINT64_C(4078964560), // VMINNMNQf
1754
698k
    UINT64_C(4080013136), // VMINNMNQh
1755
698k
    UINT64_C(4269804096), // VMINNMS
1756
698k
    UINT64_C(4062187264), // VMINfd
1757
698k
    UINT64_C(4062187328), // VMINfq
1758
698k
    UINT64_C(4063235840), // VMINhd
1759
698k
    UINT64_C(4063235904), // VMINhq
1760
698k
    UINT64_C(4060087888), // VMINsv16i8
1761
698k
    UINT64_C(4062184976), // VMINsv2i32
1762
698k
    UINT64_C(4061136400), // VMINsv4i16
1763
698k
    UINT64_C(4062185040), // VMINsv4i32
1764
698k
    UINT64_C(4061136464), // VMINsv8i16
1765
698k
    UINT64_C(4060087824), // VMINsv8i8
1766
698k
    UINT64_C(4076865104), // VMINuv16i8
1767
698k
    UINT64_C(4078962192), // VMINuv2i32
1768
698k
    UINT64_C(4077913616), // VMINuv4i16
1769
698k
    UINT64_C(4078962256), // VMINuv4i32
1770
698k
    UINT64_C(4077913680), // VMINuv8i16
1771
698k
    UINT64_C(4076865040), // VMINuv8i8
1772
698k
    UINT64_C(234883840),  // VMLAD
1773
698k
    UINT64_C(234883328),  // VMLAH
1774
698k
    UINT64_C(4070572608), // VMLALslsv2i32
1775
698k
    UINT64_C(4069524032), // VMLALslsv4i16
1776
698k
    UINT64_C(4087349824), // VMLALsluv2i32
1777
698k
    UINT64_C(4086301248), // VMLALsluv4i16
1778
698k
    UINT64_C(4070574080), // VMLALsv2i64
1779
698k
    UINT64_C(4069525504), // VMLALsv4i32
1780
698k
    UINT64_C(4068476928), // VMLALsv8i16
1781
698k
    UINT64_C(4087351296), // VMLALuv2i64
1782
698k
    UINT64_C(4086302720), // VMLALuv4i32
1783
698k
    UINT64_C(4085254144), // VMLALuv8i16
1784
698k
    UINT64_C(234883584),  // VMLAS
1785
698k
    UINT64_C(4060089616), // VMLAfd
1786
698k
    UINT64_C(4060089680), // VMLAfq
1787
698k
    UINT64_C(4061138192), // VMLAhd
1788
698k
    UINT64_C(4061138256), // VMLAhq
1789
698k
    UINT64_C(4070572352), // VMLAslfd
1790
698k
    UINT64_C(4087349568), // VMLAslfq
1791
698k
    UINT64_C(4069523776), // VMLAslhd
1792
698k
    UINT64_C(4086300992), // VMLAslhq
1793
698k
    UINT64_C(4070572096), // VMLAslv2i32
1794
698k
    UINT64_C(4069523520), // VMLAslv4i16
1795
698k
    UINT64_C(4087349312), // VMLAslv4i32
1796
698k
    UINT64_C(4086300736), // VMLAslv8i16
1797
698k
    UINT64_C(4060088640), // VMLAv16i8
1798
698k
    UINT64_C(4062185728), // VMLAv2i32
1799
698k
    UINT64_C(4061137152), // VMLAv4i16
1800
698k
    UINT64_C(4062185792), // VMLAv4i32
1801
698k
    UINT64_C(4061137216), // VMLAv8i16
1802
698k
    UINT64_C(4060088576), // VMLAv8i8
1803
698k
    UINT64_C(234883904),  // VMLSD
1804
698k
    UINT64_C(234883392),  // VMLSH
1805
698k
    UINT64_C(4070573632), // VMLSLslsv2i32
1806
698k
    UINT64_C(4069525056), // VMLSLslsv4i16
1807
698k
    UINT64_C(4087350848), // VMLSLsluv2i32
1808
698k
    UINT64_C(4086302272), // VMLSLsluv4i16
1809
698k
    UINT64_C(4070574592), // VMLSLsv2i64
1810
698k
    UINT64_C(4069526016), // VMLSLsv4i32
1811
698k
    UINT64_C(4068477440), // VMLSLsv8i16
1812
698k
    UINT64_C(4087351808), // VMLSLuv2i64
1813
698k
    UINT64_C(4086303232), // VMLSLuv4i32
1814
698k
    UINT64_C(4085254656), // VMLSLuv8i16
1815
698k
    UINT64_C(234883648),  // VMLSS
1816
698k
    UINT64_C(4062186768), // VMLSfd
1817
698k
    UINT64_C(4062186832), // VMLSfq
1818
698k
    UINT64_C(4063235344), // VMLShd
1819
698k
    UINT64_C(4063235408), // VMLShq
1820
698k
    UINT64_C(4070573376), // VMLSslfd
1821
698k
    UINT64_C(4087350592), // VMLSslfq
1822
698k
    UINT64_C(4069524800), // VMLSslhd
1823
698k
    UINT64_C(4086302016), // VMLSslhq
1824
698k
    UINT64_C(4070573120), // VMLSslv2i32
1825
698k
    UINT64_C(4069524544), // VMLSslv4i16
1826
698k
    UINT64_C(4087350336), // VMLSslv4i32
1827
698k
    UINT64_C(4086301760), // VMLSslv8i16
1828
698k
    UINT64_C(4076865856), // VMLSv16i8
1829
698k
    UINT64_C(4078962944), // VMLSv2i32
1830
698k
    UINT64_C(4077914368), // VMLSv4i16
1831
698k
    UINT64_C(4078963008), // VMLSv4i32
1832
698k
    UINT64_C(4077914432), // VMLSv8i16
1833
698k
    UINT64_C(4076865792), // VMLSv8i8
1834
698k
    UINT64_C(246418240),  // VMOVD
1835
698k
    UINT64_C(205523728),  // VMOVDRR
1836
698k
    UINT64_C(4272949824), // VMOVH
1837
698k
    UINT64_C(234883344),  // VMOVHR
1838
698k
    UINT64_C(4070574608), // VMOVLsv2i64
1839
698k
    UINT64_C(4069526032), // VMOVLsv4i32
1840
698k
    UINT64_C(4069001744), // VMOVLsv8i16
1841
698k
    UINT64_C(4087351824), // VMOVLuv2i64
1842
698k
    UINT64_C(4086303248), // VMOVLuv4i32
1843
698k
    UINT64_C(4085778960), // VMOVLuv8i16
1844
698k
    UINT64_C(4089053696), // VMOVNv2i32
1845
698k
    UINT64_C(4088791552), // VMOVNv4i16
1846
698k
    UINT64_C(4088529408), // VMOVNv8i8
1847
698k
    UINT64_C(235931920),  // VMOVRH
1848
698k
    UINT64_C(206572304),  // VMOVRRD
1849
698k
    UINT64_C(206572048),  // VMOVRRS
1850
698k
    UINT64_C(235932176),  // VMOVRS
1851
698k
    UINT64_C(246417984),  // VMOVS
1852
698k
    UINT64_C(234883600),  // VMOVSR
1853
698k
    UINT64_C(205523472),  // VMOVSRR
1854
698k
    UINT64_C(4068478544), // VMOVv16i8
1855
698k
    UINT64_C(4068478512), // VMOVv1i64
1856
698k
    UINT64_C(4068478736), // VMOVv2f32
1857
698k
    UINT64_C(4068474896), // VMOVv2i32
1858
698k
    UINT64_C(4068478576), // VMOVv2i64
1859
698k
    UINT64_C(4068478800), // VMOVv4f32
1860
698k
    UINT64_C(4068476944), // VMOVv4i16
1861
698k
    UINT64_C(4068474960), // VMOVv4i32
1862
698k
    UINT64_C(4068477008), // VMOVv8i16
1863
698k
    UINT64_C(4068478480), // VMOVv8i8
1864
698k
    UINT64_C(250677776),  // VMRS
1865
698k
    UINT64_C(251136528),  // VMRS_FPEXC
1866
698k
    UINT64_C(251202064),  // VMRS_FPINST
1867
698k
    UINT64_C(251267600),  // VMRS_FPINST2
1868
698k
    UINT64_C(250612240),  // VMRS_FPSID
1869
698k
    UINT64_C(251070992),  // VMRS_MVFR0
1870
698k
    UINT64_C(251005456),  // VMRS_MVFR1
1871
698k
    UINT64_C(250939920),  // VMRS_MVFR2
1872
698k
    UINT64_C(249629200),  // VMSR
1873
698k
    UINT64_C(250087952),  // VMSR_FPEXC
1874
698k
    UINT64_C(250153488),  // VMSR_FPINST
1875
698k
    UINT64_C(250219024),  // VMSR_FPINST2
1876
698k
    UINT64_C(249563664),  // VMSR_FPSID
1877
698k
    UINT64_C(236980992),  // VMULD
1878
698k
    UINT64_C(236980480),  // VMULH
1879
698k
    UINT64_C(4070575616), // VMULLp64
1880
698k
    UINT64_C(4068478464), // VMULLp8
1881
698k
    UINT64_C(4070574656), // VMULLslsv2i32
1882
698k
    UINT64_C(4069526080), // VMULLslsv4i16
1883
698k
    UINT64_C(4087351872), // VMULLsluv2i32
1884
698k
    UINT64_C(4086303296), // VMULLsluv4i16
1885
698k
    UINT64_C(4070575104), // VMULLsv2i64
1886
698k
    UINT64_C(4069526528), // VMULLsv4i32
1887
698k
    UINT64_C(4068477952), // VMULLsv8i16
1888
698k
    UINT64_C(4087352320), // VMULLuv2i64
1889
698k
    UINT64_C(4086303744), // VMULLuv4i32
1890
698k
    UINT64_C(4085255168), // VMULLuv8i16
1891
698k
    UINT64_C(236980736),  // VMULS
1892
698k
    UINT64_C(4076866832), // VMULfd
1893
698k
    UINT64_C(4076866896), // VMULfq
1894
698k
    UINT64_C(4077915408), // VMULhd
1895
698k
    UINT64_C(4077915472), // VMULhq
1896
698k
    UINT64_C(4076865808), // VMULpd
1897
698k
    UINT64_C(4076865872), // VMULpq
1898
698k
    UINT64_C(4070574400), // VMULslfd
1899
698k
    UINT64_C(4087351616), // VMULslfq
1900
698k
    UINT64_C(4069525824), // VMULslhd
1901
698k
    UINT64_C(4086303040), // VMULslhq
1902
698k
    UINT64_C(4070574144), // VMULslv2i32
1903
698k
    UINT64_C(4069525568), // VMULslv4i16
1904
698k
    UINT64_C(4087351360), // VMULslv4i32
1905
698k
    UINT64_C(4086302784), // VMULslv8i16
1906
698k
    UINT64_C(4060088656), // VMULv16i8
1907
698k
    UINT64_C(4062185744), // VMULv2i32
1908
698k
    UINT64_C(4061137168), // VMULv4i16
1909
698k
    UINT64_C(4062185808), // VMULv4i32
1910
698k
    UINT64_C(4061137232), // VMULv8i16
1911
698k
    UINT64_C(4060088592), // VMULv8i8
1912
698k
    UINT64_C(4088399232), // VMVNd
1913
698k
    UINT64_C(4088399296), // VMVNq
1914
698k
    UINT64_C(4068474928), // VMVNv2i32
1915
698k
    UINT64_C(4068476976), // VMVNv4i16
1916
698k
    UINT64_C(4068474992), // VMVNv4i32
1917
698k
    UINT64_C(4068477040), // VMVNv8i16
1918
698k
    UINT64_C(246483776),  // VNEGD
1919
698k
    UINT64_C(246483264),  // VNEGH
1920
698k
    UINT64_C(246483520),  // VNEGS
1921
698k
    UINT64_C(4088989632), // VNEGf32q
1922
698k
    UINT64_C(4088989568), // VNEGfd
1923
698k
    UINT64_C(4088727424), // VNEGhd
1924
698k
    UINT64_C(4088727488), // VNEGhq
1925
698k
    UINT64_C(4088726400), // VNEGs16d
1926
698k
    UINT64_C(4088726464), // VNEGs16q
1927
698k
    UINT64_C(4088988544), // VNEGs32d
1928
698k
    UINT64_C(4088988608), // VNEGs32q
1929
698k
    UINT64_C(4088464256), // VNEGs8d
1930
698k
    UINT64_C(4088464320), // VNEGs8q
1931
698k
    UINT64_C(235932480),  // VNMLAD
1932
698k
    UINT64_C(235931968),  // VNMLAH
1933
698k
    UINT64_C(235932224),  // VNMLAS
1934
698k
    UINT64_C(235932416),  // VNMLSD
1935
698k
    UINT64_C(235931904),  // VNMLSH
1936
698k
    UINT64_C(235932160),  // VNMLSS
1937
698k
    UINT64_C(236981056),  // VNMULD
1938
698k
    UINT64_C(236980544),  // VNMULH
1939
698k
    UINT64_C(236980800),  // VNMULS
1940
698k
    UINT64_C(4063232272), // VORNd
1941
698k
    UINT64_C(4063232336), // VORNq
1942
698k
    UINT64_C(4062183696), // VORRd
1943
698k
    UINT64_C(4068475152), // VORRiv2i32
1944
698k
    UINT64_C(4068477200), // VORRiv4i16
1945
698k
    UINT64_C(4068475216), // VORRiv4i32
1946
698k
    UINT64_C(4068477264), // VORRiv8i16
1947
698k
    UINT64_C(4062183760), // VORRq
1948
698k
    UINT64_C(4088399424), // VPADALsv16i8
1949
698k
    UINT64_C(4088923648), // VPADALsv2i32
1950
698k
    UINT64_C(4088661504), // VPADALsv4i16
1951
698k
    UINT64_C(4088923712), // VPADALsv4i32
1952
698k
    UINT64_C(4088661568), // VPADALsv8i16
1953
698k
    UINT64_C(4088399360), // VPADALsv8i8
1954
698k
    UINT64_C(4088399552), // VPADALuv16i8
1955
698k
    UINT64_C(4088923776), // VPADALuv2i32
1956
698k
    UINT64_C(4088661632), // VPADALuv4i16
1957
698k
    UINT64_C(4088923840), // VPADALuv4i32
1958
698k
    UINT64_C(4088661696), // VPADALuv8i16
1959
698k
    UINT64_C(4088399488), // VPADALuv8i8
1960
698k
    UINT64_C(4088398400), // VPADDLsv16i8
1961
698k
    UINT64_C(4088922624), // VPADDLsv2i32
1962
698k
    UINT64_C(4088660480), // VPADDLsv4i16
1963
698k
    UINT64_C(4088922688), // VPADDLsv4i32
1964
698k
    UINT64_C(4088660544), // VPADDLsv8i16
1965
698k
    UINT64_C(4088398336), // VPADDLsv8i8
1966
698k
    UINT64_C(4088398528), // VPADDLuv16i8
1967
698k
    UINT64_C(4088922752), // VPADDLuv2i32
1968
698k
    UINT64_C(4088660608), // VPADDLuv4i16
1969
698k
    UINT64_C(4088922816), // VPADDLuv4i32
1970
698k
    UINT64_C(4088660672), // VPADDLuv8i16
1971
698k
    UINT64_C(4088398464), // VPADDLuv8i8
1972
698k
    UINT64_C(4076866816), // VPADDf
1973
698k
    UINT64_C(4077915392), // VPADDh
1974
698k
    UINT64_C(4061137680), // VPADDi16
1975
698k
    UINT64_C(4062186256), // VPADDi32
1976
698k
    UINT64_C(4060089104), // VPADDi8
1977
698k
    UINT64_C(4076867328), // VPMAXf
1978
698k
    UINT64_C(4077915904), // VPMAXh
1979
698k
    UINT64_C(4061137408), // VPMAXs16
1980
698k
    UINT64_C(4062185984), // VPMAXs32
1981
698k
    UINT64_C(4060088832), // VPMAXs8
1982
698k
    UINT64_C(4077914624), // VPMAXu16
1983
698k
    UINT64_C(4078963200), // VPMAXu32
1984
698k
    UINT64_C(4076866048), // VPMAXu8
1985
698k
    UINT64_C(4078964480), // VPMINf
1986
698k
    UINT64_C(4080013056), // VPMINh
1987
698k
    UINT64_C(4061137424), // VPMINs16
1988
698k
    UINT64_C(4062186000), // VPMINs32
1989
698k
    UINT64_C(4060088848), // VPMINs8
1990
698k
    UINT64_C(4077914640), // VPMINu16
1991
698k
    UINT64_C(4078963216), // VPMINu32
1992
698k
    UINT64_C(4076866064), // VPMINu8
1993
698k
    UINT64_C(4088399680), // VQABSv16i8
1994
698k
    UINT64_C(4088923904), // VQABSv2i32
1995
698k
    UINT64_C(4088661760), // VQABSv4i16
1996
698k
    UINT64_C(4088923968), // VQABSv4i32
1997
698k
    UINT64_C(4088661824), // VQABSv8i16
1998
698k
    UINT64_C(4088399616), // VQABSv8i8
1999
698k
    UINT64_C(4060086352), // VQADDsv16i8
2000
698k
    UINT64_C(4063232016), // VQADDsv1i64
2001
698k
    UINT64_C(4062183440), // VQADDsv2i32
2002
698k
    UINT64_C(4063232080), // VQADDsv2i64
2003
698k
    UINT64_C(4061134864), // VQADDsv4i16
2004
698k
    UINT64_C(4062183504), // VQADDsv4i32
2005
698k
    UINT64_C(4061134928), // VQADDsv8i16
2006
698k
    UINT64_C(4060086288), // VQADDsv8i8
2007
698k
    UINT64_C(4076863568), // VQADDuv16i8
2008
698k
    UINT64_C(4080009232), // VQADDuv1i64
2009
698k
    UINT64_C(4078960656), // VQADDuv2i32
2010
698k
    UINT64_C(4080009296), // VQADDuv2i64
2011
698k
    UINT64_C(4077912080), // VQADDuv4i16
2012
698k
    UINT64_C(4078960720), // VQADDuv4i32
2013
698k
    UINT64_C(4077912144), // VQADDuv8i16
2014
698k
    UINT64_C(4076863504), // VQADDuv8i8
2015
698k
    UINT64_C(4070572864), // VQDMLALslv2i32
2016
698k
    UINT64_C(4069524288), // VQDMLALslv4i16
2017
698k
    UINT64_C(4070574336), // VQDMLALv2i64
2018
698k
    UINT64_C(4069525760), // VQDMLALv4i32
2019
698k
    UINT64_C(4070573888), // VQDMLSLslv2i32
2020
698k
    UINT64_C(4069525312), // VQDMLSLslv4i16
2021
698k
    UINT64_C(4070574848), // VQDMLSLv2i64
2022
698k
    UINT64_C(4069526272), // VQDMLSLv4i32
2023
698k
    UINT64_C(4070575168), // VQDMULHslv2i32
2024
698k
    UINT64_C(4069526592), // VQDMULHslv4i16
2025
698k
    UINT64_C(4087352384), // VQDMULHslv4i32
2026
698k
    UINT64_C(4086303808), // VQDMULHslv8i16
2027
698k
    UINT64_C(4062186240), // VQDMULHv2i32
2028
698k
    UINT64_C(4061137664), // VQDMULHv4i16
2029
698k
    UINT64_C(4062186304), // VQDMULHv4i32
2030
698k
    UINT64_C(4061137728), // VQDMULHv8i16
2031
698k
    UINT64_C(4070574912), // VQDMULLslv2i32
2032
698k
    UINT64_C(4069526336), // VQDMULLslv4i16
2033
698k
    UINT64_C(4070575360), // VQDMULLv2i64
2034
698k
    UINT64_C(4069526784), // VQDMULLv4i32
2035
698k
    UINT64_C(4089053760), // VQMOVNsuv2i32
2036
698k
    UINT64_C(4088791616), // VQMOVNsuv4i16
2037
698k
    UINT64_C(4088529472), // VQMOVNsuv8i8
2038
698k
    UINT64_C(4089053824), // VQMOVNsv2i32
2039
698k
    UINT64_C(4088791680), // VQMOVNsv4i16
2040
698k
    UINT64_C(4088529536), // VQMOVNsv8i8
2041
698k
    UINT64_C(4089053888), // VQMOVNuv2i32
2042
698k
    UINT64_C(4088791744), // VQMOVNuv4i16
2043
698k
    UINT64_C(4088529600), // VQMOVNuv8i8
2044
698k
    UINT64_C(4088399808), // VQNEGv16i8
2045
698k
    UINT64_C(4088924032), // VQNEGv2i32
2046
698k
    UINT64_C(4088661888), // VQNEGv4i16
2047
698k
    UINT64_C(4088924096), // VQNEGv4i32
2048
698k
    UINT64_C(4088661952), // VQNEGv8i16
2049
698k
    UINT64_C(4088399744), // VQNEGv8i8
2050
698k
    UINT64_C(4070575680), // VQRDMLAHslv2i32
2051
698k
    UINT64_C(4069527104), // VQRDMLAHslv4i16
2052
698k
    UINT64_C(4087352896), // VQRDMLAHslv4i32
2053
698k
    UINT64_C(4086304320), // VQRDMLAHslv8i16
2054
698k
    UINT64_C(4078963472), // VQRDMLAHv2i32
2055
698k
    UINT64_C(4077914896), // VQRDMLAHv4i16
2056
698k
    UINT64_C(4078963536), // VQRDMLAHv4i32
2057
698k
    UINT64_C(4077914960), // VQRDMLAHv8i16
2058
698k
    UINT64_C(4070575936), // VQRDMLSHslv2i32
2059
698k
    UINT64_C(4069527360), // VQRDMLSHslv4i16
2060
698k
    UINT64_C(4087353152), // VQRDMLSHslv4i32
2061
698k
    UINT64_C(4086304576), // VQRDMLSHslv8i16
2062
698k
    UINT64_C(4078963728), // VQRDMLSHv2i32
2063
698k
    UINT64_C(4077915152), // VQRDMLSHv4i16
2064
698k
    UINT64_C(4078963792), // VQRDMLSHv4i32
2065
698k
    UINT64_C(4077915216), // VQRDMLSHv8i16
2066
698k
    UINT64_C(4070575424), // VQRDMULHslv2i32
2067
698k
    UINT64_C(4069526848), // VQRDMULHslv4i16
2068
698k
    UINT64_C(4087352640), // VQRDMULHslv4i32
2069
698k
    UINT64_C(4086304064), // VQRDMULHslv8i16
2070
698k
    UINT64_C(4078963456), // VQRDMULHv2i32
2071
698k
    UINT64_C(4077914880), // VQRDMULHv4i16
2072
698k
    UINT64_C(4078963520), // VQRDMULHv4i32
2073
698k
    UINT64_C(4077914944), // VQRDMULHv8i16
2074
698k
    UINT64_C(4060087632), // VQRSHLsv16i8
2075
698k
    UINT64_C(4063233296), // VQRSHLsv1i64
2076
698k
    UINT64_C(4062184720), // VQRSHLsv2i32
2077
698k
    UINT64_C(4063233360), // VQRSHLsv2i64
2078
698k
    UINT64_C(4061136144), // VQRSHLsv4i16
2079
698k
    UINT64_C(4062184784), // VQRSHLsv4i32
2080
698k
    UINT64_C(4061136208), // VQRSHLsv8i16
2081
698k
    UINT64_C(4060087568), // VQRSHLsv8i8
2082
698k
    UINT64_C(4076864848), // VQRSHLuv16i8
2083
698k
    UINT64_C(4080010512), // VQRSHLuv1i64
2084
698k
    UINT64_C(4078961936), // VQRSHLuv2i32
2085
698k
    UINT64_C(4080010576), // VQRSHLuv2i64
2086
698k
    UINT64_C(4077913360), // VQRSHLuv4i16
2087
698k
    UINT64_C(4078962000), // VQRSHLuv4i32
2088
698k
    UINT64_C(4077913424), // VQRSHLuv8i16
2089
698k
    UINT64_C(4076864784), // VQRSHLuv8i8
2090
698k
    UINT64_C(4070574416), // VQRSHRNsv2i32
2091
698k
    UINT64_C(4069525840), // VQRSHRNsv4i16
2092
698k
    UINT64_C(4069001552), // VQRSHRNsv8i8
2093
698k
    UINT64_C(4087351632), // VQRSHRNuv2i32
2094
698k
    UINT64_C(4086303056), // VQRSHRNuv4i16
2095
698k
    UINT64_C(4085778768), // VQRSHRNuv8i8
2096
698k
    UINT64_C(4087351376), // VQRSHRUNv2i32
2097
698k
    UINT64_C(4086302800), // VQRSHRUNv4i16
2098
698k
    UINT64_C(4085778512), // VQRSHRUNv8i8
2099
698k
    UINT64_C(4069001040), // VQSHLsiv16i8
2100
698k
    UINT64_C(4068476816), // VQSHLsiv1i64
2101
698k
    UINT64_C(4070573840), // VQSHLsiv2i32
2102
698k
    UINT64_C(4068476880), // VQSHLsiv2i64
2103
698k
    UINT64_C(4069525264), // VQSHLsiv4i16
2104
698k
    UINT64_C(4070573904), // VQSHLsiv4i32
2105
698k
    UINT64_C(4069525328), // VQSHLsiv8i16
2106
698k
    UINT64_C(4069000976), // VQSHLsiv8i8
2107
698k
    UINT64_C(4085778000), // VQSHLsuv16i8
2108
698k
    UINT64_C(4085253776), // VQSHLsuv1i64
2109
698k
    UINT64_C(4087350800), // VQSHLsuv2i32
2110
698k
    UINT64_C(4085253840), // VQSHLsuv2i64
2111
698k
    UINT64_C(4086302224), // VQSHLsuv4i16
2112
698k
    UINT64_C(4087350864), // VQSHLsuv4i32
2113
698k
    UINT64_C(4086302288), // VQSHLsuv8i16
2114
698k
    UINT64_C(4085777936), // VQSHLsuv8i8
2115
698k
    UINT64_C(4060087376), // VQSHLsv16i8
2116
698k
    UINT64_C(4063233040), // VQSHLsv1i64
2117
698k
    UINT64_C(4062184464), // VQSHLsv2i32
2118
698k
    UINT64_C(4063233104), // VQSHLsv2i64
2119
698k
    UINT64_C(4061135888), // VQSHLsv4i16
2120
698k
    UINT64_C(4062184528), // VQSHLsv4i32
2121
698k
    UINT64_C(4061135952), // VQSHLsv8i16
2122
698k
    UINT64_C(4060087312), // VQSHLsv8i8
2123
698k
    UINT64_C(4085778256), // VQSHLuiv16i8
2124
698k
    UINT64_C(4085254032), // VQSHLuiv1i64
2125
698k
    UINT64_C(4087351056), // VQSHLuiv2i32
2126
698k
    UINT64_C(4085254096), // VQSHLuiv2i64
2127
698k
    UINT64_C(4086302480), // VQSHLuiv4i16
2128
698k
    UINT64_C(4087351120), // VQSHLuiv4i32
2129
698k
    UINT64_C(4086302544), // VQSHLuiv8i16
2130
698k
    UINT64_C(4085778192), // VQSHLuiv8i8
2131
698k
    UINT64_C(4076864592), // VQSHLuv16i8
2132
698k
    UINT64_C(4080010256), // VQSHLuv1i64
2133
698k
    UINT64_C(4078961680), // VQSHLuv2i32
2134
698k
    UINT64_C(4080010320), // VQSHLuv2i64
2135
698k
    UINT64_C(4077913104), // VQSHLuv4i16
2136
698k
    UINT64_C(4078961744), // VQSHLuv4i32
2137
698k
    UINT64_C(4077913168), // VQSHLuv8i16
2138
698k
    UINT64_C(4076864528), // VQSHLuv8i8
2139
698k
    UINT64_C(4070574352), // VQSHRNsv2i32
2140
698k
    UINT64_C(4069525776), // VQSHRNsv4i16
2141
698k
    UINT64_C(4069001488), // VQSHRNsv8i8
2142
698k
    UINT64_C(4087351568), // VQSHRNuv2i32
2143
698k
    UINT64_C(4086302992), // VQSHRNuv4i16
2144
698k
    UINT64_C(4085778704), // VQSHRNuv8i8
2145
698k
    UINT64_C(4087351312), // VQSHRUNv2i32
2146
698k
    UINT64_C(4086302736), // VQSHRUNv4i16
2147
698k
    UINT64_C(4085778448), // VQSHRUNv8i8
2148
698k
    UINT64_C(4060086864), // VQSUBsv16i8
2149
698k
    UINT64_C(4063232528), // VQSUBsv1i64
2150
698k
    UINT64_C(4062183952), // VQSUBsv2i32
2151
698k
    UINT64_C(4063232592), // VQSUBsv2i64
2152
698k
    UINT64_C(4061135376), // VQSUBsv4i16
2153
698k
    UINT64_C(4062184016), // VQSUBsv4i32
2154
698k
    UINT64_C(4061135440), // VQSUBsv8i16
2155
698k
    UINT64_C(4060086800), // VQSUBsv8i8
2156
698k
    UINT64_C(4076864080), // VQSUBuv16i8
2157
698k
    UINT64_C(4080009744), // VQSUBuv1i64
2158
698k
    UINT64_C(4078961168), // VQSUBuv2i32
2159
698k
    UINT64_C(4080009808), // VQSUBuv2i64
2160
698k
    UINT64_C(4077912592), // VQSUBuv4i16
2161
698k
    UINT64_C(4078961232), // VQSUBuv4i32
2162
698k
    UINT64_C(4077912656), // VQSUBuv8i16
2163
698k
    UINT64_C(4076864016), // VQSUBuv8i8
2164
698k
    UINT64_C(4087350272), // VRADDHNv2i32
2165
698k
    UINT64_C(4086301696), // VRADDHNv4i16
2166
698k
    UINT64_C(4085253120), // VRADDHNv8i8
2167
698k
    UINT64_C(4089119744), // VRECPEd
2168
698k
    UINT64_C(4089120000), // VRECPEfd
2169
698k
    UINT64_C(4089120064), // VRECPEfq
2170
698k
    UINT64_C(4088857856), // VRECPEhd
2171
698k
    UINT64_C(4088857920), // VRECPEhq
2172
698k
    UINT64_C(4089119808), // VRECPEq
2173
698k
    UINT64_C(4060090128), // VRECPSfd
2174
698k
    UINT64_C(4060090192), // VRECPSfq
2175
698k
    UINT64_C(4061138704), // VRECPShd
2176
698k
    UINT64_C(4061138768), // VRECPShq
2177
698k
    UINT64_C(4088398080), // VREV16d8
2178
698k
    UINT64_C(4088398144), // VREV16q8
2179
698k
    UINT64_C(4088660096), // VREV32d16
2180
698k
    UINT64_C(4088397952), // VREV32d8
2181
698k
    UINT64_C(4088660160), // VREV32q16
2182
698k
    UINT64_C(4088398016), // VREV32q8
2183
698k
    UINT64_C(4088659968), // VREV64d16
2184
698k
    UINT64_C(4088922112), // VREV64d32
2185
698k
    UINT64_C(4088397824), // VREV64d8
2186
698k
    UINT64_C(4088660032), // VREV64q16
2187
698k
    UINT64_C(4088922176), // VREV64q32
2188
698k
    UINT64_C(4088397888), // VREV64q8
2189
698k
    UINT64_C(4060086592), // VRHADDsv16i8
2190
698k
    UINT64_C(4062183680), // VRHADDsv2i32
2191
698k
    UINT64_C(4061135104), // VRHADDsv4i16
2192
698k
    UINT64_C(4062183744), // VRHADDsv4i32
2193
698k
    UINT64_C(4061135168), // VRHADDsv8i16
2194
698k
    UINT64_C(4060086528), // VRHADDsv8i8
2195
698k
    UINT64_C(4076863808), // VRHADDuv16i8
2196
698k
    UINT64_C(4078960896), // VRHADDuv2i32
2197
698k
    UINT64_C(4077912320), // VRHADDuv4i16
2198
698k
    UINT64_C(4078960960), // VRHADDuv4i32
2199
698k
    UINT64_C(4077912384), // VRHADDuv8i16
2200
698k
    UINT64_C(4076863744), // VRHADDuv8i8
2201
698k
    UINT64_C(4273474368), // VRINTAD
2202
698k
    UINT64_C(4273473856), // VRINTAH
2203
698k
    UINT64_C(4089054464), // VRINTANDf
2204
698k
    UINT64_C(4088792320), // VRINTANDh
2205
698k
    UINT64_C(4089054528), // VRINTANQf
2206
698k
    UINT64_C(4088792384), // VRINTANQh
2207
698k
    UINT64_C(4273474112), // VRINTAS
2208
698k
    UINT64_C(4273670976), // VRINTMD
2209
698k
    UINT64_C(4273670464), // VRINTMH
2210
698k
    UINT64_C(4089054848), // VRINTMNDf
2211
698k
    UINT64_C(4088792704), // VRINTMNDh
2212
698k
    UINT64_C(4089054912), // VRINTMNQf
2213
698k
    UINT64_C(4088792768), // VRINTMNQh
2214
698k
    UINT64_C(4273670720), // VRINTMS
2215
698k
    UINT64_C(4273539904), // VRINTND
2216
698k
    UINT64_C(4273539392), // VRINTNH
2217
698k
    UINT64_C(4089054208), // VRINTNNDf
2218
698k
    UINT64_C(4088792064), // VRINTNNDh
2219
698k
    UINT64_C(4089054272), // VRINTNNQf
2220
698k
    UINT64_C(4088792128), // VRINTNNQh
2221
698k
    UINT64_C(4273539648), // VRINTNS
2222
698k
    UINT64_C(4273605440), // VRINTPD
2223
698k
    UINT64_C(4273604928), // VRINTPH
2224
698k
    UINT64_C(4089055104), // VRINTPNDf
2225
698k
    UINT64_C(4088792960), // VRINTPNDh
2226
698k
    UINT64_C(4089055168), // VRINTPNQf
2227
698k
    UINT64_C(4088793024), // VRINTPNQh
2228
698k
    UINT64_C(4273605184), // VRINTPS
2229
698k
    UINT64_C(246811456),  // VRINTRD
2230
698k
    UINT64_C(246810944),  // VRINTRH
2231
698k
    UINT64_C(246811200),  // VRINTRS
2232
698k
    UINT64_C(246876992),  // VRINTXD
2233
698k
    UINT64_C(246876480),  // VRINTXH
2234
698k
    UINT64_C(4089054336), // VRINTXNDf
2235
698k
    UINT64_C(4088792192), // VRINTXNDh
2236
698k
    UINT64_C(4089054400), // VRINTXNQf
2237
698k
    UINT64_C(4088792256), // VRINTXNQh
2238
698k
    UINT64_C(246876736),  // VRINTXS
2239
698k
    UINT64_C(246811584),  // VRINTZD
2240
698k
    UINT64_C(246811072),  // VRINTZH
2241
698k
    UINT64_C(4089054592), // VRINTZNDf
2242
698k
    UINT64_C(4088792448), // VRINTZNDh
2243
698k
    UINT64_C(4089054656), // VRINTZNQf
2244
698k
    UINT64_C(4088792512), // VRINTZNQh
2245
698k
    UINT64_C(246811328),  // VRINTZS
2246
698k
    UINT64_C(4060087616), // VRSHLsv16i8
2247
698k
    UINT64_C(4063233280), // VRSHLsv1i64
2248
698k
    UINT64_C(4062184704), // VRSHLsv2i32
2249
698k
    UINT64_C(4063233344), // VRSHLsv2i64
2250
698k
    UINT64_C(4061136128), // VRSHLsv4i16
2251
698k
    UINT64_C(4062184768), // VRSHLsv4i32
2252
698k
    UINT64_C(4061136192), // VRSHLsv8i16
2253
698k
    UINT64_C(4060087552), // VRSHLsv8i8
2254
698k
    UINT64_C(4076864832), // VRSHLuv16i8
2255
698k
    UINT64_C(4080010496), // VRSHLuv1i64
2256
698k
    UINT64_C(4078961920), // VRSHLuv2i32
2257
698k
    UINT64_C(4080010560), // VRSHLuv2i64
2258
698k
    UINT64_C(4077913344), // VRSHLuv4i16
2259
698k
    UINT64_C(4078961984), // VRSHLuv4i32
2260
698k
    UINT64_C(4077913408), // VRSHLuv8i16
2261
698k
    UINT64_C(4076864768), // VRSHLuv8i8
2262
698k
    UINT64_C(4070574160), // VRSHRNv2i32
2263
698k
    UINT64_C(4069525584), // VRSHRNv4i16
2264
698k
    UINT64_C(4069001296), // VRSHRNv8i8
2265
698k
    UINT64_C(4068999760), // VRSHRsv16i8
2266
698k
    UINT64_C(4068475536), // VRSHRsv1i64
2267
698k
    UINT64_C(4070572560), // VRSHRsv2i32
2268
698k
    UINT64_C(4068475600), // VRSHRsv2i64
2269
698k
    UINT64_C(4069523984), // VRSHRsv4i16
2270
698k
    UINT64_C(4070572624), // VRSHRsv4i32
2271
698k
    UINT64_C(4069524048), // VRSHRsv8i16
2272
698k
    UINT64_C(4068999696), // VRSHRsv8i8
2273
698k
    UINT64_C(4085776976), // VRSHRuv16i8
2274
698k
    UINT64_C(4085252752), // VRSHRuv1i64
2275
698k
    UINT64_C(4087349776), // VRSHRuv2i32
2276
698k
    UINT64_C(4085252816), // VRSHRuv2i64
2277
698k
    UINT64_C(4086301200), // VRSHRuv4i16
2278
698k
    UINT64_C(4087349840), // VRSHRuv4i32
2279
698k
    UINT64_C(4086301264), // VRSHRuv8i16
2280
698k
    UINT64_C(4085776912), // VRSHRuv8i8
2281
698k
    UINT64_C(4089119872), // VRSQRTEd
2282
698k
    UINT64_C(4089120128), // VRSQRTEfd
2283
698k
    UINT64_C(4089120192), // VRSQRTEfq
2284
698k
    UINT64_C(4088857984), // VRSQRTEhd
2285
698k
    UINT64_C(4088858048), // VRSQRTEhq
2286
698k
    UINT64_C(4089119936), // VRSQRTEq
2287
698k
    UINT64_C(4062187280), // VRSQRTSfd
2288
698k
    UINT64_C(4062187344), // VRSQRTSfq
2289
698k
    UINT64_C(4063235856), // VRSQRTShd
2290
698k
    UINT64_C(4063235920), // VRSQRTShq
2291
698k
    UINT64_C(4069000016), // VRSRAsv16i8
2292
698k
    UINT64_C(4068475792), // VRSRAsv1i64
2293
698k
    UINT64_C(4070572816), // VRSRAsv2i32
2294
698k
    UINT64_C(4068475856), // VRSRAsv2i64
2295
698k
    UINT64_C(4069524240), // VRSRAsv4i16
2296
698k
    UINT64_C(4070572880), // VRSRAsv4i32
2297
698k
    UINT64_C(4069524304), // VRSRAsv8i16
2298
698k
    UINT64_C(4068999952), // VRSRAsv8i8
2299
698k
    UINT64_C(4085777232), // VRSRAuv16i8
2300
698k
    UINT64_C(4085253008), // VRSRAuv1i64
2301
698k
    UINT64_C(4087350032), // VRSRAuv2i32
2302
698k
    UINT64_C(4085253072), // VRSRAuv2i64
2303
698k
    UINT64_C(4086301456), // VRSRAuv4i16
2304
698k
    UINT64_C(4087350096), // VRSRAuv4i32
2305
698k
    UINT64_C(4086301520), // VRSRAuv8i16
2306
698k
    UINT64_C(4085777168), // VRSRAuv8i8
2307
698k
    UINT64_C(4087350784), // VRSUBHNv2i32
2308
698k
    UINT64_C(4086302208), // VRSUBHNv4i16
2309
698k
    UINT64_C(4085253632), // VRSUBHNv8i8
2310
698k
    UINT64_C(4229958912), // VSDOTD
2311
698k
    UINT64_C(4263513344), // VSDOTDI
2312
698k
    UINT64_C(4229958976), // VSDOTQ
2313
698k
    UINT64_C(4263513408), // VSDOTQI
2314
698k
    UINT64_C(4261415680), // VSELEQD
2315
698k
    UINT64_C(4261415168), // VSELEQH
2316
698k
    UINT64_C(4261415424), // VSELEQS
2317
698k
    UINT64_C(4263512832), // VSELGED
2318
698k
    UINT64_C(4263512320), // VSELGEH
2319
698k
    UINT64_C(4263512576), // VSELGES
2320
698k
    UINT64_C(4264561408), // VSELGTD
2321
698k
    UINT64_C(4264560896), // VSELGTH
2322
698k
    UINT64_C(4264561152), // VSELGTS
2323
698k
    UINT64_C(4262464256), // VSELVSD
2324
698k
    UINT64_C(4262463744), // VSELVSH
2325
698k
    UINT64_C(4262464000), // VSELVSS
2326
698k
    UINT64_C(234883888),  // VSETLNi16
2327
698k
    UINT64_C(234883856),  // VSETLNi32
2328
698k
    UINT64_C(239078160),  // VSETLNi8
2329
698k
    UINT64_C(4088791808), // VSHLLi16
2330
698k
    UINT64_C(4089053952), // VSHLLi32
2331
698k
    UINT64_C(4088529664), // VSHLLi8
2332
698k
    UINT64_C(4070574608), // VSHLLsv2i64
2333
698k
    UINT64_C(4069526032), // VSHLLsv4i32
2334
698k
    UINT64_C(4069001744), // VSHLLsv8i16
2335
698k
    UINT64_C(4087351824), // VSHLLuv2i64
2336
698k
    UINT64_C(4086303248), // VSHLLuv4i32
2337
698k
    UINT64_C(4085778960), // VSHLLuv8i16
2338
698k
    UINT64_C(4069000528), // VSHLiv16i8
2339
698k
    UINT64_C(4068476304), // VSHLiv1i64
2340
698k
    UINT64_C(4070573328), // VSHLiv2i32
2341
698k
    UINT64_C(4068476368), // VSHLiv2i64
2342
698k
    UINT64_C(4069524752), // VSHLiv4i16
2343
698k
    UINT64_C(4070573392), // VSHLiv4i32
2344
698k
    UINT64_C(4069524816), // VSHLiv8i16
2345
698k
    UINT64_C(4069000464), // VSHLiv8i8
2346
698k
    UINT64_C(4060087360), // VSHLsv16i8
2347
698k
    UINT64_C(4063233024), // VSHLsv1i64
2348
698k
    UINT64_C(4062184448), // VSHLsv2i32
2349
698k
    UINT64_C(4063233088), // VSHLsv2i64
2350
698k
    UINT64_C(4061135872), // VSHLsv4i16
2351
698k
    UINT64_C(4062184512), // VSHLsv4i32
2352
698k
    UINT64_C(4061135936), // VSHLsv8i16
2353
698k
    UINT64_C(4060087296), // VSHLsv8i8
2354
698k
    UINT64_C(4076864576), // VSHLuv16i8
2355
698k
    UINT64_C(4080010240), // VSHLuv1i64
2356
698k
    UINT64_C(4078961664), // VSHLuv2i32
2357
698k
    UINT64_C(4080010304), // VSHLuv2i64
2358
698k
    UINT64_C(4077913088), // VSHLuv4i16
2359
698k
    UINT64_C(4078961728), // VSHLuv4i32
2360
698k
    UINT64_C(4077913152), // VSHLuv8i16
2361
698k
    UINT64_C(4076864512), // VSHLuv8i8
2362
698k
    UINT64_C(4070574096), // VSHRNv2i32
2363
698k
    UINT64_C(4069525520), // VSHRNv4i16
2364
698k
    UINT64_C(4069001232), // VSHRNv8i8
2365
698k
    UINT64_C(4068999248), // VSHRsv16i8
2366
698k
    UINT64_C(4068475024), // VSHRsv1i64
2367
698k
    UINT64_C(4070572048), // VSHRsv2i32
2368
698k
    UINT64_C(4068475088), // VSHRsv2i64
2369
698k
    UINT64_C(4069523472), // VSHRsv4i16
2370
698k
    UINT64_C(4070572112), // VSHRsv4i32
2371
698k
    UINT64_C(4069523536), // VSHRsv8i16
2372
698k
    UINT64_C(4068999184), // VSHRsv8i8
2373
698k
    UINT64_C(4085776464), // VSHRuv16i8
2374
698k
    UINT64_C(4085252240), // VSHRuv1i64
2375
698k
    UINT64_C(4087349264), // VSHRuv2i32
2376
698k
    UINT64_C(4085252304), // VSHRuv2i64
2377
698k
    UINT64_C(4086300688), // VSHRuv4i16
2378
698k
    UINT64_C(4087349328), // VSHRuv4i32
2379
698k
    UINT64_C(4086300752), // VSHRuv8i16
2380
698k
    UINT64_C(4085776400), // VSHRuv8i8
2381
698k
    UINT64_C(247073600),  // VSHTOD
2382
698k
    UINT64_C(247073088),  // VSHTOH
2383
698k
    UINT64_C(247073344),  // VSHTOS
2384
698k
    UINT64_C(246942656),  // VSITOD
2385
698k
    UINT64_C(246942144),  // VSITOH
2386
698k
    UINT64_C(246942400),  // VSITOS
2387
698k
    UINT64_C(4085777744), // VSLIv16i8
2388
698k
    UINT64_C(4085253520), // VSLIv1i64
2389
698k
    UINT64_C(4087350544), // VSLIv2i32
2390
698k
    UINT64_C(4085253584), // VSLIv2i64
2391
698k
    UINT64_C(4086301968), // VSLIv4i16
2392
698k
    UINT64_C(4087350608), // VSLIv4i32
2393
698k
    UINT64_C(4086302032), // VSLIv8i16
2394
698k
    UINT64_C(4085777680), // VSLIv8i8
2395
698k
    UINT64_C(247073728),  // VSLTOD
2396
698k
    UINT64_C(247073216),  // VSLTOH
2397
698k
    UINT64_C(247073472),  // VSLTOS
2398
698k
    UINT64_C(246483904),  // VSQRTD
2399
698k
    UINT64_C(246483392),  // VSQRTH
2400
698k
    UINT64_C(246483648),  // VSQRTS
2401
698k
    UINT64_C(4068999504), // VSRAsv16i8
2402
698k
    UINT64_C(4068475280), // VSRAsv1i64
2403
698k
    UINT64_C(4070572304), // VSRAsv2i32
2404
698k
    UINT64_C(4068475344), // VSRAsv2i64
2405
698k
    UINT64_C(4069523728), // VSRAsv4i16
2406
698k
    UINT64_C(4070572368), // VSRAsv4i32
2407
698k
    UINT64_C(4069523792), // VSRAsv8i16
2408
698k
    UINT64_C(4068999440), // VSRAsv8i8
2409
698k
    UINT64_C(4085776720), // VSRAuv16i8
2410
698k
    UINT64_C(4085252496), // VSRAuv1i64
2411
698k
    UINT64_C(4087349520), // VSRAuv2i32
2412
698k
    UINT64_C(4085252560), // VSRAuv2i64
2413
698k
    UINT64_C(4086300944), // VSRAuv4i16
2414
698k
    UINT64_C(4087349584), // VSRAuv4i32
2415
698k
    UINT64_C(4086301008), // VSRAuv8i16
2416
698k
    UINT64_C(4085776656), // VSRAuv8i8
2417
698k
    UINT64_C(4085777488), // VSRIv16i8
2418
698k
    UINT64_C(4085253264), // VSRIv1i64
2419
698k
    UINT64_C(4087350288), // VSRIv2i32
2420
698k
    UINT64_C(4085253328), // VSRIv2i64
2421
698k
    UINT64_C(4086301712), // VSRIv4i16
2422
698k
    UINT64_C(4087350352), // VSRIv4i32
2423
698k
    UINT64_C(4086301776), // VSRIv8i16
2424
698k
    UINT64_C(4085777424), // VSRIv8i8
2425
698k
    UINT64_C(4102030351), // VST1LNd16
2426
698k
    UINT64_C(4102030336), // VST1LNd16_UPD
2427
698k
    UINT64_C(4102031375), // VST1LNd32
2428
698k
    UINT64_C(4102031360), // VST1LNd32_UPD
2429
698k
    UINT64_C(4102029327), // VST1LNd8
2430
698k
    UINT64_C(4102029312), // VST1LNd8_UPD
2431
698k
    UINT64_C(0),  // VST1LNq16Pseudo
2432
698k
    UINT64_C(0),  // VST1LNq16Pseudo_UPD
2433
698k
    UINT64_C(0),  // VST1LNq32Pseudo
2434
698k
    UINT64_C(0),  // VST1LNq32Pseudo_UPD
2435
698k
    UINT64_C(0),  // VST1LNq8Pseudo
2436
698k
    UINT64_C(0),  // VST1LNq8Pseudo_UPD
2437
698k
    UINT64_C(4093642575), // VST1d16
2438
698k
    UINT64_C(4093641295), // VST1d16Q
2439
698k
    UINT64_C(0),  // VST1d16QPseudo
2440
698k
    UINT64_C(4093641293), // VST1d16Qwb_fixed
2441
698k
    UINT64_C(4093641280), // VST1d16Qwb_register
2442
698k
    UINT64_C(4093642319), // VST1d16T
2443
698k
    UINT64_C(0),  // VST1d16TPseudo
2444
698k
    UINT64_C(4093642317), // VST1d16Twb_fixed
2445
698k
    UINT64_C(4093642304), // VST1d16Twb_register
2446
698k
    UINT64_C(4093642573), // VST1d16wb_fixed
2447
698k
    UINT64_C(4093642560), // VST1d16wb_register
2448
698k
    UINT64_C(4093642639), // VST1d32
2449
698k
    UINT64_C(4093641359), // VST1d32Q
2450
698k
    UINT64_C(0),  // VST1d32QPseudo
2451
698k
    UINT64_C(4093641357), // VST1d32Qwb_fixed
2452
698k
    UINT64_C(4093641344), // VST1d32Qwb_register
2453
698k
    UINT64_C(4093642383), // VST1d32T
2454
698k
    UINT64_C(0),  // VST1d32TPseudo
2455
698k
    UINT64_C(4093642381), // VST1d32Twb_fixed
2456
698k
    UINT64_C(4093642368), // VST1d32Twb_register
2457
698k
    UINT64_C(4093642637), // VST1d32wb_fixed
2458
698k
    UINT64_C(4093642624), // VST1d32wb_register
2459
698k
    UINT64_C(4093642703), // VST1d64
2460
698k
    UINT64_C(4093641423), // VST1d64Q
2461
698k
    UINT64_C(0),  // VST1d64QPseudo
2462
698k
    UINT64_C(0),  // VST1d64QPseudoWB_fixed
2463
698k
    UINT64_C(0),  // VST1d64QPseudoWB_register
2464
698k
    UINT64_C(4093641421), // VST1d64Qwb_fixed
2465
698k
    UINT64_C(4093641408), // VST1d64Qwb_register
2466
698k
    UINT64_C(4093642447), // VST1d64T
2467
698k
    UINT64_C(0),  // VST1d64TPseudo
2468
698k
    UINT64_C(0),  // VST1d64TPseudoWB_fixed
2469
698k
    UINT64_C(0),  // VST1d64TPseudoWB_register
2470
698k
    UINT64_C(4093642445), // VST1d64Twb_fixed
2471
698k
    UINT64_C(4093642432), // VST1d64Twb_register
2472
698k
    UINT64_C(4093642701), // VST1d64wb_fixed
2473
698k
    UINT64_C(4093642688), // VST1d64wb_register
2474
698k
    UINT64_C(4093642511), // VST1d8
2475
698k
    UINT64_C(4093641231), // VST1d8Q
2476
698k
    UINT64_C(0),  // VST1d8QPseudo
2477
698k
    UINT64_C(4093641229), // VST1d8Qwb_fixed
2478
698k
    UINT64_C(4093641216), // VST1d8Qwb_register
2479
698k
    UINT64_C(4093642255), // VST1d8T
2480
698k
    UINT64_C(0),  // VST1d8TPseudo
2481
698k
    UINT64_C(4093642253), // VST1d8Twb_fixed
2482
698k
    UINT64_C(4093642240), // VST1d8Twb_register
2483
698k
    UINT64_C(4093642509), // VST1d8wb_fixed
2484
698k
    UINT64_C(4093642496), // VST1d8wb_register
2485
698k
    UINT64_C(4093643343), // VST1q16
2486
698k
    UINT64_C(0),  // VST1q16HighQPseudo
2487
698k
    UINT64_C(0),  // VST1q16HighTPseudo
2488
698k
    UINT64_C(0),  // VST1q16LowQPseudo_UPD
2489
698k
    UINT64_C(0),  // VST1q16LowTPseudo_UPD
2490
698k
    UINT64_C(4093643341), // VST1q16wb_fixed
2491
698k
    UINT64_C(4093643328), // VST1q16wb_register
2492
698k
    UINT64_C(4093643407), // VST1q32
2493
698k
    UINT64_C(0),  // VST1q32HighQPseudo
2494
698k
    UINT64_C(0),  // VST1q32HighTPseudo
2495
698k
    UINT64_C(0),  // VST1q32LowQPseudo_UPD
2496
698k
    UINT64_C(0),  // VST1q32LowTPseudo_UPD
2497
698k
    UINT64_C(4093643405), // VST1q32wb_fixed
2498
698k
    UINT64_C(4093643392), // VST1q32wb_register
2499
698k
    UINT64_C(4093643471), // VST1q64
2500
698k
    UINT64_C(0),  // VST1q64HighQPseudo
2501
698k
    UINT64_C(0),  // VST1q64HighTPseudo
2502
698k
    UINT64_C(0),  // VST1q64LowQPseudo_UPD
2503
698k
    UINT64_C(0),  // VST1q64LowTPseudo_UPD
2504
698k
    UINT64_C(4093643469), // VST1q64wb_fixed
2505
698k
    UINT64_C(4093643456), // VST1q64wb_register
2506
698k
    UINT64_C(4093643279), // VST1q8
2507
698k
    UINT64_C(0),  // VST1q8HighQPseudo
2508
698k
    UINT64_C(0),  // VST1q8HighTPseudo
2509
698k
    UINT64_C(0),  // VST1q8LowQPseudo_UPD
2510
698k
    UINT64_C(0),  // VST1q8LowTPseudo_UPD
2511
698k
    UINT64_C(4093643277), // VST1q8wb_fixed
2512
698k
    UINT64_C(4093643264), // VST1q8wb_register
2513
698k
    UINT64_C(4102030607), // VST2LNd16
2514
698k
    UINT64_C(0),  // VST2LNd16Pseudo
2515
698k
    UINT64_C(0),  // VST2LNd16Pseudo_UPD
2516
698k
    UINT64_C(4102030592), // VST2LNd16_UPD
2517
698k
    UINT64_C(4102031631), // VST2LNd32
2518
698k
    UINT64_C(0),  // VST2LNd32Pseudo
2519
698k
    UINT64_C(0),  // VST2LNd32Pseudo_UPD
2520
698k
    UINT64_C(4102031616), // VST2LNd32_UPD
2521
698k
    UINT64_C(4102029583), // VST2LNd8
2522
698k
    UINT64_C(0),  // VST2LNd8Pseudo
2523
698k
    UINT64_C(0),  // VST2LNd8Pseudo_UPD
2524
698k
    UINT64_C(4102029568), // VST2LNd8_UPD
2525
698k
    UINT64_C(4102030639), // VST2LNq16
2526
698k
    UINT64_C(0),  // VST2LNq16Pseudo
2527
698k
    UINT64_C(0),  // VST2LNq16Pseudo_UPD
2528
698k
    UINT64_C(4102030624), // VST2LNq16_UPD
2529
698k
    UINT64_C(4102031695), // VST2LNq32
2530
698k
    UINT64_C(0),  // VST2LNq32Pseudo
2531
698k
    UINT64_C(0),  // VST2LNq32Pseudo_UPD
2532
698k
    UINT64_C(4102031680), // VST2LNq32_UPD
2533
698k
    UINT64_C(4093643087), // VST2b16
2534
698k
    UINT64_C(4093643085), // VST2b16wb_fixed
2535
698k
    UINT64_C(4093643072), // VST2b16wb_register
2536
698k
    UINT64_C(4093643151), // VST2b32
2537
698k
    UINT64_C(4093643149), // VST2b32wb_fixed
2538
698k
    UINT64_C(4093643136), // VST2b32wb_register
2539
698k
    UINT64_C(4093643023), // VST2b8
2540
698k
    UINT64_C(4093643021), // VST2b8wb_fixed
2541
698k
    UINT64_C(4093643008), // VST2b8wb_register
2542
698k
    UINT64_C(4093642831), // VST2d16
2543
698k
    UINT64_C(4093642829), // VST2d16wb_fixed
2544
698k
    UINT64_C(4093642816), // VST2d16wb_register
2545
698k
    UINT64_C(4093642895), // VST2d32
2546
698k
    UINT64_C(4093642893), // VST2d32wb_fixed
2547
698k
    UINT64_C(4093642880), // VST2d32wb_register
2548
698k
    UINT64_C(4093642767), // VST2d8
2549
698k
    UINT64_C(4093642765), // VST2d8wb_fixed
2550
698k
    UINT64_C(4093642752), // VST2d8wb_register
2551
698k
    UINT64_C(4093641551), // VST2q16
2552
698k
    UINT64_C(0),  // VST2q16Pseudo
2553
698k
    UINT64_C(0),  // VST2q16PseudoWB_fixed
2554
698k
    UINT64_C(0),  // VST2q16PseudoWB_register
2555
698k
    UINT64_C(4093641549), // VST2q16wb_fixed
2556
698k
    UINT64_C(4093641536), // VST2q16wb_register
2557
698k
    UINT64_C(4093641615), // VST2q32
2558
698k
    UINT64_C(0),  // VST2q32Pseudo
2559
698k
    UINT64_C(0),  // VST2q32PseudoWB_fixed
2560
698k
    UINT64_C(0),  // VST2q32PseudoWB_register
2561
698k
    UINT64_C(4093641613), // VST2q32wb_fixed
2562
698k
    UINT64_C(4093641600), // VST2q32wb_register
2563
698k
    UINT64_C(4093641487), // VST2q8
2564
698k
    UINT64_C(0),  // VST2q8Pseudo
2565
698k
    UINT64_C(0),  // VST2q8PseudoWB_fixed
2566
698k
    UINT64_C(0),  // VST2q8PseudoWB_register
2567
698k
    UINT64_C(4093641485), // VST2q8wb_fixed
2568
698k
    UINT64_C(4093641472), // VST2q8wb_register
2569
698k
    UINT64_C(4102030863), // VST3LNd16
2570
698k
    UINT64_C(0),  // VST3LNd16Pseudo
2571
698k
    UINT64_C(0),  // VST3LNd16Pseudo_UPD
2572
698k
    UINT64_C(4102030848), // VST3LNd16_UPD
2573
698k
    UINT64_C(4102031887), // VST3LNd32
2574
698k
    UINT64_C(0),  // VST3LNd32Pseudo
2575
698k
    UINT64_C(0),  // VST3LNd32Pseudo_UPD
2576
698k
    UINT64_C(4102031872), // VST3LNd32_UPD
2577
698k
    UINT64_C(4102029839), // VST3LNd8
2578
698k
    UINT64_C(0),  // VST3LNd8Pseudo
2579
698k
    UINT64_C(0),  // VST3LNd8Pseudo_UPD
2580
698k
    UINT64_C(4102029824), // VST3LNd8_UPD
2581
698k
    UINT64_C(4102030895), // VST3LNq16
2582
698k
    UINT64_C(0),  // VST3LNq16Pseudo
2583
698k
    UINT64_C(0),  // VST3LNq16Pseudo_UPD
2584
698k
    UINT64_C(4102030880), // VST3LNq16_UPD
2585
698k
    UINT64_C(4102031951), // VST3LNq32
2586
698k
    UINT64_C(0),  // VST3LNq32Pseudo
2587
698k
    UINT64_C(0),  // VST3LNq32Pseudo_UPD
2588
698k
    UINT64_C(4102031936), // VST3LNq32_UPD
2589
698k
    UINT64_C(4093641807), // VST3d16
2590
698k
    UINT64_C(0),  // VST3d16Pseudo
2591
698k
    UINT64_C(0),  // VST3d16Pseudo_UPD
2592
698k
    UINT64_C(4093641792), // VST3d16_UPD
2593
698k
    UINT64_C(4093641871), // VST3d32
2594
698k
    UINT64_C(0),  // VST3d32Pseudo
2595
698k
    UINT64_C(0),  // VST3d32Pseudo_UPD
2596
698k
    UINT64_C(4093641856), // VST3d32_UPD
2597
698k
    UINT64_C(4093641743), // VST3d8
2598
698k
    UINT64_C(0),  // VST3d8Pseudo
2599
698k
    UINT64_C(0),  // VST3d8Pseudo_UPD
2600
698k
    UINT64_C(4093641728), // VST3d8_UPD
2601
698k
    UINT64_C(4093642063), // VST3q16
2602
698k
    UINT64_C(0),  // VST3q16Pseudo_UPD
2603
698k
    UINT64_C(4093642048), // VST3q16_UPD
2604
698k
    UINT64_C(0),  // VST3q16oddPseudo
2605
698k
    UINT64_C(0),  // VST3q16oddPseudo_UPD
2606
698k
    UINT64_C(4093642127), // VST3q32
2607
698k
    UINT64_C(0),  // VST3q32Pseudo_UPD
2608
698k
    UINT64_C(4093642112), // VST3q32_UPD
2609
698k
    UINT64_C(0),  // VST3q32oddPseudo
2610
698k
    UINT64_C(0),  // VST3q32oddPseudo_UPD
2611
698k
    UINT64_C(4093641999), // VST3q8
2612
698k
    UINT64_C(0),  // VST3q8Pseudo_UPD
2613
698k
    UINT64_C(4093641984), // VST3q8_UPD
2614
698k
    UINT64_C(0),  // VST3q8oddPseudo
2615
698k
    UINT64_C(0),  // VST3q8oddPseudo_UPD
2616
698k
    UINT64_C(4102031119), // VST4LNd16
2617
698k
    UINT64_C(0),  // VST4LNd16Pseudo
2618
698k
    UINT64_C(0),  // VST4LNd16Pseudo_UPD
2619
698k
    UINT64_C(4102031104), // VST4LNd16_UPD
2620
698k
    UINT64_C(4102032143), // VST4LNd32
2621
698k
    UINT64_C(0),  // VST4LNd32Pseudo
2622
698k
    UINT64_C(0),  // VST4LNd32Pseudo_UPD
2623
698k
    UINT64_C(4102032128), // VST4LNd32_UPD
2624
698k
    UINT64_C(4102030095), // VST4LNd8
2625
698k
    UINT64_C(0),  // VST4LNd8Pseudo
2626
698k
    UINT64_C(0),  // VST4LNd8Pseudo_UPD
2627
698k
    UINT64_C(4102030080), // VST4LNd8_UPD
2628
698k
    UINT64_C(4102031151), // VST4LNq16
2629
698k
    UINT64_C(0),  // VST4LNq16Pseudo
2630
698k
    UINT64_C(0),  // VST4LNq16Pseudo_UPD
2631
698k
    UINT64_C(4102031136), // VST4LNq16_UPD
2632
698k
    UINT64_C(4102032207), // VST4LNq32
2633
698k
    UINT64_C(0),  // VST4LNq32Pseudo
2634
698k
    UINT64_C(0),  // VST4LNq32Pseudo_UPD
2635
698k
    UINT64_C(4102032192), // VST4LNq32_UPD
2636
698k
    UINT64_C(4093640783), // VST4d16
2637
698k
    UINT64_C(0),  // VST4d16Pseudo
2638
698k
    UINT64_C(0),  // VST4d16Pseudo_UPD
2639
698k
    UINT64_C(4093640768), // VST4d16_UPD
2640
698k
    UINT64_C(4093640847), // VST4d32
2641
698k
    UINT64_C(0),  // VST4d32Pseudo
2642
698k
    UINT64_C(0),  // VST4d32Pseudo_UPD
2643
698k
    UINT64_C(4093640832), // VST4d32_UPD
2644
698k
    UINT64_C(4093640719), // VST4d8
2645
698k
    UINT64_C(0),  // VST4d8Pseudo
2646
698k
    UINT64_C(0),  // VST4d8Pseudo_UPD
2647
698k
    UINT64_C(4093640704), // VST4d8_UPD
2648
698k
    UINT64_C(4093641039), // VST4q16
2649
698k
    UINT64_C(0),  // VST4q16Pseudo_UPD
2650
698k
    UINT64_C(4093641024), // VST4q16_UPD
2651
698k
    UINT64_C(0),  // VST4q16oddPseudo
2652
698k
    UINT64_C(0),  // VST4q16oddPseudo_UPD
2653
698k
    UINT64_C(4093641103), // VST4q32
2654
698k
    UINT64_C(0),  // VST4q32Pseudo_UPD
2655
698k
    UINT64_C(4093641088), // VST4q32_UPD
2656
698k
    UINT64_C(0),  // VST4q32oddPseudo
2657
698k
    UINT64_C(0),  // VST4q32oddPseudo_UPD
2658
698k
    UINT64_C(4093640975), // VST4q8
2659
698k
    UINT64_C(0),  // VST4q8Pseudo_UPD
2660
698k
    UINT64_C(4093640960), // VST4q8_UPD
2661
698k
    UINT64_C(0),  // VST4q8oddPseudo
2662
698k
    UINT64_C(0),  // VST4q8oddPseudo_UPD
2663
698k
    UINT64_C(220203776),  // VSTMDDB_UPD
2664
698k
    UINT64_C(209718016),  // VSTMDIA
2665
698k
    UINT64_C(211815168),  // VSTMDIA_UPD
2666
698k
    UINT64_C(0),  // VSTMQIA
2667
698k
    UINT64_C(220203520),  // VSTMSDB_UPD
2668
698k
    UINT64_C(209717760),  // VSTMSIA
2669
698k
    UINT64_C(211814912),  // VSTMSIA_UPD
2670
698k
    UINT64_C(218106624),  // VSTRD
2671
698k
    UINT64_C(218106112),  // VSTRH
2672
698k
    UINT64_C(218106368),  // VSTRS
2673
698k
    UINT64_C(238029632),  // VSUBD
2674
698k
    UINT64_C(238029120),  // VSUBH
2675
698k
    UINT64_C(4070573568), // VSUBHNv2i32
2676
698k
    UINT64_C(4069524992), // VSUBHNv4i16
2677
698k
    UINT64_C(4068476416), // VSUBHNv8i8
2678
698k
    UINT64_C(4070572544), // VSUBLsv2i64
2679
698k
    UINT64_C(4069523968), // VSUBLsv4i32
2680
698k
    UINT64_C(4068475392), // VSUBLsv8i16
2681
698k
    UINT64_C(4087349760), // VSUBLuv2i64
2682
698k
    UINT64_C(4086301184), // VSUBLuv4i32
2683
698k
    UINT64_C(4085252608), // VSUBLuv8i16
2684
698k
    UINT64_C(238029376),  // VSUBS
2685
698k
    UINT64_C(4070572800), // VSUBWsv2i64
2686
698k
    UINT64_C(4069524224), // VSUBWsv4i32
2687
698k
    UINT64_C(4068475648), // VSUBWsv8i16
2688
698k
    UINT64_C(4087350016), // VSUBWuv2i64
2689
698k
    UINT64_C(4086301440), // VSUBWuv4i32
2690
698k
    UINT64_C(4085252864), // VSUBWuv8i16
2691
698k
    UINT64_C(4062186752), // VSUBfd
2692
698k
    UINT64_C(4062186816), // VSUBfq
2693
698k
    UINT64_C(4063235328), // VSUBhd
2694
698k
    UINT64_C(4063235392), // VSUBhq
2695
698k
    UINT64_C(4076865600), // VSUBv16i8
2696
698k
    UINT64_C(4080011264), // VSUBv1i64
2697
698k
    UINT64_C(4078962688), // VSUBv2i32
2698
698k
    UINT64_C(4080011328), // VSUBv2i64
2699
698k
    UINT64_C(4077914112), // VSUBv4i16
2700
698k
    UINT64_C(4078962752), // VSUBv4i32
2701
698k
    UINT64_C(4077914176), // VSUBv8i16
2702
698k
    UINT64_C(4076865536), // VSUBv8i8
2703
698k
    UINT64_C(4088528896), // VSWPd
2704
698k
    UINT64_C(4088528960), // VSWPq
2705
698k
    UINT64_C(4088399872), // VTBL1
2706
698k
    UINT64_C(4088400128), // VTBL2
2707
698k
    UINT64_C(4088400384), // VTBL3
2708
698k
    UINT64_C(0),  // VTBL3Pseudo
2709
698k
    UINT64_C(4088400640), // VTBL4
2710
698k
    UINT64_C(0),  // VTBL4Pseudo
2711
698k
    UINT64_C(4088399936), // VTBX1
2712
698k
    UINT64_C(4088400192), // VTBX2
2713
698k
    UINT64_C(4088400448), // VTBX3
2714
698k
    UINT64_C(0),  // VTBX3Pseudo
2715
698k
    UINT64_C(4088400704), // VTBX4
2716
698k
    UINT64_C(0),  // VTBX4Pseudo
2717
698k
    UINT64_C(247335744),  // VTOSHD
2718
698k
    UINT64_C(247335232),  // VTOSHH
2719
698k
    UINT64_C(247335488),  // VTOSHS
2720
698k
    UINT64_C(247270208),  // VTOSIRD
2721
698k
    UINT64_C(247269696),  // VTOSIRH
2722
698k
    UINT64_C(247269952),  // VTOSIRS
2723
698k
    UINT64_C(247270336),  // VTOSIZD
2724
698k
    UINT64_C(247269824),  // VTOSIZH
2725
698k
    UINT64_C(247270080),  // VTOSIZS
2726
698k
    UINT64_C(247335872),  // VTOSLD
2727
698k
    UINT64_C(247335360),  // VTOSLH
2728
698k
    UINT64_C(247335616),  // VTOSLS
2729
698k
    UINT64_C(247401280),  // VTOUHD
2730
698k
    UINT64_C(247400768),  // VTOUHH
2731
698k
    UINT64_C(247401024),  // VTOUHS
2732
698k
    UINT64_C(247204672),  // VTOUIRD
2733
698k
    UINT64_C(247204160),  // VTOUIRH
2734
698k
    UINT64_C(247204416),  // VTOUIRS
2735
698k
    UINT64_C(247204800),  // VTOUIZD
2736
698k
    UINT64_C(247204288),  // VTOUIZH
2737
698k
    UINT64_C(247204544),  // VTOUIZS
2738
698k
    UINT64_C(247401408),  // VTOULD
2739
698k
    UINT64_C(247400896),  // VTOULH
2740
698k
    UINT64_C(247401152),  // VTOULS
2741
698k
    UINT64_C(4088791168), // VTRNd16
2742
698k
    UINT64_C(4089053312), // VTRNd32
2743
698k
    UINT64_C(4088529024), // VTRNd8
2744
698k
    UINT64_C(4088791232), // VTRNq16
2745
698k
    UINT64_C(4089053376), // VTRNq32
2746
698k
    UINT64_C(4088529088), // VTRNq8
2747
698k
    UINT64_C(4060088400), // VTSTv16i8
2748
698k
    UINT64_C(4062185488), // VTSTv2i32
2749
698k
    UINT64_C(4061136912), // VTSTv4i16
2750
698k
    UINT64_C(4062185552), // VTSTv4i32
2751
698k
    UINT64_C(4061136976), // VTSTv8i16
2752
698k
    UINT64_C(4060088336), // VTSTv8i8
2753
698k
    UINT64_C(4229958928), // VUDOTD
2754
698k
    UINT64_C(4263513360), // VUDOTDI
2755
698k
    UINT64_C(4229958992), // VUDOTQ
2756
698k
    UINT64_C(4263513424), // VUDOTQI
2757
698k
    UINT64_C(247139136),  // VUHTOD
2758
698k
    UINT64_C(247138624),  // VUHTOH
2759
698k
    UINT64_C(247138880),  // VUHTOS
2760
698k
    UINT64_C(246942528),  // VUITOD
2761
698k
    UINT64_C(246942016),  // VUITOH
2762
698k
    UINT64_C(246942272),  // VUITOS
2763
698k
    UINT64_C(247139264),  // VULTOD
2764
698k
    UINT64_C(247138752),  // VULTOH
2765
698k
    UINT64_C(247139008),  // VULTOS
2766
698k
    UINT64_C(4088791296), // VUZPd16
2767
698k
    UINT64_C(4088529152), // VUZPd8
2768
698k
    UINT64_C(4088791360), // VUZPq16
2769
698k
    UINT64_C(4089053504), // VUZPq32
2770
698k
    UINT64_C(4088529216), // VUZPq8
2771
698k
    UINT64_C(4088791424), // VZIPd16
2772
698k
    UINT64_C(4088529280), // VZIPd8
2773
698k
    UINT64_C(4088791488), // VZIPq16
2774
698k
    UINT64_C(4089053632), // VZIPq32
2775
698k
    UINT64_C(4088529344), // VZIPq8
2776
698k
    UINT64_C(139460608),  // sysLDMDA
2777
698k
    UINT64_C(141557760),  // sysLDMDA_UPD
2778
698k
    UINT64_C(156237824),  // sysLDMDB
2779
698k
    UINT64_C(158334976),  // sysLDMDB_UPD
2780
698k
    UINT64_C(147849216),  // sysLDMIA
2781
698k
    UINT64_C(149946368),  // sysLDMIA_UPD
2782
698k
    UINT64_C(164626432),  // sysLDMIB
2783
698k
    UINT64_C(166723584),  // sysLDMIB_UPD
2784
698k
    UINT64_C(138412032),  // sysSTMDA
2785
698k
    UINT64_C(140509184),  // sysSTMDA_UPD
2786
698k
    UINT64_C(155189248),  // sysSTMDB
2787
698k
    UINT64_C(157286400),  // sysSTMDB_UPD
2788
698k
    UINT64_C(146800640),  // sysSTMIA
2789
698k
    UINT64_C(148897792),  // sysSTMIA_UPD
2790
698k
    UINT64_C(163577856),  // sysSTMIB
2791
698k
    UINT64_C(165675008),  // sysSTMIB_UPD
2792
698k
    UINT64_C(4047503360), // t2ADCri
2793
698k
    UINT64_C(3946840064), // t2ADCrr
2794
698k
    UINT64_C(3946840064), // t2ADCrs
2795
698k
    UINT64_C(4043309056), // t2ADDri
2796
698k
    UINT64_C(4060086272), // t2ADDri12
2797
698k
    UINT64_C(3942645760), // t2ADDrr
2798
698k
    UINT64_C(3942645760), // t2ADDrs
2799
698k
    UINT64_C(4061069312), // t2ADR
2800
698k
    UINT64_C(4026531840), // t2ANDri
2801
698k
    UINT64_C(3925868544), // t2ANDrr
2802
698k
    UINT64_C(3925868544), // t2ANDrs
2803
698k
    UINT64_C(3931045920), // t2ASRri
2804
698k
    UINT64_C(4198559744), // t2ASRrr
2805
698k
    UINT64_C(4026568704), // t2B
2806
698k
    UINT64_C(4084137984), // t2BFC
2807
698k
    UINT64_C(4083154944), // t2BFI
2808
698k
    UINT64_C(4028628992), // t2BICri
2809
698k
    UINT64_C(3927965696), // t2BICrr
2810
698k
    UINT64_C(3927965696), // t2BICrs
2811
698k
    UINT64_C(4089483008), // t2BXJ
2812
698k
    UINT64_C(4026564608), // t2Bcc
2813
698k
    UINT64_C(3992977408), // t2CDP
2814
698k
    UINT64_C(4261412864), // t2CDP2
2815
698k
    UINT64_C(4089417519), // t2CLREX
2816
698k
    UINT64_C(4205899904), // t2CLZ
2817
698k
    UINT64_C(4044361472), // t2CMNri
2818
698k
    UINT64_C(3943698176), // t2CMNzrr
2819
698k
    UINT64_C(3943698176), // t2CMNzrs
2820
698k
    UINT64_C(4054847232), // t2CMPri
2821
698k
    UINT64_C(3954183936), // t2CMPrr
2822
698k
    UINT64_C(3954183936), // t2CMPrs
2823
698k
    UINT64_C(4088365312), // t2CPS1p
2824
698k
    UINT64_C(4088365056), // t2CPS2p
2825
698k
    UINT64_C(4088365312), // t2CPS3p
2826
698k
    UINT64_C(4206948480), // t2CRC32B
2827
698k
    UINT64_C(4207997056), // t2CRC32CB
2828
698k
    UINT64_C(4207997072), // t2CRC32CH
2829
698k
    UINT64_C(4207997088), // t2CRC32CW
2830
698k
    UINT64_C(4206948496), // t2CRC32H
2831
698k
    UINT64_C(4206948512), // t2CRC32W
2832
698k
    UINT64_C(4088365296), // t2DBG
2833
698k
    UINT64_C(4153376769), // t2DCPS1
2834
698k
    UINT64_C(4153376770), // t2DCPS2
2835
698k
    UINT64_C(4153376771), // t2DCPS3
2836
698k
    UINT64_C(4089417552), // t2DMB
2837
698k
    UINT64_C(4089417536), // t2DSB
2838
698k
    UINT64_C(4034920448), // t2EORri
2839
698k
    UINT64_C(3934257152), // t2EORrr
2840
698k
    UINT64_C(3934257152), // t2EORrs
2841
698k
    UINT64_C(4088365056), // t2HINT
2842
698k
    UINT64_C(4158685184), // t2HVC
2843
698k
    UINT64_C(4089417568), // t2ISB
2844
698k
    UINT64_C(48896),  // t2IT
2845
698k
    UINT64_C(0),  // t2Int_eh_sjlj_setjmp
2846
698k
    UINT64_C(0),  // t2Int_eh_sjlj_setjmp_nofp
2847
698k
    UINT64_C(3905949615), // t2LDA
2848
698k
    UINT64_C(3905949583), // t2LDAB
2849
698k
    UINT64_C(3905949679), // t2LDAEX
2850
698k
    UINT64_C(3905949647), // t2LDAEXB
2851
698k
    UINT64_C(3905945855), // t2LDAEXD
2852
698k
    UINT64_C(3905949663), // t2LDAEXH
2853
698k
    UINT64_C(3905949599), // t2LDAH
2854
698k
    UINT64_C(4249878528), // t2LDC2L_OFFSET
2855
698k
    UINT64_C(4241489920), // t2LDC2L_OPTION
2856
698k
    UINT64_C(4235198464), // t2LDC2L_POST
2857
698k
    UINT64_C(4251975680), // t2LDC2L_PRE
2858
698k
    UINT64_C(4245684224), // t2LDC2_OFFSET
2859
698k
    UINT64_C(4237295616), // t2LDC2_OPTION
2860
698k
    UINT64_C(4231004160), // t2LDC2_POST
2861
698k
    UINT64_C(4247781376), // t2LDC2_PRE
2862
698k
    UINT64_C(3981443072), // t2LDCL_OFFSET
2863
698k
    UINT64_C(3973054464), // t2LDCL_OPTION
2864
698k
    UINT64_C(3966763008), // t2LDCL_POST
2865
698k
    UINT64_C(3983540224), // t2LDCL_PRE
2866
698k
    UINT64_C(3977248768), // t2LDC_OFFSET
2867
698k
    UINT64_C(3968860160), // t2LDC_OPTION
2868
698k
    UINT64_C(3962568704), // t2LDC_POST
2869
698k
    UINT64_C(3979345920), // t2LDC_PRE
2870
698k
    UINT64_C(3910139904), // t2LDMDB
2871
698k
    UINT64_C(3912237056), // t2LDMDB_UPD
2872
698k
    UINT64_C(3901751296), // t2LDMIA
2873
698k
    UINT64_C(3903848448), // t2LDMIA_UPD
2874
698k
    UINT64_C(4161801728), // t2LDRBT
2875
698k
    UINT64_C(4161800448), // t2LDRB_POST
2876
698k
    UINT64_C(4161801472), // t2LDRB_PRE
2877
698k
    UINT64_C(4170186752), // t2LDRBi12
2878
698k
    UINT64_C(4161801216), // t2LDRBi8
2879
698k
    UINT64_C(4162781184), // t2LDRBpci
2880
698k
    UINT64_C(4161798144), // t2LDRBs
2881
698k
    UINT64_C(3899654144), // t2LDRD_POST
2882
698k
    UINT64_C(3916431360), // t2LDRD_PRE
2883
698k
    UINT64_C(3914334208), // t2LDRDi8
2884
698k
    UINT64_C(3897560832), // t2LDREX
2885
698k
    UINT64_C(3905949519), // t2LDREXB
2886
698k
    UINT64_C(3905945727), // t2LDREXD
2887
698k
    UINT64_C(3905949535), // t2LDREXH
2888
698k
    UINT64_C(4163898880), // t2LDRHT
2889
698k
    UINT64_C(4163897600), // t2LDRH_POST
2890
698k
    UINT64_C(4163898624), // t2LDRH_PRE
2891
698k
    UINT64_C(4172283904), // t2LDRHi12
2892
698k
    UINT64_C(4163898368), // t2LDRHi8
2893
698k
    UINT64_C(4164878336), // t2LDRHpci
2894
698k
    UINT64_C(4163895296), // t2LDRHs
2895
698k
    UINT64_C(4178578944), // t2LDRSBT
2896
698k
    UINT64_C(4178577664), // t2LDRSB_POST
2897
698k
    UINT64_C(4178578688), // t2LDRSB_PRE
2898
698k
    UINT64_C(4186963968), // t2LDRSBi12
2899
698k
    UINT64_C(4178578432), // t2LDRSBi8
2900
698k
    UINT64_C(4179558400), // t2LDRSBpci
2901
698k
    UINT64_C(4178575360), // t2LDRSBs
2902
698k
    UINT64_C(4180676096), // t2LDRSHT
2903
698k
    UINT64_C(4180674816), // t2LDRSH_POST
2904
698k
    UINT64_C(4180675840), // t2LDRSH_PRE
2905
698k
    UINT64_C(4189061120), // t2LDRSHi12
2906
698k
    UINT64_C(4180675584), // t2LDRSHi8
2907
698k
    UINT64_C(4181655552), // t2LDRSHpci
2908
698k
    UINT64_C(4180672512), // t2LDRSHs
2909
698k
    UINT64_C(4165996032), // t2LDRT
2910
698k
    UINT64_C(4165994752), // t2LDR_POST
2911
698k
    UINT64_C(4165995776), // t2LDR_PRE
2912
698k
    UINT64_C(4174381056), // t2LDRi12
2913
698k
    UINT64_C(4165995520), // t2LDRi8
2914
698k
    UINT64_C(4166975488), // t2LDRpci
2915
698k
    UINT64_C(4165992448), // t2LDRs
2916
698k
    UINT64_C(3931045888), // t2LSLri
2917
698k
    UINT64_C(4194365440), // t2LSLrr
2918
698k
    UINT64_C(3931045904), // t2LSRri
2919
698k
    UINT64_C(4196462592), // t2LSRrr
2920
698k
    UINT64_C(3992977424), // t2MCR
2921
698k
    UINT64_C(4261412880), // t2MCR2
2922
698k
    UINT64_C(3963617280), // t2MCRR
2923
698k
    UINT64_C(4232052736), // t2MCRR2
2924
698k
    UINT64_C(4211081216), // t2MLA
2925
698k
    UINT64_C(4211081232), // t2MLS
2926
698k
    UINT64_C(4072669184), // t2MOVTi16
2927
698k
    UINT64_C(4031709184), // t2MOVi
2928
698k
    UINT64_C(4064280576), // t2MOVi16
2929
698k
    UINT64_C(3931045888), // t2MOVr
2930
698k
    UINT64_C(3932094560), // t2MOVsra_flag
2931
698k
    UINT64_C(3932094544), // t2MOVsrl_flag
2932
698k
    UINT64_C(3994026000), // t2MRC
2933
698k
    UINT64_C(4262461456), // t2MRC2
2934
698k
    UINT64_C(3964665856), // t2MRRC
2935
698k
    UINT64_C(4233101312), // t2MRRC2
2936
698k
    UINT64_C(4092559360), // t2MRS_AR
2937
698k
    UINT64_C(4092559360), // t2MRS_M
2938
698k
    UINT64_C(4091576352), // t2MRSbanked
2939
698k
    UINT64_C(4093607936), // t2MRSsys_AR
2940
698k
    UINT64_C(4085284864), // t2MSR_AR
2941
698k
    UINT64_C(4085284864), // t2MSR_M
2942
698k
    UINT64_C(4085284896), // t2MSRbanked
2943
698k
    UINT64_C(4211142656), // t2MUL
2944
698k
    UINT64_C(4033806336), // t2MVNi
2945
698k
    UINT64_C(3933143040), // t2MVNr
2946
698k
    UINT64_C(3933143040), // t2MVNs
2947
698k
    UINT64_C(4032823296), // t2ORNri
2948
698k
    UINT64_C(3932160000), // t2ORNrr
2949
698k
    UINT64_C(3932160000), // t2ORNrs
2950
698k
    UINT64_C(4030726144), // t2ORRri
2951
698k
    UINT64_C(3930062848), // t2ORRrr
2952
698k
    UINT64_C(3930062848), // t2ORRrs
2953
698k
    UINT64_C(3938451456), // t2PKHBT
2954
698k
    UINT64_C(3938451488), // t2PKHTB
2955
698k
    UINT64_C(4172345344), // t2PLDWi12
2956
698k
    UINT64_C(4163959808), // t2PLDWi8
2957
698k
    UINT64_C(4163956736), // t2PLDWs
2958
698k
    UINT64_C(4170248192), // t2PLDi12
2959
698k
    UINT64_C(4161862656), // t2PLDi8
2960
698k
    UINT64_C(4162842624), // t2PLDpci
2961
698k
    UINT64_C(4161859584), // t2PLDs
2962
698k
    UINT64_C(4187025408), // t2PLIi12
2963
698k
    UINT64_C(4178639872), // t2PLIi8
2964
698k
    UINT64_C(4179619840), // t2PLIpci
2965
698k
    UINT64_C(4178636800), // t2PLIs
2966
698k
    UINT64_C(4202754176), // t2QADD
2967
698k
    UINT64_C(4203802640), // t2QADD16
2968
698k
    UINT64_C(4202754064), // t2QADD8
2969
698k
    UINT64_C(4204851216), // t2QASX
2970
698k
    UINT64_C(4202754192), // t2QDADD
2971
698k
    UINT64_C(4202754224), // t2QDSUB
2972
698k
    UINT64_C(4209045520), // t2QSAX
2973
698k
    UINT64_C(4202754208), // t2QSUB
2974
698k
    UINT64_C(4207996944), // t2QSUB16
2975
698k
    UINT64_C(4206948368), // t2QSUB8
2976
698k
    UINT64_C(4203802784), // t2RBIT
2977
698k
    UINT64_C(4203802752), // t2REV
2978
698k
    UINT64_C(4203802768), // t2REV16
2979
698k
    UINT64_C(4203802800), // t2REVSH
2980
698k
    UINT64_C(3893411840), // t2RFEDB
2981
698k
    UINT64_C(3895508992), // t2RFEDBW
2982
698k
    UINT64_C(3918577664), // t2RFEIA
2983
698k
    UINT64_C(3920674816), // t2RFEIAW
2984
698k
    UINT64_C(3931045936), // t2RORri
2985
698k
    UINT64_C(4200656896), // t2RORrr
2986
698k
    UINT64_C(3931045936), // t2RRX
2987
698k
    UINT64_C(4055891968), // t2RSBri
2988
698k
    UINT64_C(3955228672), // t2RSBrr
2989
698k
    UINT64_C(3955228672), // t2RSBrs
2990
698k
    UINT64_C(4203802624), // t2SADD16
2991
698k
    UINT64_C(4202754048), // t2SADD8
2992
698k
    UINT64_C(4204851200), // t2SASX
2993
698k
    UINT64_C(4089417584), // t2SB
2994
698k
    UINT64_C(4049600512), // t2SBCri
2995
698k
    UINT64_C(3948937216), // t2SBCrr
2996
698k
    UINT64_C(3948937216), // t2SBCrs
2997
698k
    UINT64_C(4081057792), // t2SBFX
2998
698k
    UINT64_C(4220580080), // t2SDIV
2999
698k
    UINT64_C(4204851328), // t2SEL
3000
698k
    UINT64_C(46608),  // t2SETPAN
3001
698k
    UINT64_C(3917474175), // t2SG
3002
698k
    UINT64_C(4203802656), // t2SHADD16
3003
698k
    UINT64_C(4202754080), // t2SHADD8
3004
698k
    UINT64_C(4204851232), // t2SHASX
3005
698k
    UINT64_C(4209045536), // t2SHSAX
3006
698k
    UINT64_C(4207996960), // t2SHSUB16
3007
698k
    UINT64_C(4206948384), // t2SHSUB8
3008
698k
    UINT64_C(4159733760), // t2SMC
3009
698k
    UINT64_C(4212129792), // t2SMLABB
3010
698k
    UINT64_C(4212129808), // t2SMLABT
3011
698k
    UINT64_C(4213178368), // t2SMLAD
3012
698k
    UINT64_C(4213178384), // t2SMLADX
3013
698k
    UINT64_C(4223664128), // t2SMLAL
3014
698k
    UINT64_C(4223664256), // t2SMLALBB
3015
698k
    UINT64_C(4223664272), // t2SMLALBT
3016
698k
    UINT64_C(4223664320), // t2SMLALD
3017
698k
    UINT64_C(4223664336), // t2SMLALDX
3018
698k
    UINT64_C(4223664288), // t2SMLALTB
3019
698k
    UINT64_C(4223664304), // t2SMLALTT
3020
698k
    UINT64_C(4212129824), // t2SMLATB
3021
698k
    UINT64_C(4212129840), // t2SMLATT
3022
698k
    UINT64_C(4214226944), // t2SMLAWB
3023
698k
    UINT64_C(4214226960), // t2SMLAWT
3024
698k
    UINT64_C(4215275520), // t2SMLSD
3025
698k
    UINT64_C(4215275536), // t2SMLSDX
3026
698k
    UINT64_C(4224712896), // t2SMLSLD
3027
698k
    UINT64_C(4224712912), // t2SMLSLDX
3028
698k
    UINT64_C(4216324096), // t2SMMLA
3029
698k
    UINT64_C(4216324112), // t2SMMLAR
3030
698k
    UINT64_C(4217372672), // t2SMMLS
3031
698k
    UINT64_C(4217372688), // t2SMMLSR
3032
698k
    UINT64_C(4216385536), // t2SMMUL
3033
698k
    UINT64_C(4216385552), // t2SMMULR
3034
698k
    UINT64_C(4213239808), // t2SMUAD
3035
698k
    UINT64_C(4213239824), // t2SMUADX
3036
698k
    UINT64_C(4212191232), // t2SMULBB
3037
698k
    UINT64_C(4212191248), // t2SMULBT
3038
698k
    UINT64_C(4219469824), // t2SMULL
3039
698k
    UINT64_C(4212191264), // t2SMULTB
3040
698k
    UINT64_C(4212191280), // t2SMULTT
3041
698k
    UINT64_C(4214288384), // t2SMULWB
3042
698k
    UINT64_C(4214288400), // t2SMULWT
3043
698k
    UINT64_C(4215336960), // t2SMUSD
3044
698k
    UINT64_C(4215336976), // t2SMUSDX
3045
698k
    UINT64_C(3893215232), // t2SRSDB
3046
698k
    UINT64_C(3895312384), // t2SRSDB_UPD
3047
698k
    UINT64_C(3918381056), // t2SRSIA
3048
698k
    UINT64_C(3920478208), // t2SRSIA_UPD
3049
698k
    UINT64_C(4076863488), // t2SSAT
3050
698k
    UINT64_C(4078960640), // t2SSAT16
3051
698k
    UINT64_C(4209045504), // t2SSAX
3052
698k
    UINT64_C(4207996928), // t2SSUB16
3053
698k
    UINT64_C(4206948352), // t2SSUB8
3054
698k
    UINT64_C(4248829952), // t2STC2L_OFFSET
3055
698k
    UINT64_C(4240441344), // t2STC2L_OPTION
3056
698k
    UINT64_C(4234149888), // t2STC2L_POST
3057
698k
    UINT64_C(4250927104), // t2STC2L_PRE
3058
698k
    UINT64_C(4244635648), // t2STC2_OFFSET
3059
698k
    UINT64_C(4236247040), // t2STC2_OPTION
3060
698k
    UINT64_C(4229955584), // t2STC2_POST
3061
698k
    UINT64_C(4246732800), // t2STC2_PRE
3062
698k
    UINT64_C(3980394496), // t2STCL_OFFSET
3063
698k
    UINT64_C(3972005888), // t2STCL_OPTION
3064
698k
    UINT64_C(3965714432), // t2STCL_POST
3065
698k
    UINT64_C(3982491648), // t2STCL_PRE
3066
698k
    UINT64_C(3976200192), // t2STC_OFFSET
3067
698k
    UINT64_C(3967811584), // t2STC_OPTION
3068
698k
    UINT64_C(3961520128), // t2STC_POST
3069
698k
    UINT64_C(3978297344), // t2STC_PRE
3070
698k
    UINT64_C(3904901039), // t2STL
3071
698k
    UINT64_C(3904901007), // t2STLB
3072
698k
    UINT64_C(3904901088), // t2STLEX
3073
698k
    UINT64_C(3904901056), // t2STLEXB
3074
698k
    UINT64_C(3904897264), // t2STLEXD
3075
698k
    UINT64_C(3904901072), // t2STLEXH
3076
698k
    UINT64_C(3904901023), // t2STLH
3077
698k
    UINT64_C(3909091328), // t2STMDB
3078
698k
    UINT64_C(3911188480), // t2STMDB_UPD
3079
698k
    UINT64_C(3900702720), // t2STMIA
3080
698k
    UINT64_C(3902799872), // t2STMIA_UPD
3081
698k
    UINT64_C(4160753152), // t2STRBT
3082
698k
    UINT64_C(4160751872), // t2STRB_POST
3083
698k
    UINT64_C(4160752896), // t2STRB_PRE
3084
698k
    UINT64_C(4169138176), // t2STRBi12
3085
698k
    UINT64_C(4160752640), // t2STRBi8
3086
698k
    UINT64_C(4160749568), // t2STRBs
3087
698k
    UINT64_C(3898605568), // t2STRD_POST
3088
698k
    UINT64_C(3915382784), // t2STRD_PRE
3089
698k
    UINT64_C(3913285632), // t2STRDi8
3090
698k
    UINT64_C(3896508416), // t2STREX
3091
698k
    UINT64_C(3904900928), // t2STREXB
3092
698k
    UINT64_C(3904897136), // t2STREXD
3093
698k
    UINT64_C(3904900944), // t2STREXH
3094
698k
    UINT64_C(4162850304), // t2STRHT
3095
698k
    UINT64_C(4162849024), // t2STRH_POST
3096
698k
    UINT64_C(4162850048), // t2STRH_PRE
3097
698k
    UINT64_C(4171235328), // t2STRHi12
3098
698k
    UINT64_C(4162849792), // t2STRHi8
3099
698k
    UINT64_C(4162846720), // t2STRHs
3100
698k
    UINT64_C(4164947456), // t2STRT
3101
698k
    UINT64_C(4164946176), // t2STR_POST
3102
698k
    UINT64_C(4164947200), // t2STR_PRE
3103
698k
    UINT64_C(4173332480), // t2STRi12
3104
698k
    UINT64_C(4164946944), // t2STRi8
3105
698k
    UINT64_C(4164943872), // t2STRs
3106
698k
    UINT64_C(4091449088), // t2SUBS_PC_LR
3107
698k
    UINT64_C(4053794816), // t2SUBri
3108
698k
    UINT64_C(4070572032), // t2SUBri12
3109
698k
    UINT64_C(3953131520), // t2SUBrr
3110
698k
    UINT64_C(3953131520), // t2SUBrs
3111
698k
    UINT64_C(4198559872), // t2SXTAB
3112
698k
    UINT64_C(4196462720), // t2SXTAB16
3113
698k
    UINT64_C(4194365568), // t2SXTAH
3114
698k
    UINT64_C(4199542912), // t2SXTB
3115
698k
    UINT64_C(4197445760), // t2SXTB16
3116
698k
    UINT64_C(4195348608), // t2SXTH
3117
698k
    UINT64_C(3906007040), // t2TBB
3118
698k
    UINT64_C(3906007056), // t2TBH
3119
698k
    UINT64_C(4035972864), // t2TEQri
3120
698k
    UINT64_C(3935309568), // t2TEQrr
3121
698k
    UINT64_C(3935309568), // t2TEQrs
3122
698k
    UINT64_C(4088365074), // t2TSB
3123
698k
    UINT64_C(4027584256), // t2TSTri
3124
698k
    UINT64_C(3926920960), // t2TSTrr
3125
698k
    UINT64_C(3926920960), // t2TSTrs
3126
698k
    UINT64_C(3896569856), // t2TT
3127
698k
    UINT64_C(3896569984), // t2TTA
3128
698k
    UINT64_C(3896570048), // t2TTAT
3129
698k
    UINT64_C(3896569920), // t2TTT
3130
698k
    UINT64_C(4203802688), // t2UADD16
3131
698k
    UINT64_C(4202754112), // t2UADD8
3132
698k
    UINT64_C(4204851264), // t2UASX
3133
698k
    UINT64_C(4089446400), // t2UBFX
3134
698k
    UINT64_C(4159741952), // t2UDF
3135
698k
    UINT64_C(4222677232), // t2UDIV
3136
698k
    UINT64_C(4203802720), // t2UHADD16
3137
698k
    UINT64_C(4202754144), // t2UHADD8
3138
698k
    UINT64_C(4204851296), // t2UHASX
3139
698k
    UINT64_C(4209045600), // t2UHSAX
3140
698k
    UINT64_C(4207997024), // t2UHSUB16
3141
698k
    UINT64_C(4206948448), // t2UHSUB8
3142
698k
    UINT64_C(4225761376), // t2UMAAL
3143
698k
    UINT64_C(4225761280), // t2UMLAL
3144
698k
    UINT64_C(4221566976), // t2UMULL
3145
698k
    UINT64_C(4203802704), // t2UQADD16
3146
698k
    UINT64_C(4202754128), // t2UQADD8
3147
698k
    UINT64_C(4204851280), // t2UQASX
3148
698k
    UINT64_C(4209045584), // t2UQSAX
3149
698k
    UINT64_C(4207997008), // t2UQSUB16
3150
698k
    UINT64_C(4206948432), // t2UQSUB8
3151
698k
    UINT64_C(4218482688), // t2USAD8
3152
698k
    UINT64_C(4218421248), // t2USADA8
3153
698k
    UINT64_C(4085252096), // t2USAT
3154
698k
    UINT64_C(4087349248), // t2USAT16
3155
698k
    UINT64_C(4209045568), // t2USAX
3156
698k
    UINT64_C(4207996992), // t2USUB16
3157
698k
    UINT64_C(4206948416), // t2USUB8
3158
698k
    UINT64_C(4199608448), // t2UXTAB
3159
698k
    UINT64_C(4197511296), // t2UXTAB16
3160
698k
    UINT64_C(4195414144), // t2UXTAH
3161
698k
    UINT64_C(4200591488), // t2UXTB
3162
698k
    UINT64_C(4198494336), // t2UXTB16
3163
698k
    UINT64_C(4196397184), // t2UXTH
3164
698k
    UINT64_C(16704),  // tADC
3165
698k
    UINT64_C(17408),  // tADDhirr
3166
698k
    UINT64_C(7168), // tADDi3
3167
698k
    UINT64_C(12288),  // tADDi8
3168
698k
    UINT64_C(17512),  // tADDrSP
3169
698k
    UINT64_C(43008),  // tADDrSPi
3170
698k
    UINT64_C(6144), // tADDrr
3171
698k
    UINT64_C(45056),  // tADDspi
3172
698k
    UINT64_C(17541),  // tADDspr
3173
698k
    UINT64_C(40960),  // tADR
3174
698k
    UINT64_C(16384),  // tAND
3175
698k
    UINT64_C(4096), // tASRri
3176
698k
    UINT64_C(16640),  // tASRrr
3177
698k
    UINT64_C(57344),  // tB
3178
698k
    UINT64_C(17280),  // tBIC
3179
698k
    UINT64_C(48640),  // tBKPT
3180
698k
    UINT64_C(4026585088), // tBL
3181
698k
    UINT64_C(18308),  // tBLXNSr
3182
698k
    UINT64_C(4026580992), // tBLXi
3183
698k
    UINT64_C(18304),  // tBLXr
3184
698k
    UINT64_C(18176),  // tBX
3185
698k
    UINT64_C(18180),  // tBXNS
3186
698k
    UINT64_C(53248),  // tBcc
3187
698k
    UINT64_C(47360),  // tCBNZ
3188
698k
    UINT64_C(45312),  // tCBZ
3189
698k
    UINT64_C(17088),  // tCMNz
3190
698k
    UINT64_C(17664),  // tCMPhir
3191
698k
    UINT64_C(10240),  // tCMPi8
3192
698k
    UINT64_C(17024),  // tCMPr
3193
698k
    UINT64_C(46688),  // tCPS
3194
698k
    UINT64_C(16448),  // tEOR
3195
698k
    UINT64_C(48896),  // tHINT
3196
698k
    UINT64_C(47744),  // tHLT
3197
698k
    UINT64_C(0),  // tInt_WIN_eh_sjlj_longjmp
3198
698k
    UINT64_C(0),  // tInt_eh_sjlj_longjmp
3199
698k
    UINT64_C(0),  // tInt_eh_sjlj_setjmp
3200
698k
    UINT64_C(51200),  // tLDMIA
3201
698k
    UINT64_C(30720),  // tLDRBi
3202
698k
    UINT64_C(23552),  // tLDRBr
3203
698k
    UINT64_C(34816),  // tLDRHi
3204
698k
    UINT64_C(23040),  // tLDRHr
3205
698k
    UINT64_C(22016),  // tLDRSB
3206
698k
    UINT64_C(24064),  // tLDRSH
3207
698k
    UINT64_C(26624),  // tLDRi
3208
698k
    UINT64_C(18432),  // tLDRpci
3209
698k
    UINT64_C(22528),  // tLDRr
3210
698k
    UINT64_C(38912),  // tLDRspi
3211
698k
    UINT64_C(0),  // tLSLri
3212
698k
    UINT64_C(16512),  // tLSLrr
3213
698k
    UINT64_C(2048), // tLSRri
3214
698k
    UINT64_C(16576),  // tLSRrr
3215
698k
    UINT64_C(0),  // tMOVSr
3216
698k
    UINT64_C(8192), // tMOVi8
3217
698k
    UINT64_C(17920),  // tMOVr
3218
698k
    UINT64_C(17216),  // tMUL
3219
698k
    UINT64_C(17344),  // tMVN
3220
698k
    UINT64_C(17152),  // tORR
3221
698k
    UINT64_C(17528),  // tPICADD
3222
698k
    UINT64_C(48128),  // tPOP
3223
698k
    UINT64_C(46080),  // tPUSH
3224
698k
    UINT64_C(47616),  // tREV
3225
698k
    UINT64_C(47680),  // tREV16
3226
698k
    UINT64_C(47808),  // tREVSH
3227
698k
    UINT64_C(16832),  // tROR
3228
698k
    UINT64_C(16960),  // tRSB
3229
698k
    UINT64_C(16768),  // tSBC
3230
698k
    UINT64_C(46672),  // tSETEND
3231
698k
    UINT64_C(49152),  // tSTMIA_UPD
3232
698k
    UINT64_C(28672),  // tSTRBi
3233
698k
    UINT64_C(21504),  // tSTRBr
3234
698k
    UINT64_C(32768),  // tSTRHi
3235
698k
    UINT64_C(20992),  // tSTRHr
3236
698k
    UINT64_C(24576),  // tSTRi
3237
698k
    UINT64_C(20480),  // tSTRr
3238
698k
    UINT64_C(36864),  // tSTRspi
3239
698k
    UINT64_C(7680), // tSUBi3
3240
698k
    UINT64_C(14336),  // tSUBi8
3241
698k
    UINT64_C(6656), // tSUBrr
3242
698k
    UINT64_C(45184),  // tSUBspi
3243
698k
    UINT64_C(57088),  // tSVC
3244
698k
    UINT64_C(45632),  // tSXTB
3245
698k
    UINT64_C(45568),  // tSXTH
3246
698k
    UINT64_C(57086),  // tTRAP
3247
698k
    UINT64_C(16896),  // tTST
3248
698k
    UINT64_C(56832),  // tUDF
3249
698k
    UINT64_C(45760),  // tUXTB
3250
698k
    UINT64_C(45696),  // tUXTH
3251
698k
    UINT64_C(57081),  // t__brkdiv0
3252
698k
    UINT64_C(0)
3253
698k
  };
3254
698k
  const unsigned opcode = MI.getOpcode();
3255
698k
  uint64_t Value = InstBits[opcode];
3256
698k
  uint64_t op = 0;
3257
698k
  (void)op;  // suppress warning
3258
698k
  switch (opcode) {
3259
698k
    case ARM::CLREX:
3260
122
    case ARM::SB:
3261
122
    case ARM::TRAP:
3262
122
    case ARM::TRAPNaCl:
3263
122
    case ARM::TSB:
3264
122
    case ARM::VLD1LNq16Pseudo:
3265
122
    case ARM::VLD1LNq16Pseudo_UPD:
3266
122
    case ARM::VLD1LNq32Pseudo:
3267
122
    case ARM::VLD1LNq32Pseudo_UPD:
3268
122
    case ARM::VLD1LNq8Pseudo:
3269
122
    case ARM::VLD1LNq8Pseudo_UPD:
3270
122
    case ARM::VLD1d16QPseudo:
3271
122
    case ARM::VLD1d16TPseudo:
3272
122
    case ARM::VLD1d32QPseudo:
3273
122
    case ARM::VLD1d32TPseudo:
3274
122
    case ARM::VLD1d64QPseudo:
3275
122
    case ARM::VLD1d64QPseudoWB_fixed:
3276
122
    case ARM::VLD1d64QPseudoWB_register:
3277
122
    case ARM::VLD1d64TPseudo:
3278
122
    case ARM::VLD1d64TPseudoWB_fixed:
3279
122
    case ARM::VLD1d64TPseudoWB_register:
3280
122
    case ARM::VLD1d8QPseudo:
3281
122
    case ARM::VLD1d8TPseudo:
3282
122
    case ARM::VLD1q16HighQPseudo:
3283
122
    case ARM::VLD1q16HighTPseudo:
3284
122
    case ARM::VLD1q16LowQPseudo_UPD:
3285
122
    case ARM::VLD1q16LowTPseudo_UPD:
3286
122
    case ARM::VLD1q32HighQPseudo:
3287
122
    case ARM::VLD1q32HighTPseudo:
3288
122
    case ARM::VLD1q32LowQPseudo_UPD:
3289
122
    case ARM::VLD1q32LowTPseudo_UPD:
3290
122
    case ARM::VLD1q64HighQPseudo:
3291
122
    case ARM::VLD1q64HighTPseudo:
3292
122
    case ARM::VLD1q64LowQPseudo_UPD:
3293
122
    case ARM::VLD1q64LowTPseudo_UPD:
3294
122
    case ARM::VLD1q8HighQPseudo:
3295
122
    case ARM::VLD1q8HighTPseudo:
3296
122
    case ARM::VLD1q8LowQPseudo_UPD:
3297
122
    case ARM::VLD1q8LowTPseudo_UPD:
3298
122
    case ARM::VLD2DUPq16EvenPseudo:
3299
122
    case ARM::VLD2DUPq16OddPseudo:
3300
122
    case ARM::VLD2DUPq32EvenPseudo:
3301
122
    case ARM::VLD2DUPq32OddPseudo:
3302
122
    case ARM::VLD2DUPq8EvenPseudo:
3303
122
    case ARM::VLD2DUPq8OddPseudo:
3304
122
    case ARM::VLD2LNd16Pseudo:
3305
122
    case ARM::VLD2LNd16Pseudo_UPD:
3306
122
    case ARM::VLD2LNd32Pseudo:
3307
122
    case ARM::VLD2LNd32Pseudo_UPD:
3308
122
    case ARM::VLD2LNd8Pseudo:
3309
122
    case ARM::VLD2LNd8Pseudo_UPD:
3310
122
    case ARM::VLD2LNq16Pseudo:
3311
122
    case ARM::VLD2LNq16Pseudo_UPD:
3312
122
    case ARM::VLD2LNq32Pseudo:
3313
122
    case ARM::VLD2LNq32Pseudo_UPD:
3314
122
    case ARM::VLD2q16Pseudo:
3315
122
    case ARM::VLD2q16PseudoWB_fixed:
3316
122
    case ARM::VLD2q16PseudoWB_register:
3317
122
    case ARM::VLD2q32Pseudo:
3318
122
    case ARM::VLD2q32PseudoWB_fixed:
3319
122
    case ARM::VLD2q32PseudoWB_register:
3320
122
    case ARM::VLD2q8Pseudo:
3321
122
    case ARM::VLD2q8PseudoWB_fixed:
3322
122
    case ARM::VLD2q8PseudoWB_register:
3323
122
    case ARM::VLD3DUPd16Pseudo:
3324
122
    case ARM::VLD3DUPd16Pseudo_UPD:
3325
122
    case ARM::VLD3DUPd32Pseudo:
3326
122
    case ARM::VLD3DUPd32Pseudo_UPD:
3327
122
    case ARM::VLD3DUPd8Pseudo:
3328
122
    case ARM::VLD3DUPd8Pseudo_UPD:
3329
122
    case ARM::VLD3DUPq16EvenPseudo:
3330
122
    case ARM::VLD3DUPq16OddPseudo:
3331
122
    case ARM::VLD3DUPq32EvenPseudo:
3332
122
    case ARM::VLD3DUPq32OddPseudo:
3333
122
    case ARM::VLD3DUPq8EvenPseudo:
3334
122
    case ARM::VLD3DUPq8OddPseudo:
3335
122
    case ARM::VLD3LNd16Pseudo:
3336
122
    case ARM::VLD3LNd16Pseudo_UPD:
3337
122
    case ARM::VLD3LNd32Pseudo:
3338
122
    case ARM::VLD3LNd32Pseudo_UPD:
3339
122
    case ARM::VLD3LNd8Pseudo:
3340
122
    case ARM::VLD3LNd8Pseudo_UPD:
3341
122
    case ARM::VLD3LNq16Pseudo:
3342
122
    case ARM::VLD3LNq16Pseudo_UPD:
3343
122
    case ARM::VLD3LNq32Pseudo:
3344
122
    case ARM::VLD3LNq32Pseudo_UPD:
3345
122
    case ARM::VLD3d16Pseudo:
3346
122
    case ARM::VLD3d16Pseudo_UPD:
3347
122
    case ARM::VLD3d32Pseudo:
3348
122
    case ARM::VLD3d32Pseudo_UPD:
3349
122
    case ARM::VLD3d8Pseudo:
3350
122
    case ARM::VLD3d8Pseudo_UPD:
3351
122
    case ARM::VLD3q16Pseudo_UPD:
3352
122
    case ARM::VLD3q16oddPseudo:
3353
122
    case ARM::VLD3q16oddPseudo_UPD:
3354
122
    case ARM::VLD3q32Pseudo_UPD:
3355
122
    case ARM::VLD3q32oddPseudo:
3356
122
    case ARM::VLD3q32oddPseudo_UPD:
3357
122
    case ARM::VLD3q8Pseudo_UPD:
3358
122
    case ARM::VLD3q8oddPseudo:
3359
122
    case ARM::VLD3q8oddPseudo_UPD:
3360
122
    case ARM::VLD4DUPd16Pseudo:
3361
122
    case ARM::VLD4DUPd16Pseudo_UPD:
3362
122
    case ARM::VLD4DUPd32Pseudo:
3363
122
    case ARM::VLD4DUPd32Pseudo_UPD:
3364
122
    case ARM::VLD4DUPd8Pseudo:
3365
122
    case ARM::VLD4DUPd8Pseudo_UPD:
3366
122
    case ARM::VLD4DUPq16EvenPseudo:
3367
122
    case ARM::VLD4DUPq16OddPseudo:
3368
122
    case ARM::VLD4DUPq32EvenPseudo:
3369
122
    case ARM::VLD4DUPq32OddPseudo:
3370
122
    case ARM::VLD4DUPq8EvenPseudo:
3371
122
    case ARM::VLD4DUPq8OddPseudo:
3372
122
    case ARM::VLD4LNd16Pseudo:
3373
122
    case ARM::VLD4LNd16Pseudo_UPD:
3374
122
    case ARM::VLD4LNd32Pseudo:
3375
122
    case ARM::VLD4LNd32Pseudo_UPD:
3376
122
    case ARM::VLD4LNd8Pseudo:
3377
122
    case ARM::VLD4LNd8Pseudo_UPD:
3378
122
    case ARM::VLD4LNq16Pseudo:
3379
122
    case ARM::VLD4LNq16Pseudo_UPD:
3380
122
    case ARM::VLD4LNq32Pseudo:
3381
122
    case ARM::VLD4LNq32Pseudo_UPD:
3382
122
    case ARM::VLD4d16Pseudo:
3383
122
    case ARM::VLD4d16Pseudo_UPD:
3384
122
    case ARM::VLD4d32Pseudo:
3385
122
    case ARM::VLD4d32Pseudo_UPD:
3386
122
    case ARM::VLD4d8Pseudo:
3387
122
    case ARM::VLD4d8Pseudo_UPD:
3388
122
    case ARM::VLD4q16Pseudo_UPD:
3389
122
    case ARM::VLD4q16oddPseudo:
3390
122
    case ARM::VLD4q16oddPseudo_UPD:
3391
122
    case ARM::VLD4q32Pseudo_UPD:
3392
122
    case ARM::VLD4q32oddPseudo:
3393
122
    case ARM::VLD4q32oddPseudo_UPD:
3394
122
    case ARM::VLD4q8Pseudo_UPD:
3395
122
    case ARM::VLD4q8oddPseudo:
3396
122
    case ARM::VLD4q8oddPseudo_UPD:
3397
122
    case ARM::VLDMQIA:
3398
122
    case ARM::VST1LNq16Pseudo:
3399
122
    case ARM::VST1LNq16Pseudo_UPD:
3400
122
    case ARM::VST1LNq32Pseudo:
3401
122
    case ARM::VST1LNq32Pseudo_UPD:
3402
122
    case ARM::VST1LNq8Pseudo:
3403
122
    case ARM::VST1LNq8Pseudo_UPD:
3404
122
    case ARM::VST1d16QPseudo:
3405
122
    case ARM::VST1d16TPseudo:
3406
122
    case ARM::VST1d32QPseudo:
3407
122
    case ARM::VST1d32TPseudo:
3408
122
    case ARM::VST1d64QPseudo:
3409
122
    case ARM::VST1d64QPseudoWB_fixed:
3410
122
    case ARM::VST1d64QPseudoWB_register:
3411
122
    case ARM::VST1d64TPseudo:
3412
122
    case ARM::VST1d64TPseudoWB_fixed:
3413
122
    case ARM::VST1d64TPseudoWB_register:
3414
122
    case ARM::VST1d8QPseudo:
3415
122
    case ARM::VST1d8TPseudo:
3416
122
    case ARM::VST1q16HighQPseudo:
3417
122
    case ARM::VST1q16HighTPseudo:
3418
122
    case ARM::VST1q16LowQPseudo_UPD:
3419
122
    case ARM::VST1q16LowTPseudo_UPD:
3420
122
    case ARM::VST1q32HighQPseudo:
3421
122
    case ARM::VST1q32HighTPseudo:
3422
122
    case ARM::VST1q32LowQPseudo_UPD:
3423
122
    case ARM::VST1q32LowTPseudo_UPD:
3424
122
    case ARM::VST1q64HighQPseudo:
3425
122
    case ARM::VST1q64HighTPseudo:
3426
122
    case ARM::VST1q64LowQPseudo_UPD:
3427
122
    case ARM::VST1q64LowTPseudo_UPD:
3428
122
    case ARM::VST1q8HighQPseudo:
3429
122
    case ARM::VST1q8HighTPseudo:
3430
122
    case ARM::VST1q8LowQPseudo_UPD:
3431
122
    case ARM::VST1q8LowTPseudo_UPD:
3432
122
    case ARM::VST2LNd16Pseudo:
3433
122
    case ARM::VST2LNd16Pseudo_UPD:
3434
122
    case ARM::VST2LNd32Pseudo:
3435
122
    case ARM::VST2LNd32Pseudo_UPD:
3436
122
    case ARM::VST2LNd8Pseudo:
3437
122
    case ARM::VST2LNd8Pseudo_UPD:
3438
122
    case ARM::VST2LNq16Pseudo:
3439
122
    case ARM::VST2LNq16Pseudo_UPD:
3440
122
    case ARM::VST2LNq32Pseudo:
3441
122
    case ARM::VST2LNq32Pseudo_UPD:
3442
122
    case ARM::VST2q16Pseudo:
3443
122
    case ARM::VST2q16PseudoWB_fixed:
3444
122
    case ARM::VST2q16PseudoWB_register:
3445
122
    case ARM::VST2q32Pseudo:
3446
122
    case ARM::VST2q32PseudoWB_fixed:
3447
122
    case ARM::VST2q32PseudoWB_register:
3448
122
    case ARM::VST2q8Pseudo:
3449
122
    case ARM::VST2q8PseudoWB_fixed:
3450
122
    case ARM::VST2q8PseudoWB_register:
3451
122
    case ARM::VST3LNd16Pseudo:
3452
122
    case ARM::VST3LNd16Pseudo_UPD:
3453
122
    case ARM::VST3LNd32Pseudo:
3454
122
    case ARM::VST3LNd32Pseudo_UPD:
3455
122
    case ARM::VST3LNd8Pseudo:
3456
122
    case ARM::VST3LNd8Pseudo_UPD:
3457
122
    case ARM::VST3LNq16Pseudo:
3458
122
    case ARM::VST3LNq16Pseudo_UPD:
3459
122
    case ARM::VST3LNq32Pseudo:
3460
122
    case ARM::VST3LNq32Pseudo_UPD:
3461
122
    case ARM::VST3d16Pseudo:
3462
122
    case ARM::VST3d16Pseudo_UPD:
3463
122
    case ARM::VST3d32Pseudo:
3464
122
    case ARM::VST3d32Pseudo_UPD:
3465
122
    case ARM::VST3d8Pseudo:
3466
122
    case ARM::VST3d8Pseudo_UPD:
3467
122
    case ARM::VST3q16Pseudo_UPD:
3468
122
    case ARM::VST3q16oddPseudo:
3469
122
    case ARM::VST3q16oddPseudo_UPD:
3470
122
    case ARM::VST3q32Pseudo_UPD:
3471
122
    case ARM::VST3q32oddPseudo:
3472
122
    case ARM::VST3q32oddPseudo_UPD:
3473
122
    case ARM::VST3q8Pseudo_UPD:
3474
122
    case ARM::VST3q8oddPseudo:
3475
122
    case ARM::VST3q8oddPseudo_UPD:
3476
122
    case ARM::VST4LNd16Pseudo:
3477
122
    case ARM::VST4LNd16Pseudo_UPD:
3478
122
    case ARM::VST4LNd32Pseudo:
3479
122
    case ARM::VST4LNd32Pseudo_UPD:
3480
122
    case ARM::VST4LNd8Pseudo:
3481
122
    case ARM::VST4LNd8Pseudo_UPD:
3482
122
    case ARM::VST4LNq16Pseudo:
3483
122
    case ARM::VST4LNq16Pseudo_UPD:
3484
122
    case ARM::VST4LNq32Pseudo:
3485
122
    case ARM::VST4LNq32Pseudo_UPD:
3486
122
    case ARM::VST4d16Pseudo:
3487
122
    case ARM::VST4d16Pseudo_UPD:
3488
122
    case ARM::VST4d32Pseudo:
3489
122
    case ARM::VST4d32Pseudo_UPD:
3490
122
    case ARM::VST4d8Pseudo:
3491
122
    case ARM::VST4d8Pseudo_UPD:
3492
122
    case ARM::VST4q16Pseudo_UPD:
3493
122
    case ARM::VST4q16oddPseudo:
3494
122
    case ARM::VST4q16oddPseudo_UPD:
3495
122
    case ARM::VST4q32Pseudo_UPD:
3496
122
    case ARM::VST4q32oddPseudo:
3497
122
    case ARM::VST4q32oddPseudo_UPD:
3498
122
    case ARM::VST4q8Pseudo_UPD:
3499
122
    case ARM::VST4q8oddPseudo:
3500
122
    case ARM::VST4q8oddPseudo_UPD:
3501
122
    case ARM::VSTMQIA:
3502
122
    case ARM::VTBL3Pseudo:
3503
122
    case ARM::VTBL4Pseudo:
3504
122
    case ARM::VTBX3Pseudo:
3505
122
    case ARM::VTBX4Pseudo:
3506
122
    case ARM::t2CLREX:
3507
122
    case ARM::t2DCPS1:
3508
122
    case ARM::t2DCPS2:
3509
122
    case ARM::t2DCPS3:
3510
122
    case ARM::t2Int_eh_sjlj_setjmp:
3511
122
    case ARM::t2Int_eh_sjlj_setjmp_nofp:
3512
122
    case ARM::t2SB:
3513
122
    case ARM::t2SG:
3514
122
    case ARM::t2TSB:
3515
122
    case ARM::tInt_WIN_eh_sjlj_longjmp:
3516
122
    case ARM::tInt_eh_sjlj_longjmp:
3517
122
    case ARM::tInt_eh_sjlj_setjmp:
3518
122
    case ARM::tTRAP:
3519
122
    case ARM::t__brkdiv0: {
3520
122
      break;
3521
122
    }
3522
122
    case ARM::VRINTAD:
3523
16
    case ARM::VRINTMD:
3524
16
    case ARM::VRINTND:
3525
16
    case ARM::VRINTPD: {
3526
16
      // op: Dd
3527
16
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3528
16
      Value |= (op & UINT64_C(16)) << 18;
3529
16
      Value |= (op & UINT64_C(15)) << 12;
3530
16
      // op: Dm
3531
16
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3532
16
      Value |= (op & UINT64_C(16)) << 1;
3533
16
      Value |= op & UINT64_C(15);
3534
16
      break;
3535
16
    }
3536
24
    case ARM::VMAXNMD:
3537
24
    case ARM::VMINNMD:
3538
24
    case ARM::VSELEQD:
3539
24
    case ARM::VSELGED:
3540
24
    case ARM::VSELGTD:
3541
24
    case ARM::VSELVSD: {
3542
24
      // op: Dd
3543
24
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3544
24
      Value |= (op & UINT64_C(16)) << 18;
3545
24
      Value |= (op & UINT64_C(15)) << 12;
3546
24
      // op: Dn
3547
24
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3548
24
      Value |= (op & UINT64_C(15)) << 16;
3549
24
      Value |= (op & UINT64_C(16)) << 3;
3550
24
      // op: Dm
3551
24
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3552
24
      Value |= (op & UINT64_C(16)) << 1;
3553
24
      Value |= op & UINT64_C(15);
3554
24
      break;
3555
24
    }
3556
24
    case ARM::CRC32B:
3557
6
    case ARM::CRC32CB:
3558
6
    case ARM::CRC32CH:
3559
6
    case ARM::CRC32CW:
3560
6
    case ARM::CRC32H:
3561
6
    case ARM::CRC32W: {
3562
6
      // op: Rd
3563
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3564
6
      Value |= (op & UINT64_C(15)) << 12;
3565
6
      // op: Rn
3566
6
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3567
6
      Value |= (op & UINT64_C(15)) << 16;
3568
6
      // op: Rm
3569
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3570
6
      Value |= op & UINT64_C(15);
3571
6
      break;
3572
6
    }
3573
7
    case ARM::t2MRS_AR:
3574
7
    case ARM::t2MRSsys_AR: {
3575
7
      // op: Rd
3576
7
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3577
7
      Value |= (op & UINT64_C(15)) << 8;
3578
7
      break;
3579
7
    }
3580
1.65k
    case ARM::t2CLZ:
3581
1.65k
    case ARM::t2RBIT:
3582
1.65k
    case ARM::t2REV:
3583
1.65k
    case ARM::t2REV16:
3584
1.65k
    case ARM::t2REVSH: {
3585
1.65k
      // op: Rd
3586
1.65k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3587
1.65k
      Value |= (op & UINT64_C(15)) << 8;
3588
1.65k
      // op: Rm
3589
1.65k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3590
1.65k
      Value |= (op & UINT64_C(15)) << 16;
3591
1.65k
      Value |= op & UINT64_C(15);
3592
1.65k
      break;
3593
1.65k
    }
3594
1.65k
    case ARM::t2MOVsra_flag:
3595
56
    case ARM::t2MOVsrl_flag: {
3596
56
      // op: Rd
3597
56
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3598
56
      Value |= (op & UINT64_C(15)) << 8;
3599
56
      // op: Rm
3600
56
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3601
56
      Value |= op & UINT64_C(15);
3602
56
      break;
3603
56
    }
3604
181
    case ARM::t2SXTB:
3605
181
    case ARM::t2SXTB16:
3606
181
    case ARM::t2SXTH:
3607
181
    case ARM::t2UXTB:
3608
181
    case ARM::t2UXTB16:
3609
181
    case ARM::t2UXTH: {
3610
181
      // op: Rd
3611
181
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3612
181
      Value |= (op & UINT64_C(15)) << 8;
3613
181
      // op: Rm
3614
181
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3615
181
      Value |= op & UINT64_C(15);
3616
181
      // op: rot
3617
181
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3618
181
      Value |= (op & UINT64_C(3)) << 4;
3619
181
      break;
3620
181
    }
3621
654
    case ARM::t2CRC32B:
3622
654
    case ARM::t2CRC32CB:
3623
654
    case ARM::t2CRC32CH:
3624
654
    case ARM::t2CRC32CW:
3625
654
    case ARM::t2CRC32H:
3626
654
    case ARM::t2CRC32W:
3627
654
    case ARM::t2MUL:
3628
654
    case ARM::t2QADD16:
3629
654
    case ARM::t2QADD8:
3630
654
    case ARM::t2QASX:
3631
654
    case ARM::t2QSAX:
3632
654
    case ARM::t2QSUB16:
3633
654
    case ARM::t2QSUB8:
3634
654
    case ARM::t2SADD16:
3635
654
    case ARM::t2SADD8:
3636
654
    case ARM::t2SASX:
3637
654
    case ARM::t2SDIV:
3638
654
    case ARM::t2SEL:
3639
654
    case ARM::t2SHADD16:
3640
654
    case ARM::t2SHADD8:
3641
654
    case ARM::t2SHASX:
3642
654
    case ARM::t2SHSAX:
3643
654
    case ARM::t2SHSUB16:
3644
654
    case ARM::t2SHSUB8:
3645
654
    case ARM::t2SMMUL:
3646
654
    case ARM::t2SMMULR:
3647
654
    case ARM::t2SMUAD:
3648
654
    case ARM::t2SMUADX:
3649
654
    case ARM::t2SMULBB:
3650
654
    case ARM::t2SMULBT:
3651
654
    case ARM::t2SMULTB:
3652
654
    case ARM::t2SMULTT:
3653
654
    case ARM::t2SMULWB:
3654
654
    case ARM::t2SMULWT:
3655
654
    case ARM::t2SMUSD:
3656
654
    case ARM::t2SMUSDX:
3657
654
    case ARM::t2SSAX:
3658
654
    case ARM::t2SSUB16:
3659
654
    case ARM::t2SSUB8:
3660
654
    case ARM::t2UADD16:
3661
654
    case ARM::t2UADD8:
3662
654
    case ARM::t2UASX:
3663
654
    case ARM::t2UDIV:
3664
654
    case ARM::t2UHADD16:
3665
654
    case ARM::t2UHADD8:
3666
654
    case ARM::t2UHASX:
3667
654
    case ARM::t2UHSAX:
3668
654
    case ARM::t2UHSUB16:
3669
654
    case ARM::t2UHSUB8:
3670
654
    case ARM::t2UQADD16:
3671
654
    case ARM::t2UQADD8:
3672
654
    case ARM::t2UQASX:
3673
654
    case ARM::t2UQSAX:
3674
654
    case ARM::t2UQSUB16:
3675
654
    case ARM::t2UQSUB8:
3676
654
    case ARM::t2USAD8:
3677
654
    case ARM::t2USAX:
3678
654
    case ARM::t2USUB16:
3679
654
    case ARM::t2USUB8: {
3680
654
      // op: Rd
3681
654
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3682
654
      Value |= (op & UINT64_C(15)) << 8;
3683
654
      // op: Rn
3684
654
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3685
654
      Value |= (op & UINT64_C(15)) << 16;
3686
654
      // op: Rm
3687
654
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3688
654
      Value |= op & UINT64_C(15);
3689
654
      break;
3690
654
    }
3691
654
    case ARM::t2MLA:
3692
478
    case ARM::t2MLS:
3693
478
    case ARM::t2SMLABB:
3694
478
    case ARM::t2SMLABT:
3695
478
    case ARM::t2SMLAD:
3696
478
    case ARM::t2SMLADX:
3697
478
    case ARM::t2SMLATB:
3698
478
    case ARM::t2SMLATT:
3699
478
    case ARM::t2SMLAWB:
3700
478
    case ARM::t2SMLAWT:
3701
478
    case ARM::t2SMLSD:
3702
478
    case ARM::t2SMLSDX:
3703
478
    case ARM::t2SMMLA:
3704
478
    case ARM::t2SMMLAR:
3705
478
    case ARM::t2SMMLS:
3706
478
    case ARM::t2SMMLSR:
3707
478
    case ARM::t2USADA8: {
3708
478
      // op: Rd
3709
478
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3710
478
      Value |= (op & UINT64_C(15)) << 8;
3711
478
      // op: Rn
3712
478
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3713
478
      Value |= (op & UINT64_C(15)) << 16;
3714
478
      // op: Rm
3715
478
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3716
478
      Value |= op & UINT64_C(15);
3717
478
      // op: Ra
3718
478
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3719
478
      Value |= (op & UINT64_C(15)) << 12;
3720
478
      break;
3721
478
    }
3722
478
    case ARM::t2SXTAB:
3723
191
    case ARM::t2SXTAB16:
3724
191
    case ARM::t2SXTAH:
3725
191
    case ARM::t2UXTAB:
3726
191
    case ARM::t2UXTAB16:
3727
191
    case ARM::t2UXTAH: {
3728
191
      // op: Rd
3729
191
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3730
191
      Value |= (op & UINT64_C(15)) << 8;
3731
191
      // op: Rn
3732
191
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3733
191
      Value |= (op & UINT64_C(15)) << 16;
3734
191
      // op: Rm
3735
191
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3736
191
      Value |= op & UINT64_C(15);
3737
191
      // op: rot
3738
191
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3739
191
      Value |= (op & UINT64_C(3)) << 4;
3740
191
      break;
3741
191
    }
3742
191
    case ARM::t2PKHBT:
3743
30
    case ARM::t2PKHTB: {
3744
30
      // op: Rd
3745
30
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3746
30
      Value |= (op & UINT64_C(15)) << 8;
3747
30
      // op: Rn
3748
30
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3749
30
      Value |= (op & UINT64_C(15)) << 16;
3750
30
      // op: Rm
3751
30
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3752
30
      Value |= op & UINT64_C(15);
3753
30
      // op: sh
3754
30
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3755
30
      Value |= (op & UINT64_C(28)) << 10;
3756
30
      Value |= (op & UINT64_C(3)) << 6;
3757
30
      break;
3758
30
    }
3759
647
    case ARM::t2ADDri12:
3760
647
    case ARM::t2SUBri12: {
3761
647
      // op: Rd
3762
647
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3763
647
      Value |= (op & UINT64_C(15)) << 8;
3764
647
      // op: Rn
3765
647
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3766
647
      Value |= (op & UINT64_C(15)) << 16;
3767
647
      // op: imm
3768
647
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3769
647
      Value |= (op & UINT64_C(2048)) << 15;
3770
647
      Value |= (op & UINT64_C(1792)) << 4;
3771
647
      Value |= op & UINT64_C(255);
3772
647
      break;
3773
647
    }
3774
647
    case ARM::t2QADD:
3775
16
    case ARM::t2QDADD:
3776
16
    case ARM::t2QDSUB:
3777
16
    case ARM::t2QSUB: {
3778
16
      // op: Rd
3779
16
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3780
16
      Value |= (op & UINT64_C(15)) << 8;
3781
16
      // op: Rn
3782
16
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3783
16
      Value |= (op & UINT64_C(15)) << 16;
3784
16
      // op: Rm
3785
16
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3786
16
      Value |= op & UINT64_C(15);
3787
16
      break;
3788
16
    }
3789
294
    case ARM::t2BFI: {
3790
294
      // op: Rd
3791
294
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3792
294
      Value |= (op & UINT64_C(15)) << 8;
3793
294
      // op: Rn
3794
294
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3795
294
      Value |= (op & UINT64_C(15)) << 16;
3796
294
      // op: imm
3797
294
      op = getBitfieldInvertedMaskOpValue(MI, 3, Fixups, STI);
3798
294
      Value |= (op & UINT64_C(28)) << 10;
3799
294
      Value |= (op & UINT64_C(3)) << 6;
3800
294
      Value |= (op & UINT64_C(992)) >> 5;
3801
294
      break;
3802
16
    }
3803
16
    case ARM::t2SSAT16:
3804
8
    case ARM::t2USAT16: {
3805
8
      // op: Rd
3806
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3807
8
      Value |= (op & UINT64_C(15)) << 8;
3808
8
      // op: Rn
3809
8
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3810
8
      Value |= (op & UINT64_C(15)) << 16;
3811
8
      // op: sat_imm
3812
8
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3813
8
      Value |= op & UINT64_C(15);
3814
8
      break;
3815
8
    }
3816
72
    case ARM::t2SSAT:
3817
72
    case ARM::t2USAT: {
3818
72
      // op: Rd
3819
72
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3820
72
      Value |= (op & UINT64_C(15)) << 8;
3821
72
      // op: Rn
3822
72
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3823
72
      Value |= (op & UINT64_C(15)) << 16;
3824
72
      // op: sat_imm
3825
72
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3826
72
      Value |= op & UINT64_C(31);
3827
72
      // op: sh
3828
72
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3829
72
      Value |= (op & UINT64_C(32)) << 16;
3830
72
      Value |= (op & UINT64_C(28)) << 10;
3831
72
      Value |= (op & UINT64_C(3)) << 6;
3832
72
      break;
3833
72
    }
3834
383
    case ARM::t2STREX: {
3835
383
      // op: Rd
3836
383
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3837
383
      Value |= (op & UINT64_C(15)) << 8;
3838
383
      // op: Rt
3839
383
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3840
383
      Value |= (op & UINT64_C(15)) << 12;
3841
383
      // op: addr
3842
383
      op = getT2AddrModeImm0_1020s4OpValue(MI, 2, Fixups, STI);
3843
383
      Value |= (op & UINT64_C(3840)) << 8;
3844
383
      Value |= op & UINT64_C(255);
3845
383
      break;
3846
72
    }
3847
72
    case ARM::t2MRS_M: {
3848
63
      // op: Rd
3849
63
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3850
63
      Value |= (op & UINT64_C(15)) << 8;
3851
63
      // op: SYSm
3852
63
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3853
63
      Value |= op & UINT64_C(255);
3854
63
      break;
3855
72
    }
3856
72
    case ARM::t2ADR: {
3857
32
      // op: Rd
3858
32
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3859
32
      Value |= (op & UINT64_C(15)) << 8;
3860
32
      // op: addr
3861
32
      op = getT2AdrLabelOpValue(MI, 1, Fixups, STI);
3862
32
      Value |= (op & UINT64_C(2048)) << 15;
3863
32
      Value |= (op & UINT64_C(4096)) << 11;
3864
32
      Value |= (op & UINT64_C(4096)) << 9;
3865
32
      Value |= (op & UINT64_C(1792)) << 4;
3866
32
      Value |= op & UINT64_C(255);
3867
32
      break;
3868
72
    }
3869
686
    case ARM::t2BFC: {
3870
686
      // op: Rd
3871
686
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3872
686
      Value |= (op & UINT64_C(15)) << 8;
3873
686
      // op: imm
3874
686
      op = getBitfieldInvertedMaskOpValue(MI, 2, Fixups, STI);
3875
686
      Value |= (op & UINT64_C(28)) << 10;
3876
686
      Value |= (op & UINT64_C(3)) << 6;
3877
686
      Value |= (op & UINT64_C(992)) >> 5;
3878
686
      break;
3879
72
    }
3880
31.7k
    case ARM::t2MOVi16: {
3881
31.7k
      // op: Rd
3882
31.7k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3883
31.7k
      Value |= (op & UINT64_C(15)) << 8;
3884
31.7k
      // op: imm
3885
31.7k
      op = getHiLo16ImmOpValue(MI, 1, Fixups, STI);
3886
31.7k
      Value |= (op & UINT64_C(2048)) << 15;
3887
31.7k
      Value |= (op & UINT64_C(61440)) << 4;
3888
31.7k
      Value |= (op & UINT64_C(1792)) << 4;
3889
31.7k
      Value |= op & UINT64_C(255);
3890
31.7k
      break;
3891
72
    }
3892
27.3k
    case ARM::t2MOVTi16: {
3893
27.3k
      // op: Rd
3894
27.3k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3895
27.3k
      Value |= (op & UINT64_C(15)) << 8;
3896
27.3k
      // op: imm
3897
27.3k
      op = getHiLo16ImmOpValue(MI, 2, Fixups, STI);
3898
27.3k
      Value |= (op & UINT64_C(2048)) << 15;
3899
27.3k
      Value |= (op & UINT64_C(61440)) << 4;
3900
27.3k
      Value |= (op & UINT64_C(1792)) << 4;
3901
27.3k
      Value |= op & UINT64_C(255);
3902
27.3k
      break;
3903
72
    }
3904
683
    case ARM::t2SBFX:
3905
683
    case ARM::t2UBFX: {
3906
683
      // op: Rd
3907
683
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3908
683
      Value |= (op & UINT64_C(15)) << 8;
3909
683
      // op: msb
3910
683
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3911
683
      Value |= op & UINT64_C(31);
3912
683
      // op: lsb
3913
683
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3914
683
      Value |= (op & UINT64_C(28)) << 10;
3915
683
      Value |= (op & UINT64_C(3)) << 6;
3916
683
      // op: Rn
3917
683
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3918
683
      Value |= (op & UINT64_C(15)) << 16;
3919
683
      break;
3920
683
    }
3921
683
    case ARM::tADR: {
3922
68
      // op: Rd
3923
68
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3924
68
      Value |= (op & UINT64_C(7)) << 8;
3925
68
      // op: addr
3926
68
      op = getThumbAdrLabelOpValue(MI, 1, Fixups, STI);
3927
68
      Value |= op & UINT64_C(255);
3928
68
      break;
3929
683
    }
3930
41.8k
    case ARM::tMOVi8: {
3931
41.8k
      // op: Rd
3932
41.8k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3933
41.8k
      Value |= (op & UINT64_C(7)) << 8;
3934
41.8k
      // op: imm8
3935
41.8k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3936
41.8k
      Value |= op & UINT64_C(255);
3937
41.8k
      break;
3938
683
    }
3939
72.1k
    case ARM::tMOVr: {
3940
72.1k
      // op: Rd
3941
72.1k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3942
72.1k
      Value |= (op & UINT64_C(8)) << 4;
3943
72.1k
      Value |= op & UINT64_C(7);
3944
72.1k
      // op: Rm
3945
72.1k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3946
72.1k
      Value |= (op & UINT64_C(15)) << 3;
3947
72.1k
      break;
3948
683
    }
3949
683
    case ARM::t2STLEX: {
3950
5
      // op: Rd
3951
5
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3952
5
      Value |= op & UINT64_C(15);
3953
5
      // op: Rt
3954
5
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3955
5
      Value |= (op & UINT64_C(15)) << 12;
3956
5
      // op: addr
3957
5
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3958
5
      Value |= (op & UINT64_C(15)) << 16;
3959
5
      break;
3960
683
    }
3961
683
    case ARM::t2STLEXB:
3962
464
    case ARM::t2STLEXH:
3963
464
    case ARM::t2STREXB:
3964
464
    case ARM::t2STREXH: {
3965
464
      // op: Rd
3966
464
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3967
464
      Value |= op & UINT64_C(15);
3968
464
      // op: addr
3969
464
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3970
464
      Value |= (op & UINT64_C(15)) << 16;
3971
464
      // op: Rt
3972
464
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3973
464
      Value |= (op & UINT64_C(15)) << 12;
3974
464
      break;
3975
464
    }
3976
464
    case ARM::t2STLEXD:
3977
108
    case ARM::t2STREXD: {
3978
108
      // op: Rd
3979
108
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3980
108
      Value |= op & UINT64_C(15);
3981
108
      // op: addr
3982
108
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3983
108
      Value |= (op & UINT64_C(15)) << 16;
3984
108
      // op: Rt
3985
108
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3986
108
      Value |= (op & UINT64_C(15)) << 12;
3987
108
      // op: Rt2
3988
108
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3989
108
      Value |= (op & UINT64_C(15)) << 8;
3990
108
      break;
3991
108
    }
3992
108
    case ARM::tMOVSr: {
3993
73
      // op: Rd
3994
73
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3995
73
      Value |= op & UINT64_C(7);
3996
73
      // op: Rm
3997
73
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3998
73
      Value |= (op & UINT64_C(7)) << 3;
3999
73
      break;
4000
108
    }
4001
3.83k
    case ARM::tADDi3:
4002
3.83k
    case ARM::tSUBi3: {
4003
3.83k
      // op: Rd
4004
3.83k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4005
3.83k
      Value |= op & UINT64_C(7);
4006
3.83k
      // op: Rm
4007
3.83k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4008
3.83k
      Value |= (op & UINT64_C(7)) << 3;
4009
3.83k
      // op: imm3
4010
3.83k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4011
3.83k
      Value |= (op & UINT64_C(7)) << 6;
4012
3.83k
      break;
4013
3.83k
    }
4014
5.23k
    case ARM::tASRri:
4015
5.23k
    case ARM::tLSLri:
4016
5.23k
    case ARM::tLSRri: {
4017
5.23k
      // op: Rd
4018
5.23k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4019
5.23k
      Value |= op & UINT64_C(7);
4020
5.23k
      // op: Rm
4021
5.23k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4022
5.23k
      Value |= (op & UINT64_C(7)) << 3;
4023
5.23k
      // op: imm5
4024
5.23k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4025
5.23k
      Value |= (op & UINT64_C(31)) << 6;
4026
5.23k
      break;
4027
5.23k
    }
4028
5.23k
    case ARM::tMUL:
4029
2.06k
    case ARM::tMVN:
4030
2.06k
    case ARM::tRSB: {
4031
2.06k
      // op: Rd
4032
2.06k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4033
2.06k
      Value |= op & UINT64_C(7);
4034
2.06k
      // op: Rn
4035
2.06k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4036
2.06k
      Value |= (op & UINT64_C(7)) << 3;
4037
2.06k
      break;
4038
2.06k
    }
4039
2.06k
    case ARM::t2SMLALD:
4040
16
    case ARM::t2SMLALDX:
4041
16
    case ARM::t2SMLSLD:
4042
16
    case ARM::t2SMLSLDX: {
4043
16
      // op: Rd
4044
16
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4045
16
      Value |= (op & UINT64_C(15)) << 8;
4046
16
      // op: Rn
4047
16
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4048
16
      Value |= (op & UINT64_C(15)) << 16;
4049
16
      // op: Rm
4050
16
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4051
16
      Value |= op & UINT64_C(15);
4052
16
      // op: Ra
4053
16
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4054
16
      Value |= (op & UINT64_C(15)) << 12;
4055
16
      break;
4056
16
    }
4057
607
    case ARM::t2SMLAL:
4058
607
    case ARM::t2SMLALBB:
4059
607
    case ARM::t2SMLALBT:
4060
607
    case ARM::t2SMLALTB:
4061
607
    case ARM::t2SMLALTT:
4062
607
    case ARM::t2SMULL:
4063
607
    case ARM::t2UMAAL:
4064
607
    case ARM::t2UMLAL:
4065
607
    case ARM::t2UMULL: {
4066
607
      // op: RdLo
4067
607
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4068
607
      Value |= (op & UINT64_C(15)) << 12;
4069
607
      // op: RdHi
4070
607
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4071
607
      Value |= (op & UINT64_C(15)) << 8;
4072
607
      // op: Rn
4073
607
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4074
607
      Value |= (op & UINT64_C(15)) << 16;
4075
607
      // op: Rm
4076
607
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4077
607
      Value |= op & UINT64_C(15);
4078
607
      break;
4079
607
    }
4080
8.74k
    case ARM::tADDi8:
4081
8.74k
    case ARM::tSUBi8: {
4082
8.74k
      // op: Rdn
4083
8.74k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4084
8.74k
      Value |= (op & UINT64_C(7)) << 8;
4085
8.74k
      // op: imm8
4086
8.74k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4087
8.74k
      Value |= op & UINT64_C(255);
4088
8.74k
      break;
4089
8.74k
    }
4090
8.74k
    case ARM::tADDrSP: {
4091
11
      // op: Rdn
4092
11
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4093
11
      Value |= (op & UINT64_C(8)) << 4;
4094
11
      Value |= op & UINT64_C(7);
4095
11
      break;
4096
8.74k
    }
4097
30.1k
    case ARM::tADDhirr: {
4098
30.1k
      // op: Rdn
4099
30.1k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4100
30.1k
      Value |= (op & UINT64_C(8)) << 4;
4101
30.1k
      Value |= op & UINT64_C(7);
4102
30.1k
      // op: Rm
4103
30.1k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4104
30.1k
      Value |= (op & UINT64_C(15)) << 3;
4105
30.1k
      break;
4106
8.74k
    }
4107
8.74k
    case ARM::tADC:
4108
4.31k
    case ARM::tAND:
4109
4.31k
    case ARM::tASRrr:
4110
4.31k
    case ARM::tBIC:
4111
4.31k
    case ARM::tEOR:
4112
4.31k
    case ARM::tLSLrr:
4113
4.31k
    case ARM::tLSRrr:
4114
4.31k
    case ARM::tORR:
4115
4.31k
    case ARM::tROR:
4116
4.31k
    case ARM::tSBC: {
4117
4.31k
      // op: Rdn
4118
4.31k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4119
4.31k
      Value |= op & UINT64_C(7);
4120
4.31k
      // op: Rm
4121
4.31k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4122
4.31k
      Value |= (op & UINT64_C(7)) << 3;
4123
4.31k
      break;
4124
4.31k
    }
4125
4.79k
    case ARM::tBX:
4126
4.79k
    case ARM::tBXNS: {
4127
4.79k
      // op: Rm
4128
4.79k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4129
4.79k
      Value |= (op & UINT64_C(15)) << 3;
4130
4.79k
      break;
4131
4.79k
    }
4132
4.79k
    case ARM::tCMPhir: {
4133
2.89k
      // op: Rm
4134
2.89k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4135
2.89k
      Value |= (op & UINT64_C(15)) << 3;
4136
2.89k
      // op: Rn
4137
2.89k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4138
2.89k
      Value |= (op & UINT64_C(8)) << 4;
4139
2.89k
      Value |= op & UINT64_C(7);
4140
2.89k
      break;
4141
4.79k
    }
4142
4.79k
    case ARM::tREV:
4143
562
    case ARM::tREV16:
4144
562
    case ARM::tREVSH:
4145
562
    case ARM::tSXTB:
4146
562
    case ARM::tSXTH:
4147
562
    case ARM::tUXTB:
4148
562
    case ARM::tUXTH: {
4149
562
      // op: Rm
4150
562
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4151
562
      Value |= (op & UINT64_C(7)) << 3;
4152
562
      // op: Rd
4153
562
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4154
562
      Value |= op & UINT64_C(7);
4155
562
      break;
4156
562
    }
4157
8.19k
    case ARM::tCMNz:
4158
8.19k
    case ARM::tCMPr:
4159
8.19k
    case ARM::tTST: {
4160
8.19k
      // op: Rm
4161
8.19k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4162
8.19k
      Value |= (op & UINT64_C(7)) << 3;
4163
8.19k
      // op: Rn
4164
8.19k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4165
8.19k
      Value |= op & UINT64_C(7);
4166
8.19k
      break;
4167
8.19k
    }
4168
8.19k
    case ARM::tADDspr: {
4169
11
      // op: Rm
4170
11
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4171
11
      Value |= (op & UINT64_C(15)) << 3;
4172
11
      break;
4173
8.19k
    }
4174
8.19k
    case ARM::tADDrr:
4175
4.23k
    case ARM::tSUBrr: {
4176
4.23k
      // op: Rm
4177
4.23k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4178
4.23k
      Value |= (op & UINT64_C(7)) << 6;
4179
4.23k
      // op: Rn
4180
4.23k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4181
4.23k
      Value |= (op & UINT64_C(7)) << 3;
4182
4.23k
      // op: Rd
4183
4.23k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4184
4.23k
      Value |= op & UINT64_C(7);
4185
4.23k
      break;
4186
4.23k
    }
4187
4.23k
    case ARM::RFEDA:
4188
40
    case ARM::RFEDA_UPD:
4189
40
    case ARM::RFEDB:
4190
40
    case ARM::RFEDB_UPD:
4191
40
    case ARM::RFEIA:
4192
40
    case ARM::RFEIA_UPD:
4193
40
    case ARM::RFEIB:
4194
40
    case ARM::RFEIB_UPD:
4195
40
    case ARM::t2RFEDB:
4196
40
    case ARM::t2RFEDBW:
4197
40
    case ARM::t2RFEIA:
4198
40
    case ARM::t2RFEIAW: {
4199
40
      // op: Rn
4200
40
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4201
40
      Value |= (op & UINT64_C(15)) << 16;
4202
40
      break;
4203
40
    }
4204
337
    case ARM::t2CMNzrr:
4205
337
    case ARM::t2CMPrr:
4206
337
    case ARM::t2TBB:
4207
337
    case ARM::t2TBH:
4208
337
    case ARM::t2TEQrr:
4209
337
    case ARM::t2TSTrr: {
4210
337
      // op: Rn
4211
337
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4212
337
      Value |= (op & UINT64_C(15)) << 16;
4213
337
      // op: Rm
4214
337
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4215
337
      Value |= op & UINT64_C(15);
4216
337
      break;
4217
337
    }
4218
1.28k
    case ARM::t2CMNzrs:
4219
1.28k
    case ARM::t2CMPrs:
4220
1.28k
    case ARM::t2TEQrs:
4221
1.28k
    case ARM::t2TSTrs: {
4222
1.28k
      // op: Rn
4223
1.28k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4224
1.28k
      Value |= (op & UINT64_C(15)) << 16;
4225
1.28k
      // op: ShiftedRm
4226
1.28k
      op = getT2SORegOpValue(MI, 1, Fixups, STI);
4227
1.28k
      Value |= (op & UINT64_C(3584)) << 3;
4228
1.28k
      Value |= (op & UINT64_C(480)) >> 1;
4229
1.28k
      Value |= op & UINT64_C(15);
4230
1.28k
      break;
4231
1.28k
    }
4232
6.73k
    case ARM::t2CMNri:
4233
6.73k
    case ARM::t2CMPri:
4234
6.73k
    case ARM::t2TEQri:
4235
6.73k
    case ARM::t2TSTri: {
4236
6.73k
      // op: Rn
4237
6.73k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4238
6.73k
      Value |= (op & UINT64_C(15)) << 16;
4239
6.73k
      // op: imm
4240
6.73k
      op = getT2SOImmOpValue(MI, 1, Fixups, STI);
4241
6.73k
      Value |= (op & UINT64_C(2048)) << 15;
4242
6.73k
      Value |= (op & UINT64_C(1792)) << 4;
4243
6.73k
      Value |= op & UINT64_C(255);
4244
6.73k
      break;
4245
6.73k
    }
4246
6.73k
    case ARM::t2STMDB:
4247
446
    case ARM::t2STMIA: {
4248
446
      // op: Rn
4249
446
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4250
446
      Value |= (op & UINT64_C(15)) << 16;
4251
446
      // op: regs
4252
446
      op = getRegisterListOpValue(MI, 3, Fixups, STI);
4253
446
      Value |= op & UINT64_C(16384);
4254
446
      Value |= op & UINT64_C(8191);
4255
446
      break;
4256
446
    }
4257
446
    case ARM::t2LDMDB:
4258
67
    case ARM::t2LDMIA: {
4259
67
      // op: Rn
4260
67
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4261
67
      Value |= (op & UINT64_C(15)) << 16;
4262
67
      // op: regs
4263
67
      op = getRegisterListOpValue(MI, 3, Fixups, STI);
4264
67
      Value |= op & UINT64_C(65535);
4265
67
      break;
4266
67
    }
4267
22.9k
    case ARM::tCMPi8: {
4268
22.9k
      // op: Rn
4269
22.9k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4270
22.9k
      Value |= (op & UINT64_C(7)) << 8;
4271
22.9k
      // op: imm8
4272
22.9k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4273
22.9k
      Value |= op & UINT64_C(255);
4274
22.9k
      break;
4275
67
    }
4276
190
    case ARM::tLDMIA: {
4277
190
      // op: Rn
4278
190
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4279
190
      Value |= (op & UINT64_C(7)) << 8;
4280
190
      // op: regs
4281
190
      op = getRegisterListOpValue(MI, 3, Fixups, STI);
4282
190
      Value |= op & UINT64_C(255);
4283
190
      break;
4284
67
    }
4285
67
    case ARM::t2TT:
4286
15
    case ARM::t2TTA:
4287
15
    case ARM::t2TTAT:
4288
15
    case ARM::t2TTT: {
4289
15
      // op: Rn
4290
15
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4291
15
      Value |= (op & UINT64_C(15)) << 16;
4292
15
      // op: Rt
4293
15
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4294
15
      Value |= (op & UINT64_C(15)) << 8;
4295
15
      break;
4296
15
    }
4297
2.08k
    case ARM::t2STMDB_UPD:
4298
2.08k
    case ARM::t2STMIA_UPD: {
4299
2.08k
      // op: Rn
4300
2.08k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4301
2.08k
      Value |= (op & UINT64_C(15)) << 16;
4302
2.08k
      // op: regs
4303
2.08k
      op = getRegisterListOpValue(MI, 4, Fixups, STI);
4304
2.08k
      Value |= op & UINT64_C(16384);
4305
2.08k
      Value |= op & UINT64_C(8191);
4306
2.08k
      break;
4307
2.08k
    }
4308
5.47k
    case ARM::t2LDMDB_UPD:
4309
5.47k
    case ARM::t2LDMIA_UPD: {
4310
5.47k
      // op: Rn
4311
5.47k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4312
5.47k
      Value |= (op & UINT64_C(15)) << 16;
4313
5.47k
      // op: regs
4314
5.47k
      op = getRegisterListOpValue(MI, 4, Fixups, STI);
4315
5.47k
      Value |= op & UINT64_C(65535);
4316
5.47k
      break;
4317
5.47k
    }
4318
5.47k
    case ARM::tSTMIA_UPD: {
4319
87
      // op: Rn
4320
87
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4321
87
      Value |= (op & UINT64_C(7)) << 8;
4322
87
      // op: regs
4323
87
      op = getRegisterListOpValue(MI, 4, Fixups, STI);
4324
87
      Value |= op & UINT64_C(255);
4325
87
      break;
4326
5.47k
    }
4327
5.47k
    case ARM::t2LDRB_POST:
4328
2.34k
    case ARM::t2LDRH_POST:
4329
2.34k
    case ARM::t2LDRSB_POST:
4330
2.34k
    case ARM::t2LDRSH_POST:
4331
2.34k
    case ARM::t2LDR_POST: {
4332
2.34k
      // op: Rt
4333
2.34k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4334
2.34k
      Value |= (op & UINT64_C(15)) << 12;
4335
2.34k
      // op: Rn
4336
2.34k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4337
2.34k
      Value |= (op & UINT64_C(15)) << 16;
4338
2.34k
      // op: offset
4339
2.34k
      op = getT2AddrModeImm8OffsetOpValue(MI, 3, Fixups, STI);
4340
2.34k
      Value |= (op & UINT64_C(256)) << 1;
4341
2.34k
      Value |= op & UINT64_C(255);
4342
2.34k
      break;
4343
2.34k
    }
4344
2.34k
    case ARM::MRRC2:
4345
31
    case ARM::t2MRRC:
4346
31
    case ARM::t2MRRC2: {
4347
31
      // op: Rt
4348
31
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4349
31
      Value |= (op & UINT64_C(15)) << 12;
4350
31
      // op: Rt2
4351
31
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4352
31
      Value |= (op & UINT64_C(15)) << 16;
4353
31
      // op: cop
4354
31
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4355
31
      Value |= (op & UINT64_C(15)) << 8;
4356
31
      // op: opc1
4357
31
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4358
31
      Value |= (op & UINT64_C(15)) << 4;
4359
31
      // op: CRm
4360
31
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4361
31
      Value |= op & UINT64_C(15);
4362
31
      break;
4363
31
    }
4364
31
    case ARM::t2LDRD_POST: {
4365
11
      // op: Rt
4366
11
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4367
11
      Value |= (op & UINT64_C(15)) << 12;
4368
11
      // op: Rt2
4369
11
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4370
11
      Value |= (op & UINT64_C(15)) << 8;
4371
11
      // op: addr
4372
11
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4373
11
      Value |= (op & UINT64_C(15)) << 16;
4374
11
      // op: imm
4375
11
      op = getT2Imm8s4OpValue(MI, 4, Fixups, STI);
4376
11
      Value |= (op & UINT64_C(256)) << 15;
4377
11
      Value |= op & UINT64_C(255);
4378
11
      break;
4379
31
    }
4380
24.2k
    case ARM::t2LDRDi8:
4381
24.2k
    case ARM::t2STRDi8: {
4382
24.2k
      // op: Rt
4383
24.2k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4384
24.2k
      Value |= (op & UINT64_C(15)) << 12;
4385
24.2k
      // op: Rt2
4386
24.2k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4387
24.2k
      Value |= (op & UINT64_C(15)) << 8;
4388
24.2k
      // op: addr
4389
24.2k
      op = getT2AddrModeImm8s4OpValue(MI, 2, Fixups, STI);
4390
24.2k
      Value |= (op & UINT64_C(256)) << 15;
4391
24.2k
      Value |= (op & UINT64_C(7680)) << 7;
4392
24.2k
      Value |= op & UINT64_C(255);
4393
24.2k
      break;
4394
24.2k
    }
4395
24.2k
    case ARM::t2LDRD_PRE: {
4396
6
      // op: Rt
4397
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4398
6
      Value |= (op & UINT64_C(15)) << 12;
4399
6
      // op: Rt2
4400
6
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4401
6
      Value |= (op & UINT64_C(15)) << 8;
4402
6
      // op: addr
4403
6
      op = getT2AddrModeImm8s4OpValue(MI, 3, Fixups, STI);
4404
6
      Value |= (op & UINT64_C(256)) << 15;
4405
6
      Value |= (op & UINT64_C(7680)) << 7;
4406
6
      Value |= op & UINT64_C(255);
4407
6
      break;
4408
24.2k
    }
4409
24.2k
    case ARM::t2LDRBi12:
4410
20.4k
    case ARM::t2LDRHi12:
4411
20.4k
    case ARM::t2LDRSBi12:
4412
20.4k
    case ARM::t2LDRSHi12:
4413
20.4k
    case ARM::t2LDRi12:
4414
20.4k
    case ARM::t2STRBi12:
4415
20.4k
    case ARM::t2STRHi12:
4416
20.4k
    case ARM::t2STRi12: {
4417
20.4k
      // op: Rt
4418
20.4k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4419
20.4k
      Value |= (op & UINT64_C(15)) << 12;
4420
20.4k
      // op: addr
4421
20.4k
      op = getAddrModeImm12OpValue(MI, 1, Fixups, STI);
4422
20.4k
      Value |= (op & UINT64_C(122880)) << 3;
4423
20.4k
      Value |= op & UINT64_C(4095);
4424
20.4k
      break;
4425
20.4k
    }
4426
20.4k
    case ARM::t2LDRBpci:
4427
72
    case ARM::t2LDRHpci:
4428
72
    case ARM::t2LDRSBpci:
4429
72
    case ARM::t2LDRSHpci:
4430
72
    case ARM::t2LDRpci: {
4431
72
      // op: Rt
4432
72
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4433
72
      Value |= (op & UINT64_C(15)) << 12;
4434
72
      // op: addr
4435
72
      op = getAddrModeImm12OpValue(MI, 1, Fixups, STI);
4436
72
      Value |= (op & UINT64_C(4096)) << 11;
4437
72
      Value |= op & UINT64_C(4095);
4438
72
      break;
4439
72
    }
4440
72
    case ARM::t2LDA:
4441
35
    case ARM::t2LDAB:
4442
35
    case ARM::t2LDAEX:
4443
35
    case ARM::t2LDAH:
4444
35
    case ARM::t2STL:
4445
35
    case ARM::t2STLB:
4446
35
    case ARM::t2STLH: {
4447
35
      // op: Rt
4448
35
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4449
35
      Value |= (op & UINT64_C(15)) << 12;
4450
35
      // op: addr
4451
35
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4452
35
      Value |= (op & UINT64_C(15)) << 16;
4453
35
      break;
4454
35
    }
4455
436
    case ARM::t2LDREX: {
4456
436
      // op: Rt
4457
436
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4458
436
      Value |= (op & UINT64_C(15)) << 12;
4459
436
      // op: addr
4460
436
      op = getT2AddrModeImm0_1020s4OpValue(MI, 1, Fixups, STI);
4461
436
      Value |= (op & UINT64_C(3840)) << 8;
4462
436
      Value |= op & UINT64_C(255);
4463
436
      break;
4464
35
    }
4465
909
    case ARM::t2LDRBi8:
4466
909
    case ARM::t2LDRHi8:
4467
909
    case ARM::t2LDRSBi8:
4468
909
    case ARM::t2LDRSHi8:
4469
909
    case ARM::t2LDRi8:
4470
909
    case ARM::t2STRBi8:
4471
909
    case ARM::t2STRHi8:
4472
909
    case ARM::t2STRi8: {
4473
909
      // op: Rt
4474
909
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4475
909
      Value |= (op & UINT64_C(15)) << 12;
4476
909
      // op: addr
4477
909
      op = getT2AddrModeImm8OpValue(MI, 1, Fixups, STI);
4478
909
      Value |= (op & UINT64_C(7680)) << 7;
4479
909
      Value |= (op & UINT64_C(256)) << 1;
4480
909
      Value |= op & UINT64_C(255);
4481
909
      break;
4482
909
    }
4483
909
    case ARM::t2LDRBT:
4484
64
    case ARM::t2LDRHT:
4485
64
    case ARM::t2LDRSBT:
4486
64
    case ARM::t2LDRSHT:
4487
64
    case ARM::t2LDRT:
4488
64
    case ARM::t2STRBT:
4489
64
    case ARM::t2STRHT:
4490
64
    case ARM::t2STRT: {
4491
64
      // op: Rt
4492
64
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4493
64
      Value |= (op & UINT64_C(15)) << 12;
4494
64
      // op: addr
4495
64
      op = getT2AddrModeImm8OpValue(MI, 1, Fixups, STI);
4496
64
      Value |= (op & UINT64_C(7680)) << 7;
4497
64
      Value |= op & UINT64_C(255);
4498
64
      break;
4499
64
    }
4500
567
    case ARM::t2LDRB_PRE:
4501
567
    case ARM::t2LDRH_PRE:
4502
567
    case ARM::t2LDRSB_PRE:
4503
567
    case ARM::t2LDRSH_PRE:
4504
567
    case ARM::t2LDR_PRE: {
4505
567
      // op: Rt
4506
567
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4507
567
      Value |= (op & UINT64_C(15)) << 12;
4508
567
      // op: addr
4509
567
      op = getT2AddrModeImm8OpValue(MI, 2, Fixups, STI);
4510
567
      Value |= (op & UINT64_C(7680)) << 7;
4511
567
      Value |= (op & UINT64_C(256)) << 1;
4512
567
      Value |= op & UINT64_C(255);
4513
567
      break;
4514
567
    }
4515
2.78k
    case ARM::t2LDRBs:
4516
2.78k
    case ARM::t2LDRHs:
4517
2.78k
    case ARM::t2LDRSBs:
4518
2.78k
    case ARM::t2LDRSHs:
4519
2.78k
    case ARM::t2LDRs:
4520
2.78k
    case ARM::t2STRBs:
4521
2.78k
    case ARM::t2STRHs:
4522
2.78k
    case ARM::t2STRs: {
4523
2.78k
      // op: Rt
4524
2.78k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4525
2.78k
      Value |= (op & UINT64_C(15)) << 12;
4526
2.78k
      // op: addr
4527
2.78k
      op = getT2AddrModeSORegOpValue(MI, 1, Fixups, STI);
4528
2.78k
      Value |= (op & UINT64_C(960)) << 10;
4529
2.78k
      Value |= (op & UINT64_C(3)) << 4;
4530
2.78k
      Value |= (op & UINT64_C(60)) >> 2;
4531
2.78k
      break;
4532
2.78k
    }
4533
2.78k
    case ARM::MRC2:
4534
25
    case ARM::t2MRC:
4535
25
    case ARM::t2MRC2: {
4536
25
      // op: Rt
4537
25
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4538
25
      Value |= (op & UINT64_C(15)) << 12;
4539
25
      // op: cop
4540
25
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4541
25
      Value |= (op & UINT64_C(15)) << 8;
4542
25
      // op: opc1
4543
25
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4544
25
      Value |= (op & UINT64_C(7)) << 21;
4545
25
      // op: opc2
4546
25
      op = getMachineOpValue(MI, MI.getOperand(5), Fixups, STI);
4547
25
      Value |= (op & UINT64_C(7)) << 5;
4548
25
      // op: CRm
4549
25
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4550
25
      Value |= op & UINT64_C(15);
4551
25
      // op: CRn
4552
25
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4553
25
      Value |= (op & UINT64_C(15)) << 16;
4554
25
      break;
4555
25
    }
4556
2.12k
    case ARM::tLDRpci: {
4557
2.12k
      // op: Rt
4558
2.12k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4559
2.12k
      Value |= (op & UINT64_C(7)) << 8;
4560
2.12k
      // op: addr
4561
2.12k
      op = getAddrModePCOpValue(MI, 1, Fixups, STI);
4562
2.12k
      Value |= op & UINT64_C(255);
4563
2.12k
      break;
4564
25
    }
4565
38.6k
    case ARM::tLDRspi:
4566
38.6k
    case ARM::tSTRspi: {
4567
38.6k
      // op: Rt
4568
38.6k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4569
38.6k
      Value |= (op & UINT64_C(7)) << 8;
4570
38.6k
      // op: addr
4571
38.6k
      op = getAddrModeThumbSPOpValue(MI, 1, Fixups, STI);
4572
38.6k
      Value |= op & UINT64_C(255);
4573
38.6k
      break;
4574
38.6k
    }
4575
38.6k
    case ARM::tLDRBi:
4576
34.7k
    case ARM::tLDRHi:
4577
34.7k
    case ARM::tLDRi:
4578
34.7k
    case ARM::tSTRBi:
4579
34.7k
    case ARM::tSTRHi:
4580
34.7k
    case ARM::tSTRi: {
4581
34.7k
      // op: Rt
4582
34.7k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4583
34.7k
      Value |= op & UINT64_C(7);
4584
34.7k
      // op: addr
4585
34.7k
      op = getAddrModeISOpValue(MI, 1, Fixups, STI);
4586
34.7k
      Value |= (op & UINT64_C(255)) << 3;
4587
34.7k
      break;
4588
34.7k
    }
4589
34.7k
    case ARM::tLDRBr:
4590
4.94k
    case ARM::tLDRHr:
4591
4.94k
    case ARM::tLDRSB:
4592
4.94k
    case ARM::tLDRSH:
4593
4.94k
    case ARM::tLDRr:
4594
4.94k
    case ARM::tSTRBr:
4595
4.94k
    case ARM::tSTRHr:
4596
4.94k
    case ARM::tSTRr: {
4597
4.94k
      // op: Rt
4598
4.94k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4599
4.94k
      Value |= op & UINT64_C(7);
4600
4.94k
      // op: addr
4601
4.94k
      op = getThumbAddrModeRegRegOpValue(MI, 1, Fixups, STI);
4602
4.94k
      Value |= (op & UINT64_C(63)) << 3;
4603
4.94k
      break;
4604
4.94k
    }
4605
4.94k
    case ARM::t2STRB_POST:
4606
733
    case ARM::t2STRH_POST:
4607
733
    case ARM::t2STR_POST: {
4608
733
      // op: Rt
4609
733
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4610
733
      Value |= (op & UINT64_C(15)) << 12;
4611
733
      // op: Rn
4612
733
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4613
733
      Value |= (op & UINT64_C(15)) << 16;
4614
733
      // op: offset
4615
733
      op = getT2AddrModeImm8OffsetOpValue(MI, 3, Fixups, STI);
4616
733
      Value |= (op & UINT64_C(256)) << 1;
4617
733
      Value |= op & UINT64_C(255);
4618
733
      break;
4619
733
    }
4620
733
    case ARM::t2STRD_POST: {
4621
49
      // op: Rt
4622
49
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4623
49
      Value |= (op & UINT64_C(15)) << 12;
4624
49
      // op: Rt2
4625
49
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4626
49
      Value |= (op & UINT64_C(15)) << 8;
4627
49
      // op: addr
4628
49
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4629
49
      Value |= (op & UINT64_C(15)) << 16;
4630
49
      // op: imm
4631
49
      op = getT2Imm8s4OpValue(MI, 4, Fixups, STI);
4632
49
      Value |= (op & UINT64_C(256)) << 15;
4633
49
      Value |= op & UINT64_C(255);
4634
49
      break;
4635
733
    }
4636
733
    case ARM::t2STRD_PRE: {
4637
95
      // op: Rt
4638
95
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4639
95
      Value |= (op & UINT64_C(15)) << 12;
4640
95
      // op: Rt2
4641
95
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4642
95
      Value |= (op & UINT64_C(15)) << 8;
4643
95
      // op: addr
4644
95
      op = getT2AddrModeImm8s4OpValue(MI, 3, Fixups, STI);
4645
95
      Value |= (op & UINT64_C(256)) << 15;
4646
95
      Value |= (op & UINT64_C(7680)) << 7;
4647
95
      Value |= op & UINT64_C(255);
4648
95
      break;
4649
733
    }
4650
1.14k
    case ARM::t2STRB_PRE:
4651
1.14k
    case ARM::t2STRH_PRE:
4652
1.14k
    case ARM::t2STR_PRE: {
4653
1.14k
      // op: Rt
4654
1.14k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4655
1.14k
      Value |= (op & UINT64_C(15)) << 12;
4656
1.14k
      // op: addr
4657
1.14k
      op = getT2AddrModeImm8OpValue(MI, 2, Fixups, STI);
4658
1.14k
      Value |= (op & UINT64_C(7680)) << 7;
4659
1.14k
      Value |= (op & UINT64_C(256)) << 1;
4660
1.14k
      Value |= op & UINT64_C(255);
4661
1.14k
      break;
4662
1.14k
    }
4663
1.14k
    case ARM::MCRR2:
4664
31
    case ARM::t2MCRR:
4665
31
    case ARM::t2MCRR2: {
4666
31
      // op: Rt
4667
31
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4668
31
      Value |= (op & UINT64_C(15)) << 12;
4669
31
      // op: Rt2
4670
31
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4671
31
      Value |= (op & UINT64_C(15)) << 16;
4672
31
      // op: cop
4673
31
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4674
31
      Value |= (op & UINT64_C(15)) << 8;
4675
31
      // op: opc1
4676
31
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4677
31
      Value |= (op & UINT64_C(15)) << 4;
4678
31
      // op: CRm
4679
31
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4680
31
      Value |= op & UINT64_C(15);
4681
31
      break;
4682
31
    }
4683
31
    case ARM::MCR2:
4684
25
    case ARM::t2MCR:
4685
25
    case ARM::t2MCR2: {
4686
25
      // op: Rt
4687
25
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4688
25
      Value |= (op & UINT64_C(15)) << 12;
4689
25
      // op: cop
4690
25
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4691
25
      Value |= (op & UINT64_C(15)) << 8;
4692
25
      // op: opc1
4693
25
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4694
25
      Value |= (op & UINT64_C(7)) << 21;
4695
25
      // op: opc2
4696
25
      op = getMachineOpValue(MI, MI.getOperand(5), Fixups, STI);
4697
25
      Value |= (op & UINT64_C(7)) << 5;
4698
25
      // op: CRm
4699
25
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4700
25
      Value |= op & UINT64_C(15);
4701
25
      // op: CRn
4702
25
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4703
25
      Value |= (op & UINT64_C(15)) << 16;
4704
25
      break;
4705
25
    }
4706
90
    case ARM::t2MSR_M: {
4707
90
      // op: SYSm
4708
90
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4709
90
      Value |= op & UINT64_C(3072);
4710
90
      Value |= op & UINT64_C(255);
4711
90
      // op: Rn
4712
90
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4713
90
      Value |= (op & UINT64_C(15)) << 16;
4714
90
      break;
4715
25
    }
4716
32
    case ARM::VCVTASD:
4717
32
    case ARM::VCVTAUD:
4718
32
    case ARM::VCVTMSD:
4719
32
    case ARM::VCVTMUD:
4720
32
    case ARM::VCVTNSD:
4721
32
    case ARM::VCVTNUD:
4722
32
    case ARM::VCVTPSD:
4723
32
    case ARM::VCVTPUD: {
4724
32
      // op: Sd
4725
32
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4726
32
      Value |= (op & UINT64_C(1)) << 22;
4727
32
      Value |= (op & UINT64_C(30)) << 11;
4728
32
      // op: Dm
4729
32
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4730
32
      Value |= (op & UINT64_C(16)) << 1;
4731
32
      Value |= op & UINT64_C(15);
4732
32
      break;
4733
32
    }
4734
104
    case ARM::VCVTASH:
4735
104
    case ARM::VCVTASS:
4736
104
    case ARM::VCVTAUH:
4737
104
    case ARM::VCVTAUS:
4738
104
    case ARM::VCVTMSH:
4739
104
    case ARM::VCVTMSS:
4740
104
    case ARM::VCVTMUH:
4741
104
    case ARM::VCVTMUS:
4742
104
    case ARM::VCVTNSH:
4743
104
    case ARM::VCVTNSS:
4744
104
    case ARM::VCVTNUH:
4745
104
    case ARM::VCVTNUS:
4746
104
    case ARM::VCVTPSH:
4747
104
    case ARM::VCVTPSS:
4748
104
    case ARM::VCVTPUH:
4749
104
    case ARM::VCVTPUS:
4750
104
    case ARM::VINSH:
4751
104
    case ARM::VMOVH:
4752
104
    case ARM::VRINTAH:
4753
104
    case ARM::VRINTAS:
4754
104
    case ARM::VRINTMH:
4755
104
    case ARM::VRINTMS:
4756
104
    case ARM::VRINTNH:
4757
104
    case ARM::VRINTNS:
4758
104
    case ARM::VRINTPH:
4759
104
    case ARM::VRINTPS: {
4760
104
      // op: Sd
4761
104
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4762
104
      Value |= (op & UINT64_C(1)) << 22;
4763
104
      Value |= (op & UINT64_C(30)) << 11;
4764
104
      // op: Sm
4765
104
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4766
104
      Value |= (op & UINT64_C(1)) << 5;
4767
104
      Value |= (op & UINT64_C(30)) >> 1;
4768
104
      break;
4769
104
    }
4770
104
    case ARM::VMAXNMH:
4771
48
    case ARM::VMAXNMS:
4772
48
    case ARM::VMINNMH:
4773
48
    case ARM::VMINNMS:
4774
48
    case ARM::VSELEQH:
4775
48
    case ARM::VSELEQS:
4776
48
    case ARM::VSELGEH:
4777
48
    case ARM::VSELGES:
4778
48
    case ARM::VSELGTH:
4779
48
    case ARM::VSELGTS:
4780
48
    case ARM::VSELVSH:
4781
48
    case ARM::VSELVSS: {
4782
48
      // op: Sd
4783
48
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4784
48
      Value |= (op & UINT64_C(1)) << 22;
4785
48
      Value |= (op & UINT64_C(30)) << 11;
4786
48
      // op: Sn
4787
48
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4788
48
      Value |= (op & UINT64_C(30)) << 15;
4789
48
      Value |= (op & UINT64_C(1)) << 7;
4790
48
      // op: Sm
4791
48
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4792
48
      Value |= (op & UINT64_C(1)) << 5;
4793
48
      Value |= (op & UINT64_C(30)) >> 1;
4794
48
      break;
4795
48
    }
4796
48
    case ARM::VDUP16d:
4797
34
    case ARM::VDUP16q:
4798
34
    case ARM::VDUP32d:
4799
34
    case ARM::VDUP32q:
4800
34
    case ARM::VDUP8d:
4801
34
    case ARM::VDUP8q: {
4802
34
      // op: V
4803
34
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4804
34
      Value |= (op & UINT64_C(15)) << 16;
4805
34
      Value |= (op & UINT64_C(16)) << 3;
4806
34
      // op: R
4807
34
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4808
34
      Value |= (op & UINT64_C(15)) << 12;
4809
34
      // op: p
4810
34
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4811
34
      Value |= (op & UINT64_C(15)) << 28;
4812
34
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4813
34
      break;
4814
34
    }
4815
55
    case ARM::VSETLNi32: {
4816
55
      // op: V
4817
55
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4818
55
      Value |= (op & UINT64_C(15)) << 16;
4819
55
      Value |= (op & UINT64_C(16)) << 3;
4820
55
      // op: R
4821
55
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4822
55
      Value |= (op & UINT64_C(15)) << 12;
4823
55
      // op: p
4824
55
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4825
55
      Value |= (op & UINT64_C(15)) << 28;
4826
55
      // op: lane
4827
55
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4828
55
      Value |= (op & UINT64_C(1)) << 21;
4829
55
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4830
55
      break;
4831
34
    }
4832
34
    case ARM::VSETLNi16: {
4833
6
      // op: V
4834
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4835
6
      Value |= (op & UINT64_C(15)) << 16;
4836
6
      Value |= (op & UINT64_C(16)) << 3;
4837
6
      // op: R
4838
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4839
6
      Value |= (op & UINT64_C(15)) << 12;
4840
6
      // op: p
4841
6
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4842
6
      Value |= (op & UINT64_C(15)) << 28;
4843
6
      // op: lane
4844
6
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4845
6
      Value |= (op & UINT64_C(2)) << 20;
4846
6
      Value |= (op & UINT64_C(1)) << 6;
4847
6
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4848
6
      break;
4849
34
    }
4850
34
    case ARM::VSETLNi8: {
4851
6
      // op: V
4852
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4853
6
      Value |= (op & UINT64_C(15)) << 16;
4854
6
      Value |= (op & UINT64_C(16)) << 3;
4855
6
      // op: R
4856
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4857
6
      Value |= (op & UINT64_C(15)) << 12;
4858
6
      // op: p
4859
6
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4860
6
      Value |= (op & UINT64_C(15)) << 28;
4861
6
      // op: lane
4862
6
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4863
6
      Value |= (op & UINT64_C(4)) << 19;
4864
6
      Value |= (op & UINT64_C(3)) << 5;
4865
6
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4866
6
      break;
4867
34
    }
4868
36
    case ARM::VGETLNi32: {
4869
36
      // op: V
4870
36
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4871
36
      Value |= (op & UINT64_C(15)) << 16;
4872
36
      Value |= (op & UINT64_C(16)) << 3;
4873
36
      // op: R
4874
36
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4875
36
      Value |= (op & UINT64_C(15)) << 12;
4876
36
      // op: p
4877
36
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4878
36
      Value |= (op & UINT64_C(15)) << 28;
4879
36
      // op: lane
4880
36
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4881
36
      Value |= (op & UINT64_C(1)) << 21;
4882
36
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4883
36
      break;
4884
34
    }
4885
34
    case ARM::VGETLNs16:
4886
6
    case ARM::VGETLNu16: {
4887
6
      // op: V
4888
6
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4889
6
      Value |= (op & UINT64_C(15)) << 16;
4890
6
      Value |= (op & UINT64_C(16)) << 3;
4891
6
      // op: R
4892
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4893
6
      Value |= (op & UINT64_C(15)) << 12;
4894
6
      // op: p
4895
6
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4896
6
      Value |= (op & UINT64_C(15)) << 28;
4897
6
      // op: lane
4898
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4899
6
      Value |= (op & UINT64_C(2)) << 20;
4900
6
      Value |= (op & UINT64_C(1)) << 6;
4901
6
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4902
6
      break;
4903
6
    }
4904
6
    case ARM::VGETLNs8:
4905
6
    case ARM::VGETLNu8: {
4906
6
      // op: V
4907
6
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4908
6
      Value |= (op & UINT64_C(15)) << 16;
4909
6
      Value |= (op & UINT64_C(16)) << 3;
4910
6
      // op: R
4911
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4912
6
      Value |= (op & UINT64_C(15)) << 12;
4913
6
      // op: p
4914
6
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4915
6
      Value |= (op & UINT64_C(15)) << 28;
4916
6
      // op: lane
4917
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4918
6
      Value |= (op & UINT64_C(4)) << 19;
4919
6
      Value |= (op & UINT64_C(3)) << 5;
4920
6
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4921
6
      break;
4922
6
    }
4923
6
    case ARM::VLD1LNd8: {
4924
4
      // op: Vd
4925
4
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4926
4
      Value |= (op & UINT64_C(16)) << 18;
4927
4
      Value |= (op & UINT64_C(15)) << 12;
4928
4
      // op: Rn
4929
4
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4930
4
      Value |= (op & UINT64_C(15)) << 16;
4931
4
      // op: lane
4932
4
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4933
4
      Value |= (op & UINT64_C(7)) << 5;
4934
4
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4935
4
      break;
4936
6
    }
4937
34
    case ARM::VLD1d16:
4938
34
    case ARM::VLD1d16T:
4939
34
    case ARM::VLD1d32:
4940
34
    case ARM::VLD1d32T:
4941
34
    case ARM::VLD1d64:
4942
34
    case ARM::VLD1d64T:
4943
34
    case ARM::VLD1d8:
4944
34
    case ARM::VLD1d8T: {
4945
34
      // op: Vd
4946
34
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4947
34
      Value |= (op & UINT64_C(16)) << 18;
4948
34
      Value |= (op & UINT64_C(15)) << 12;
4949
34
      // op: Rn
4950
34
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4951
34
      Value |= (op & UINT64_C(15)) << 16;
4952
34
      Value |= op & UINT64_C(16);
4953
34
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4954
34
      break;
4955
34
    }
4956
34
    case ARM::VLD1LNd16: {
4957
5
      // op: Vd
4958
5
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4959
5
      Value |= (op & UINT64_C(16)) << 18;
4960
5
      Value |= (op & UINT64_C(15)) << 12;
4961
5
      // op: Rn
4962
5
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4963
5
      Value |= (op & UINT64_C(15)) << 16;
4964
5
      Value |= op & UINT64_C(48);
4965
5
      // op: lane
4966
5
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4967
5
      Value |= (op & UINT64_C(3)) << 6;
4968
5
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4969
5
      break;
4970
34
    }
4971
939
    case ARM::VLD1d16Q:
4972
939
    case ARM::VLD1d32Q:
4973
939
    case ARM::VLD1d64Q:
4974
939
    case ARM::VLD1d8Q:
4975
939
    case ARM::VLD1q16:
4976
939
    case ARM::VLD1q32:
4977
939
    case ARM::VLD1q64:
4978
939
    case ARM::VLD1q8:
4979
939
    case ARM::VLD2b16:
4980
939
    case ARM::VLD2b32:
4981
939
    case ARM::VLD2b8:
4982
939
    case ARM::VLD2d16:
4983
939
    case ARM::VLD2d32:
4984
939
    case ARM::VLD2d8:
4985
939
    case ARM::VLD2q16:
4986
939
    case ARM::VLD2q32:
4987
939
    case ARM::VLD2q8: {
4988
939
      // op: Vd
4989
939
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4990
939
      Value |= (op & UINT64_C(16)) << 18;
4991
939
      Value |= (op & UINT64_C(15)) << 12;
4992
939
      // op: Rn
4993
939
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4994
939
      Value |= (op & UINT64_C(15)) << 16;
4995
939
      Value |= op & UINT64_C(48);
4996
939
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4997
939
      break;
4998
939
    }
4999
939
    case ARM::VLD1LNd8_UPD: {
5000
13
      // op: Vd
5001
13
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5002
13
      Value |= (op & UINT64_C(16)) << 18;
5003
13
      Value |= (op & UINT64_C(15)) << 12;
5004
13
      // op: Rn
5005
13
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5006
13
      Value |= (op & UINT64_C(15)) << 16;
5007
13
      // op: Rm
5008
13
      op = getAddrMode6OffsetOpValue(MI, 4, Fixups, STI);
5009
13
      Value |= op & UINT64_C(15);
5010
13
      // op: lane
5011
13
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5012
13
      Value |= (op & UINT64_C(7)) << 5;
5013
13
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5014
13
      break;
5015
939
    }
5016
939
    case ARM::VLD1LNd32_UPD: {
5017
12
      // op: Vd
5018
12
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5019
12
      Value |= (op & UINT64_C(16)) << 18;
5020
12
      Value |= (op & UINT64_C(15)) << 12;
5021
12
      // op: Rn
5022
12
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5023
12
      Value |= (op & UINT64_C(15)) << 16;
5024
12
      Value |= (op & UINT64_C(16)) << 1;
5025
12
      Value |= op & UINT64_C(16);
5026
12
      // op: Rm
5027
12
      op = getAddrMode6OffsetOpValue(MI, 4, Fixups, STI);
5028
12
      Value |= op & UINT64_C(15);
5029
12
      // op: lane
5030
12
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5031
12
      Value |= (op & UINT64_C(1)) << 7;
5032
12
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5033
12
      break;
5034
939
    }
5035
939
    case ARM::VLD1LNd16_UPD: {
5036
19
      // op: Vd
5037
19
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5038
19
      Value |= (op & UINT64_C(16)) << 18;
5039
19
      Value |= (op & UINT64_C(15)) << 12;
5040
19
      // op: Rn
5041
19
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5042
19
      Value |= (op & UINT64_C(15)) << 16;
5043
19
      Value |= op & UINT64_C(16);
5044
19
      // op: Rm
5045
19
      op = getAddrMode6OffsetOpValue(MI, 4, Fixups, STI);
5046
19
      Value |= op & UINT64_C(15);
5047
19
      // op: lane
5048
19
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5049
19
      Value |= (op & UINT64_C(3)) << 6;
5050
19
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5051
19
      break;
5052
939
    }
5053
939
    case ARM::VLD1d16Twb_register:
5054
24
    case ARM::VLD1d16wb_register:
5055
24
    case ARM::VLD1d32Twb_register:
5056
24
    case ARM::VLD1d32wb_register:
5057
24
    case ARM::VLD1d64Twb_register:
5058
24
    case ARM::VLD1d64wb_register:
5059
24
    case ARM::VLD1d8Twb_register:
5060
24
    case ARM::VLD1d8wb_register: {
5061
24
      // op: Vd
5062
24
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5063
24
      Value |= (op & UINT64_C(16)) << 18;
5064
24
      Value |= (op & UINT64_C(15)) << 12;
5065
24
      // op: Rn
5066
24
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5067
24
      Value |= (op & UINT64_C(15)) << 16;
5068
24
      Value |= op & UINT64_C(16);
5069
24
      // op: Rm
5070
24
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
5071
24
      Value |= op & UINT64_C(15);
5072
24
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5073
24
      break;
5074
24
    }
5075
24
    case ARM::VLD2LNd32:
5076
8
    case ARM::VLD2LNq32: {
5077
8
      // op: Vd
5078
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5079
8
      Value |= (op & UINT64_C(16)) << 18;
5080
8
      Value |= (op & UINT64_C(15)) << 12;
5081
8
      // op: Rn
5082
8
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5083
8
      Value |= (op & UINT64_C(15)) << 16;
5084
8
      Value |= op & UINT64_C(16);
5085
8
      // op: lane
5086
8
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5087
8
      Value |= (op & UINT64_C(1)) << 7;
5088
8
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5089
8
      break;
5090
8
    }
5091
8
    case ARM::VLD2LNd16:
5092
8
    case ARM::VLD2LNq16: {
5093
8
      // op: Vd
5094
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5095
8
      Value |= (op & UINT64_C(16)) << 18;
5096
8
      Value |= (op & UINT64_C(15)) << 12;
5097
8
      // op: Rn
5098
8
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5099
8
      Value |= (op & UINT64_C(15)) << 16;
5100
8
      Value |= op & UINT64_C(16);
5101
8
      // op: lane
5102
8
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5103
8
      Value |= (op & UINT64_C(3)) << 6;
5104
8
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5105
8
      break;
5106
8
    }
5107
8
    case ARM::VLD2LNd8: {
5108
5
      // op: Vd
5109
5
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5110
5
      Value |= (op & UINT64_C(16)) << 18;
5111
5
      Value |= (op & UINT64_C(15)) << 12;
5112
5
      // op: Rn
5113
5
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5114
5
      Value |= (op & UINT64_C(15)) << 16;
5115
5
      Value |= op & UINT64_C(16);
5116
5
      // op: lane
5117
5
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5118
5
      Value |= (op & UINT64_C(7)) << 5;
5119
5
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5120
5
      break;
5121
8
    }
5122
72
    case ARM::VLD1d16Twb_fixed:
5123
72
    case ARM::VLD1d16wb_fixed:
5124
72
    case ARM::VLD1d32Twb_fixed:
5125
72
    case ARM::VLD1d32wb_fixed:
5126
72
    case ARM::VLD1d64Twb_fixed:
5127
72
    case ARM::VLD1d64wb_fixed:
5128
72
    case ARM::VLD1d8Twb_fixed:
5129
72
    case ARM::VLD1d8wb_fixed: {
5130
72
      // op: Vd
5131
72
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5132
72
      Value |= (op & UINT64_C(16)) << 18;
5133
72
      Value |= (op & UINT64_C(15)) << 12;
5134
72
      // op: Rn
5135
72
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5136
72
      Value |= (op & UINT64_C(15)) << 16;
5137
72
      Value |= op & UINT64_C(16);
5138
72
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5139
72
      break;
5140
72
    }
5141
233
    case ARM::VLD1d16Qwb_register:
5142
233
    case ARM::VLD1d32Qwb_register:
5143
233
    case ARM::VLD1d64Qwb_register:
5144
233
    case ARM::VLD1d8Qwb_register:
5145
233
    case ARM::VLD1q16wb_register:
5146
233
    case ARM::VLD1q32wb_register:
5147
233
    case ARM::VLD1q64wb_register:
5148
233
    case ARM::VLD1q8wb_register:
5149
233
    case ARM::VLD2b16wb_register:
5150
233
    case ARM::VLD2b32wb_register:
5151
233
    case ARM::VLD2b8wb_register:
5152
233
    case ARM::VLD2d16wb_register:
5153
233
    case ARM::VLD2d32wb_register:
5154
233
    case ARM::VLD2d8wb_register:
5155
233
    case ARM::VLD2q16wb_register:
5156
233
    case ARM::VLD2q32wb_register:
5157
233
    case ARM::VLD2q8wb_register: {
5158
233
      // op: Vd
5159
233
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5160
233
      Value |= (op & UINT64_C(16)) << 18;
5161
233
      Value |= (op & UINT64_C(15)) << 12;
5162
233
      // op: Rn
5163
233
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5164
233
      Value |= (op & UINT64_C(15)) << 16;
5165
233
      Value |= op & UINT64_C(48);
5166
233
      // op: Rm
5167
233
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
5168
233
      Value |= op & UINT64_C(15);
5169
233
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5170
233
      break;
5171
233
    }
5172
233
    case ARM::VLD1d16Qwb_fixed:
5173
212
    case ARM::VLD1d32Qwb_fixed:
5174
212
    case ARM::VLD1d64Qwb_fixed:
5175
212
    case ARM::VLD1d8Qwb_fixed:
5176
212
    case ARM::VLD1q16wb_fixed:
5177
212
    case ARM::VLD1q32wb_fixed:
5178
212
    case ARM::VLD1q64wb_fixed:
5179
212
    case ARM::VLD1q8wb_fixed:
5180
212
    case ARM::VLD2b16wb_fixed:
5181
212
    case ARM::VLD2b32wb_fixed:
5182
212
    case ARM::VLD2b8wb_fixed:
5183
212
    case ARM::VLD2d16wb_fixed:
5184
212
    case ARM::VLD2d32wb_fixed:
5185
212
    case ARM::VLD2d8wb_fixed:
5186
212
    case ARM::VLD2q16wb_fixed:
5187
212
    case ARM::VLD2q32wb_fixed:
5188
212
    case ARM::VLD2q8wb_fixed: {
5189
212
      // op: Vd
5190
212
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5191
212
      Value |= (op & UINT64_C(16)) << 18;
5192
212
      Value |= (op & UINT64_C(15)) << 12;
5193
212
      // op: Rn
5194
212
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5195
212
      Value |= (op & UINT64_C(15)) << 16;
5196
212
      Value |= op & UINT64_C(48);
5197
212
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5198
212
      break;
5199
212
    }
5200
212
    case ARM::VLD3LNd32:
5201
6
    case ARM::VLD3LNq32: {
5202
6
      // op: Vd
5203
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5204
6
      Value |= (op & UINT64_C(16)) << 18;
5205
6
      Value |= (op & UINT64_C(15)) << 12;
5206
6
      // op: Rn
5207
6
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5208
6
      Value |= (op & UINT64_C(15)) << 16;
5209
6
      // op: lane
5210
6
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5211
6
      Value |= (op & UINT64_C(1)) << 7;
5212
6
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5213
6
      break;
5214
6
    }
5215
6
    case ARM::VLD3LNd16:
5216
6
    case ARM::VLD3LNq16: {
5217
6
      // op: Vd
5218
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5219
6
      Value |= (op & UINT64_C(16)) << 18;
5220
6
      Value |= (op & UINT64_C(15)) << 12;
5221
6
      // op: Rn
5222
6
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5223
6
      Value |= (op & UINT64_C(15)) << 16;
5224
6
      // op: lane
5225
6
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5226
6
      Value |= (op & UINT64_C(3)) << 6;
5227
6
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5228
6
      break;
5229
6
    }
5230
6
    case ARM::VLD3LNd8: {
5231
3
      // op: Vd
5232
3
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5233
3
      Value |= (op & UINT64_C(16)) << 18;
5234
3
      Value |= (op & UINT64_C(15)) << 12;
5235
3
      // op: Rn
5236
3
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5237
3
      Value |= (op & UINT64_C(15)) << 16;
5238
3
      // op: lane
5239
3
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5240
3
      Value |= (op & UINT64_C(7)) << 5;
5241
3
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5242
3
      break;
5243
6
    }
5244
9
    case ARM::VLD2LNd32_UPD:
5245
9
    case ARM::VLD2LNq32_UPD: {
5246
9
      // op: Vd
5247
9
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5248
9
      Value |= (op & UINT64_C(16)) << 18;
5249
9
      Value |= (op & UINT64_C(15)) << 12;
5250
9
      // op: Rn
5251
9
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5252
9
      Value |= (op & UINT64_C(15)) << 16;
5253
9
      Value |= op & UINT64_C(16);
5254
9
      // op: Rm
5255
9
      op = getAddrMode6OffsetOpValue(MI, 5, Fixups, STI);
5256
9
      Value |= op & UINT64_C(15);
5257
9
      // op: lane
5258
9
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5259
9
      Value |= (op & UINT64_C(1)) << 7;
5260
9
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5261
9
      break;
5262
9
    }
5263
9
    case ARM::VLD2LNd16_UPD:
5264
8
    case ARM::VLD2LNq16_UPD: {
5265
8
      // op: Vd
5266
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5267
8
      Value |= (op & UINT64_C(16)) << 18;
5268
8
      Value |= (op & UINT64_C(15)) << 12;
5269
8
      // op: Rn
5270
8
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5271
8
      Value |= (op & UINT64_C(15)) << 16;
5272
8
      Value |= op & UINT64_C(16);
5273
8
      // op: Rm
5274
8
      op = getAddrMode6OffsetOpValue(MI, 5, Fixups, STI);
5275
8
      Value |= op & UINT64_C(15);
5276
8
      // op: lane
5277
8
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5278
8
      Value |= (op & UINT64_C(3)) << 6;
5279
8
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5280
8
      break;
5281
8
    }
5282
8
    case ARM::VLD2LNd8_UPD: {
5283
6
      // op: Vd
5284
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5285
6
      Value |= (op & UINT64_C(16)) << 18;
5286
6
      Value |= (op & UINT64_C(15)) << 12;
5287
6
      // op: Rn
5288
6
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5289
6
      Value |= (op & UINT64_C(15)) << 16;
5290
6
      Value |= op & UINT64_C(16);
5291
6
      // op: Rm
5292
6
      op = getAddrMode6OffsetOpValue(MI, 5, Fixups, STI);
5293
6
      Value |= op & UINT64_C(15);
5294
6
      // op: lane
5295
6
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5296
6
      Value |= (op & UINT64_C(7)) << 5;
5297
6
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5298
6
      break;
5299
8
    }
5300
21
    case ARM::VLD3d16:
5301
21
    case ARM::VLD3d32:
5302
21
    case ARM::VLD3d8:
5303
21
    case ARM::VLD3q16:
5304
21
    case ARM::VLD3q32:
5305
21
    case ARM::VLD3q8: {
5306
21
      // op: Vd