Coverage Report

Created: 2018-09-19 20:53

/Users/buildslave/jenkins/workspace/clang-stage2-coverage-R/clang-build/lib/Target/ARM/ARMGenMCCodeEmitter.inc
Line
Count
Source (jump to first uncovered line)
1
/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2
|*                                                                            *|
3
|* Machine Code Emitter                                                       *|
4
|*                                                                            *|
5
|* Automatically generated file, do not edit!                                 *|
6
|*                                                                            *|
7
\*===----------------------------------------------------------------------===*/
8
9
uint64_t ARMMCCodeEmitter::getBinaryCodeForInstr(const MCInst &MI,
10
    SmallVectorImpl<MCFixup> &Fixups,
11
655k
    const MCSubtargetInfo &STI) const {
12
655k
  static const uint64_t InstBits[] = {
13
655k
    UINT64_C(0),
14
655k
    UINT64_C(0),
15
655k
    UINT64_C(0),
16
655k
    UINT64_C(0),
17
655k
    UINT64_C(0),
18
655k
    UINT64_C(0),
19
655k
    UINT64_C(0),
20
655k
    UINT64_C(0),
21
655k
    UINT64_C(0),
22
655k
    UINT64_C(0),
23
655k
    UINT64_C(0),
24
655k
    UINT64_C(0),
25
655k
    UINT64_C(0),
26
655k
    UINT64_C(0),
27
655k
    UINT64_C(0),
28
655k
    UINT64_C(0),
29
655k
    UINT64_C(0),
30
655k
    UINT64_C(0),
31
655k
    UINT64_C(0),
32
655k
    UINT64_C(0),
33
655k
    UINT64_C(0),
34
655k
    UINT64_C(0),
35
655k
    UINT64_C(0),
36
655k
    UINT64_C(0),
37
655k
    UINT64_C(0),
38
655k
    UINT64_C(0),
39
655k
    UINT64_C(0),
40
655k
    UINT64_C(0),
41
655k
    UINT64_C(0),
42
655k
    UINT64_C(0),
43
655k
    UINT64_C(0),
44
655k
    UINT64_C(0),
45
655k
    UINT64_C(0),
46
655k
    UINT64_C(0),
47
655k
    UINT64_C(0),
48
655k
    UINT64_C(0),
49
655k
    UINT64_C(0),
50
655k
    UINT64_C(0),
51
655k
    UINT64_C(0),
52
655k
    UINT64_C(0),
53
655k
    UINT64_C(0),
54
655k
    UINT64_C(0),
55
655k
    UINT64_C(0),
56
655k
    UINT64_C(0),
57
655k
    UINT64_C(0),
58
655k
    UINT64_C(0),
59
655k
    UINT64_C(0),
60
655k
    UINT64_C(0),
61
655k
    UINT64_C(0),
62
655k
    UINT64_C(0),
63
655k
    UINT64_C(0),
64
655k
    UINT64_C(0),
65
655k
    UINT64_C(0),
66
655k
    UINT64_C(0),
67
655k
    UINT64_C(0),
68
655k
    UINT64_C(0),
69
655k
    UINT64_C(0),
70
655k
    UINT64_C(0),
71
655k
    UINT64_C(0),
72
655k
    UINT64_C(0),
73
655k
    UINT64_C(0),
74
655k
    UINT64_C(0),
75
655k
    UINT64_C(0),
76
655k
    UINT64_C(0),
77
655k
    UINT64_C(0),
78
655k
    UINT64_C(0),
79
655k
    UINT64_C(0),
80
655k
    UINT64_C(0),
81
655k
    UINT64_C(0),
82
655k
    UINT64_C(0),
83
655k
    UINT64_C(0),
84
655k
    UINT64_C(0),
85
655k
    UINT64_C(0),
86
655k
    UINT64_C(0),
87
655k
    UINT64_C(0),
88
655k
    UINT64_C(0),
89
655k
    UINT64_C(0),
90
655k
    UINT64_C(0),
91
655k
    UINT64_C(0),
92
655k
    UINT64_C(0),
93
655k
    UINT64_C(0),
94
655k
    UINT64_C(0),
95
655k
    UINT64_C(0),
96
655k
    UINT64_C(0),
97
655k
    UINT64_C(0),
98
655k
    UINT64_C(0),
99
655k
    UINT64_C(0),
100
655k
    UINT64_C(0),
101
655k
    UINT64_C(0),
102
655k
    UINT64_C(0),
103
655k
    UINT64_C(0),
104
655k
    UINT64_C(0),
105
655k
    UINT64_C(0),
106
655k
    UINT64_C(0),
107
655k
    UINT64_C(0),
108
655k
    UINT64_C(0),
109
655k
    UINT64_C(0),
110
655k
    UINT64_C(0),
111
655k
    UINT64_C(0),
112
655k
    UINT64_C(0),
113
655k
    UINT64_C(0),
114
655k
    UINT64_C(0),
115
655k
    UINT64_C(0),
116
655k
    UINT64_C(0),
117
655k
    UINT64_C(0),
118
655k
    UINT64_C(0),
119
655k
    UINT64_C(0),
120
655k
    UINT64_C(0),
121
655k
    UINT64_C(0),
122
655k
    UINT64_C(0),
123
655k
    UINT64_C(0),
124
655k
    UINT64_C(0),
125
655k
    UINT64_C(0),
126
655k
    UINT64_C(0),
127
655k
    UINT64_C(0),
128
655k
    UINT64_C(0),
129
655k
    UINT64_C(0),
130
655k
    UINT64_C(0),
131
655k
    UINT64_C(0),
132
655k
    UINT64_C(0),
133
655k
    UINT64_C(0),
134
655k
    UINT64_C(0),
135
655k
    UINT64_C(0),
136
655k
    UINT64_C(0),
137
655k
    UINT64_C(0),
138
655k
    UINT64_C(0),
139
655k
    UINT64_C(0),
140
655k
    UINT64_C(0),
141
655k
    UINT64_C(0),
142
655k
    UINT64_C(0),
143
655k
    UINT64_C(0),
144
655k
    UINT64_C(0),
145
655k
    UINT64_C(0),
146
655k
    UINT64_C(0),
147
655k
    UINT64_C(0),
148
655k
    UINT64_C(0),
149
655k
    UINT64_C(0),
150
655k
    UINT64_C(0),
151
655k
    UINT64_C(0),
152
655k
    UINT64_C(0),
153
655k
    UINT64_C(0),
154
655k
    UINT64_C(0),
155
655k
    UINT64_C(0),
156
655k
    UINT64_C(0),
157
655k
    UINT64_C(0),
158
655k
    UINT64_C(0),
159
655k
    UINT64_C(0),
160
655k
    UINT64_C(0),
161
655k
    UINT64_C(0),
162
655k
    UINT64_C(0),
163
655k
    UINT64_C(0),
164
655k
    UINT64_C(0),
165
655k
    UINT64_C(0),
166
655k
    UINT64_C(0),
167
655k
    UINT64_C(0),
168
655k
    UINT64_C(0),
169
655k
    UINT64_C(0),
170
655k
    UINT64_C(0),
171
655k
    UINT64_C(0),
172
655k
    UINT64_C(0),
173
655k
    UINT64_C(0),
174
655k
    UINT64_C(0),
175
655k
    UINT64_C(0),
176
655k
    UINT64_C(0),
177
655k
    UINT64_C(0),
178
655k
    UINT64_C(0),
179
655k
    UINT64_C(0),
180
655k
    UINT64_C(0),
181
655k
    UINT64_C(0),
182
655k
    UINT64_C(0),
183
655k
    UINT64_C(0),
184
655k
    UINT64_C(0),
185
655k
    UINT64_C(0),
186
655k
    UINT64_C(0),
187
655k
    UINT64_C(0),
188
655k
    UINT64_C(0),
189
655k
    UINT64_C(0),
190
655k
    UINT64_C(0),
191
655k
    UINT64_C(0),
192
655k
    UINT64_C(0),
193
655k
    UINT64_C(0),
194
655k
    UINT64_C(0),
195
655k
    UINT64_C(0),
196
655k
    UINT64_C(0),
197
655k
    UINT64_C(0),
198
655k
    UINT64_C(0),
199
655k
    UINT64_C(0),
200
655k
    UINT64_C(0),
201
655k
    UINT64_C(0),
202
655k
    UINT64_C(0),
203
655k
    UINT64_C(0),
204
655k
    UINT64_C(0),
205
655k
    UINT64_C(0),
206
655k
    UINT64_C(0),
207
655k
    UINT64_C(0),
208
655k
    UINT64_C(0),
209
655k
    UINT64_C(0),
210
655k
    UINT64_C(0),
211
655k
    UINT64_C(0),
212
655k
    UINT64_C(0),
213
655k
    UINT64_C(0),
214
655k
    UINT64_C(0),
215
655k
    UINT64_C(0),
216
655k
    UINT64_C(0),
217
655k
    UINT64_C(0),
218
655k
    UINT64_C(0),
219
655k
    UINT64_C(0),
220
655k
    UINT64_C(0),
221
655k
    UINT64_C(0),
222
655k
    UINT64_C(0),
223
655k
    UINT64_C(0),
224
655k
    UINT64_C(0),
225
655k
    UINT64_C(0),
226
655k
    UINT64_C(0),
227
655k
    UINT64_C(0),
228
655k
    UINT64_C(0),
229
655k
    UINT64_C(0),
230
655k
    UINT64_C(0),
231
655k
    UINT64_C(0),
232
655k
    UINT64_C(0),
233
655k
    UINT64_C(0),
234
655k
    UINT64_C(0),
235
655k
    UINT64_C(0),
236
655k
    UINT64_C(0),
237
655k
    UINT64_C(0),
238
655k
    UINT64_C(0),
239
655k
    UINT64_C(0),
240
655k
    UINT64_C(0),
241
655k
    UINT64_C(0),
242
655k
    UINT64_C(0),
243
655k
    UINT64_C(0),
244
655k
    UINT64_C(0),
245
655k
    UINT64_C(0),
246
655k
    UINT64_C(0),
247
655k
    UINT64_C(0),
248
655k
    UINT64_C(0),
249
655k
    UINT64_C(0),
250
655k
    UINT64_C(0),
251
655k
    UINT64_C(0),
252
655k
    UINT64_C(0),
253
655k
    UINT64_C(0),
254
655k
    UINT64_C(0),
255
655k
    UINT64_C(0),
256
655k
    UINT64_C(0),
257
655k
    UINT64_C(0),
258
655k
    UINT64_C(0),
259
655k
    UINT64_C(0),
260
655k
    UINT64_C(0),
261
655k
    UINT64_C(0),
262
655k
    UINT64_C(0),
263
655k
    UINT64_C(0),
264
655k
    UINT64_C(0),
265
655k
    UINT64_C(0),
266
655k
    UINT64_C(0),
267
655k
    UINT64_C(0),
268
655k
    UINT64_C(0),
269
655k
    UINT64_C(0),
270
655k
    UINT64_C(0),
271
655k
    UINT64_C(0),
272
655k
    UINT64_C(0),
273
655k
    UINT64_C(0),
274
655k
    UINT64_C(0),
275
655k
    UINT64_C(0),
276
655k
    UINT64_C(0),
277
655k
    UINT64_C(0),
278
655k
    UINT64_C(0),
279
655k
    UINT64_C(0),
280
655k
    UINT64_C(0),
281
655k
    UINT64_C(0),
282
655k
    UINT64_C(0),
283
655k
    UINT64_C(0),
284
655k
    UINT64_C(0),
285
655k
    UINT64_C(0),
286
655k
    UINT64_C(0),
287
655k
    UINT64_C(0),
288
655k
    UINT64_C(0),
289
655k
    UINT64_C(0),
290
655k
    UINT64_C(0),
291
655k
    UINT64_C(0),
292
655k
    UINT64_C(0),
293
655k
    UINT64_C(0),
294
655k
    UINT64_C(0),
295
655k
    UINT64_C(0),
296
655k
    UINT64_C(0),
297
655k
    UINT64_C(0),
298
655k
    UINT64_C(0),
299
655k
    UINT64_C(0),
300
655k
    UINT64_C(0),
301
655k
    UINT64_C(0),
302
655k
    UINT64_C(0),
303
655k
    UINT64_C(0),
304
655k
    UINT64_C(0),
305
655k
    UINT64_C(0),
306
655k
    UINT64_C(0),
307
655k
    UINT64_C(0),
308
655k
    UINT64_C(0),
309
655k
    UINT64_C(0),
310
655k
    UINT64_C(0),
311
655k
    UINT64_C(0),
312
655k
    UINT64_C(0),
313
655k
    UINT64_C(0),
314
655k
    UINT64_C(0),
315
655k
    UINT64_C(0),
316
655k
    UINT64_C(0),
317
655k
    UINT64_C(0),
318
655k
    UINT64_C(0),
319
655k
    UINT64_C(0),
320
655k
    UINT64_C(0),
321
655k
    UINT64_C(0),
322
655k
    UINT64_C(0),
323
655k
    UINT64_C(0),
324
655k
    UINT64_C(0),
325
655k
    UINT64_C(0),
326
655k
    UINT64_C(0),
327
655k
    UINT64_C(0),
328
655k
    UINT64_C(0),
329
655k
    UINT64_C(0),
330
655k
    UINT64_C(0),
331
655k
    UINT64_C(0),
332
655k
    UINT64_C(0),
333
655k
    UINT64_C(0),
334
655k
    UINT64_C(0),
335
655k
    UINT64_C(0),
336
655k
    UINT64_C(0),
337
655k
    UINT64_C(0),
338
655k
    UINT64_C(0),
339
655k
    UINT64_C(0),
340
655k
    UINT64_C(0),
341
655k
    UINT64_C(0),
342
655k
    UINT64_C(0),
343
655k
    UINT64_C(0),
344
655k
    UINT64_C(0),
345
655k
    UINT64_C(0),
346
655k
    UINT64_C(0),
347
655k
    UINT64_C(0),
348
655k
    UINT64_C(0),
349
655k
    UINT64_C(0),
350
655k
    UINT64_C(0),
351
655k
    UINT64_C(0),
352
655k
    UINT64_C(0),
353
655k
    UINT64_C(0),
354
655k
    UINT64_C(0),
355
655k
    UINT64_C(0),
356
655k
    UINT64_C(0),
357
655k
    UINT64_C(0),
358
655k
    UINT64_C(0),
359
655k
    UINT64_C(0),
360
655k
    UINT64_C(0),
361
655k
    UINT64_C(0),
362
655k
    UINT64_C(0),
363
655k
    UINT64_C(0),
364
655k
    UINT64_C(0),
365
655k
    UINT64_C(0),
366
655k
    UINT64_C(0),
367
655k
    UINT64_C(0),
368
655k
    UINT64_C(0),
369
655k
    UINT64_C(0),
370
655k
    UINT64_C(0),
371
655k
    UINT64_C(0),
372
655k
    UINT64_C(0),
373
655k
    UINT64_C(0),
374
655k
    UINT64_C(0),
375
655k
    UINT64_C(0),
376
655k
    UINT64_C(0),
377
655k
    UINT64_C(0),
378
655k
    UINT64_C(0),
379
655k
    UINT64_C(0),
380
655k
    UINT64_C(0),
381
655k
    UINT64_C(0),
382
655k
    UINT64_C(0),
383
655k
    UINT64_C(0),
384
655k
    UINT64_C(0),
385
655k
    UINT64_C(0),
386
655k
    UINT64_C(0),
387
655k
    UINT64_C(0),
388
655k
    UINT64_C(0),
389
655k
    UINT64_C(0),
390
655k
    UINT64_C(0),
391
655k
    UINT64_C(0),
392
655k
    UINT64_C(0),
393
655k
    UINT64_C(0),
394
655k
    UINT64_C(0),
395
655k
    UINT64_C(0),
396
655k
    UINT64_C(0),
397
655k
    UINT64_C(0),
398
655k
    UINT64_C(0),
399
655k
    UINT64_C(0),
400
655k
    UINT64_C(0),
401
655k
    UINT64_C(0),
402
655k
    UINT64_C(0),
403
655k
    UINT64_C(0),
404
655k
    UINT64_C(0),
405
655k
    UINT64_C(0),
406
655k
    UINT64_C(0),
407
655k
    UINT64_C(0),
408
655k
    UINT64_C(0),
409
655k
    UINT64_C(0),
410
655k
    UINT64_C(0),
411
655k
    UINT64_C(0),
412
655k
    UINT64_C(0),
413
655k
    UINT64_C(0),
414
655k
    UINT64_C(0),
415
655k
    UINT64_C(0),
416
655k
    UINT64_C(0),
417
655k
    UINT64_C(0),
418
655k
    UINT64_C(0),
419
655k
    UINT64_C(0),
420
655k
    UINT64_C(0),
421
655k
    UINT64_C(0),
422
655k
    UINT64_C(0),
423
655k
    UINT64_C(0),
424
655k
    UINT64_C(0),
425
655k
    UINT64_C(0),
426
655k
    UINT64_C(0),
427
655k
    UINT64_C(0),
428
655k
    UINT64_C(0),
429
655k
    UINT64_C(0),
430
655k
    UINT64_C(0),
431
655k
    UINT64_C(0),
432
655k
    UINT64_C(0),
433
655k
    UINT64_C(0),
434
655k
    UINT64_C(0),
435
655k
    UINT64_C(0),
436
655k
    UINT64_C(0),
437
655k
    UINT64_C(0),
438
655k
    UINT64_C(0),
439
655k
    UINT64_C(0),
440
655k
    UINT64_C(0),
441
655k
    UINT64_C(0),
442
655k
    UINT64_C(0),
443
655k
    UINT64_C(0),
444
655k
    UINT64_C(0),
445
655k
    UINT64_C(0),
446
655k
    UINT64_C(0),
447
655k
    UINT64_C(0),
448
655k
    UINT64_C(0),
449
655k
    UINT64_C(0),
450
655k
    UINT64_C(0),
451
655k
    UINT64_C(0),
452
655k
    UINT64_C(0),
453
655k
    UINT64_C(0),
454
655k
    UINT64_C(0),
455
655k
    UINT64_C(0),
456
655k
    UINT64_C(0),
457
655k
    UINT64_C(0),
458
655k
    UINT64_C(0),
459
655k
    UINT64_C(0),
460
655k
    UINT64_C(0),
461
655k
    UINT64_C(0),
462
655k
    UINT64_C(0),
463
655k
    UINT64_C(0),
464
655k
    UINT64_C(0),
465
655k
    UINT64_C(0),
466
655k
    UINT64_C(0),
467
655k
    UINT64_C(0),
468
655k
    UINT64_C(0),
469
655k
    UINT64_C(0),
470
655k
    UINT64_C(0),
471
655k
    UINT64_C(0),
472
655k
    UINT64_C(0),
473
655k
    UINT64_C(0),
474
655k
    UINT64_C(0),
475
655k
    UINT64_C(0),
476
655k
    UINT64_C(0),
477
655k
    UINT64_C(0),
478
655k
    UINT64_C(0),
479
655k
    UINT64_C(0),
480
655k
    UINT64_C(0),
481
655k
    UINT64_C(0),
482
655k
    UINT64_C(0),
483
655k
    UINT64_C(0),
484
655k
    UINT64_C(0),
485
655k
    UINT64_C(0),
486
655k
    UINT64_C(0),
487
655k
    UINT64_C(0),
488
655k
    UINT64_C(0),
489
655k
    UINT64_C(0),
490
655k
    UINT64_C(0),
491
655k
    UINT64_C(0),
492
655k
    UINT64_C(0),
493
655k
    UINT64_C(0),
494
655k
    UINT64_C(0),
495
655k
    UINT64_C(0),
496
655k
    UINT64_C(0),
497
655k
    UINT64_C(0),
498
655k
    UINT64_C(0),
499
655k
    UINT64_C(0),
500
655k
    UINT64_C(0),
501
655k
    UINT64_C(0),
502
655k
    UINT64_C(0),
503
655k
    UINT64_C(0),
504
655k
    UINT64_C(0),
505
655k
    UINT64_C(0),
506
655k
    UINT64_C(0),
507
655k
    UINT64_C(0),
508
655k
    UINT64_C(0),
509
655k
    UINT64_C(0),
510
655k
    UINT64_C(0),
511
655k
    UINT64_C(0),
512
655k
    UINT64_C(0),
513
655k
    UINT64_C(0),
514
655k
    UINT64_C(0),
515
655k
    UINT64_C(0),
516
655k
    UINT64_C(0),
517
655k
    UINT64_C(0),
518
655k
    UINT64_C(0),
519
655k
    UINT64_C(0),
520
655k
    UINT64_C(0),
521
655k
    UINT64_C(0),
522
655k
    UINT64_C(0),
523
655k
    UINT64_C(0),
524
655k
    UINT64_C(0),
525
655k
    UINT64_C(0),
526
655k
    UINT64_C(0),
527
655k
    UINT64_C(0),
528
655k
    UINT64_C(0),
529
655k
    UINT64_C(0),
530
655k
    UINT64_C(0),
531
655k
    UINT64_C(0),
532
655k
    UINT64_C(0),
533
655k
    UINT64_C(0),
534
655k
    UINT64_C(0),
535
655k
    UINT64_C(0),
536
655k
    UINT64_C(0),
537
655k
    UINT64_C(0),
538
655k
    UINT64_C(0),
539
655k
    UINT64_C(0),
540
655k
    UINT64_C(0),
541
655k
    UINT64_C(0),
542
655k
    UINT64_C(0),
543
655k
    UINT64_C(0),
544
655k
    UINT64_C(0),
545
655k
    UINT64_C(0),
546
655k
    UINT64_C(0),
547
655k
    UINT64_C(0),
548
655k
    UINT64_C(0),
549
655k
    UINT64_C(0),
550
655k
    UINT64_C(0),
551
655k
    UINT64_C(0),
552
655k
    UINT64_C(0),
553
655k
    UINT64_C(44040192), // ADCri
554
655k
    UINT64_C(10485760), // ADCrr
555
655k
    UINT64_C(10485760), // ADCrsi
556
655k
    UINT64_C(10485776), // ADCrsr
557
655k
    UINT64_C(41943040), // ADDri
558
655k
    UINT64_C(8388608),  // ADDrr
559
655k
    UINT64_C(8388608),  // ADDrsi
560
655k
    UINT64_C(8388624),  // ADDrsr
561
655k
    UINT64_C(34537472), // ADR
562
655k
    UINT64_C(4088398656), // AESD
563
655k
    UINT64_C(4088398592), // AESE
564
655k
    UINT64_C(4088398784), // AESIMC
565
655k
    UINT64_C(4088398720), // AESMC
566
655k
    UINT64_C(33554432), // ANDri
567
655k
    UINT64_C(0),  // ANDrr
568
655k
    UINT64_C(0),  // ANDrsi
569
655k
    UINT64_C(16), // ANDrsr
570
655k
    UINT64_C(130023455),  // BFC
571
655k
    UINT64_C(130023440),  // BFI
572
655k
    UINT64_C(62914560), // BICri
573
655k
    UINT64_C(29360128), // BICrr
574
655k
    UINT64_C(29360128), // BICrsi
575
655k
    UINT64_C(29360144), // BICrsr
576
655k
    UINT64_C(3776970864), // BKPT
577
655k
    UINT64_C(3942645760), // BL
578
655k
    UINT64_C(3778019120), // BLX
579
655k
    UINT64_C(19922736), // BLX_pred
580
655k
    UINT64_C(4194304000), // BLXi
581
655k
    UINT64_C(184549376),  // BL_pred
582
655k
    UINT64_C(3778019088), // BX
583
655k
    UINT64_C(19922720), // BXJ
584
655k
    UINT64_C(19922718), // BX_RET
585
655k
    UINT64_C(19922704), // BX_pred
586
655k
    UINT64_C(167772160),  // Bcc
587
655k
    UINT64_C(234881024),  // CDP
588
655k
    UINT64_C(4261412864), // CDP2
589
655k
    UINT64_C(4118802463), // CLREX
590
655k
    UINT64_C(24055568), // CLZ
591
655k
    UINT64_C(57671680), // CMNri
592
655k
    UINT64_C(24117248), // CMNzrr
593
655k
    UINT64_C(24117248), // CMNzrsi
594
655k
    UINT64_C(24117264), // CMNzrsr
595
655k
    UINT64_C(55574528), // CMPri
596
655k
    UINT64_C(22020096), // CMPrr
597
655k
    UINT64_C(22020096), // CMPrsi
598
655k
    UINT64_C(22020112), // CMPrsr
599
655k
    UINT64_C(4043440128), // CPS1p
600
655k
    UINT64_C(4043309056), // CPS2p
601
655k
    UINT64_C(4043440128), // CPS3p
602
655k
    UINT64_C(3774873664), // CRC32B
603
655k
    UINT64_C(3774874176), // CRC32CB
604
655k
    UINT64_C(3776971328), // CRC32CH
605
655k
    UINT64_C(3779068480), // CRC32CW
606
655k
    UINT64_C(3776970816), // CRC32H
607
655k
    UINT64_C(3779067968), // CRC32W
608
655k
    UINT64_C(52490480), // DBG
609
655k
    UINT64_C(4118802512), // DMB
610
655k
    UINT64_C(4118802496), // DSB
611
655k
    UINT64_C(35651584), // EORri
612
655k
    UINT64_C(2097152),  // EORrr
613
655k
    UINT64_C(2097152),  // EORrsi
614
655k
    UINT64_C(2097168),  // EORrsr
615
655k
    UINT64_C(23068782), // ERET
616
655k
    UINT64_C(246418176),  // FCONSTD
617
655k
    UINT64_C(246417664),  // FCONSTH
618
655k
    UINT64_C(246417920),  // FCONSTS
619
655k
    UINT64_C(221252353),  // FLDMXDB_UPD
620
655k
    UINT64_C(210766593),  // FLDMXIA
621
655k
    UINT64_C(212863745),  // FLDMXIA_UPD
622
655k
    UINT64_C(250739216),  // FMSTAT
623
655k
    UINT64_C(220203777),  // FSTMXDB_UPD
624
655k
    UINT64_C(209718017),  // FSTMXIA
625
655k
    UINT64_C(211815169),  // FSTMXIA_UPD
626
655k
    UINT64_C(52490240), // HINT
627
655k
    UINT64_C(3774873712), // HLT
628
655k
    UINT64_C(3779068016), // HVC
629
655k
    UINT64_C(4118802528), // ISB
630
655k
    UINT64_C(26217631), // LDA
631
655k
    UINT64_C(30411935), // LDAB
632
655k
    UINT64_C(26218143), // LDAEX
633
655k
    UINT64_C(30412447), // LDAEXB
634
655k
    UINT64_C(28315295), // LDAEXD
635
655k
    UINT64_C(32509599), // LDAEXH
636
655k
    UINT64_C(32509087), // LDAH
637
655k
    UINT64_C(4249878528), // LDC2L_OFFSET
638
655k
    UINT64_C(4241489920), // LDC2L_OPTION
639
655k
    UINT64_C(4235198464), // LDC2L_POST
640
655k
    UINT64_C(4251975680), // LDC2L_PRE
641
655k
    UINT64_C(4245684224), // LDC2_OFFSET
642
655k
    UINT64_C(4237295616), // LDC2_OPTION
643
655k
    UINT64_C(4231004160), // LDC2_POST
644
655k
    UINT64_C(4247781376), // LDC2_PRE
645
655k
    UINT64_C(223346688),  // LDCL_OFFSET
646
655k
    UINT64_C(214958080),  // LDCL_OPTION
647
655k
    UINT64_C(208666624),  // LDCL_POST
648
655k
    UINT64_C(225443840),  // LDCL_PRE
649
655k
    UINT64_C(219152384),  // LDC_OFFSET
650
655k
    UINT64_C(210763776),  // LDC_OPTION
651
655k
    UINT64_C(204472320),  // LDC_POST
652
655k
    UINT64_C(221249536),  // LDC_PRE
653
655k
    UINT64_C(135266304),  // LDMDA
654
655k
    UINT64_C(137363456),  // LDMDA_UPD
655
655k
    UINT64_C(152043520),  // LDMDB
656
655k
    UINT64_C(154140672),  // LDMDB_UPD
657
655k
    UINT64_C(143654912),  // LDMIA
658
655k
    UINT64_C(145752064),  // LDMIA_UPD
659
655k
    UINT64_C(160432128),  // LDMIB
660
655k
    UINT64_C(162529280),  // LDMIB_UPD
661
655k
    UINT64_C(74448896), // LDRBT_POST_IMM
662
655k
    UINT64_C(108003328),  // LDRBT_POST_REG
663
655k
    UINT64_C(72351744), // LDRB_POST_IMM
664
655k
    UINT64_C(105906176),  // LDRB_POST_REG
665
655k
    UINT64_C(91226112), // LDRB_PRE_IMM
666
655k
    UINT64_C(124780544),  // LDRB_PRE_REG
667
655k
    UINT64_C(89128960), // LDRBi12
668
655k
    UINT64_C(122683392),  // LDRBrs
669
655k
    UINT64_C(16777424), // LDRD
670
655k
    UINT64_C(208),  // LDRD_POST
671
655k
    UINT64_C(18874576), // LDRD_PRE
672
655k
    UINT64_C(26218399), // LDREX
673
655k
    UINT64_C(30412703), // LDREXB
674
655k
    UINT64_C(28315551), // LDREXD
675
655k
    UINT64_C(32509855), // LDREXH
676
655k
    UINT64_C(17825968), // LDRH
677
655k
    UINT64_C(7340208),  // LDRHTi
678
655k
    UINT64_C(3145904),  // LDRHTr
679
655k
    UINT64_C(1048752),  // LDRH_POST
680
655k
    UINT64_C(19923120), // LDRH_PRE
681
655k
    UINT64_C(17826000), // LDRSB
682
655k
    UINT64_C(7340240),  // LDRSBTi
683
655k
    UINT64_C(3145936),  // LDRSBTr
684
655k
    UINT64_C(1048784),  // LDRSB_POST
685
655k
    UINT64_C(19923152), // LDRSB_PRE
686
655k
    UINT64_C(17826032), // LDRSH
687
655k
    UINT64_C(7340272),  // LDRSHTi
688
655k
    UINT64_C(3145968),  // LDRSHTr
689
655k
    UINT64_C(1048816),  // LDRSH_POST
690
655k
    UINT64_C(19923184), // LDRSH_PRE
691
655k
    UINT64_C(70254592), // LDRT_POST_IMM
692
655k
    UINT64_C(103809024),  // LDRT_POST_REG
693
655k
    UINT64_C(68157440), // LDR_POST_IMM
694
655k
    UINT64_C(101711872),  // LDR_POST_REG
695
655k
    UINT64_C(87031808), // LDR_PRE_IMM
696
655k
    UINT64_C(120586240),  // LDR_PRE_REG
697
655k
    UINT64_C(85917696), // LDRcp
698
655k
    UINT64_C(84934656), // LDRi12
699
655k
    UINT64_C(118489088),  // LDRrs
700
655k
    UINT64_C(234881040),  // MCR
701
655k
    UINT64_C(4261412880), // MCR2
702
655k
    UINT64_C(205520896),  // MCRR
703
655k
    UINT64_C(4232052736), // MCRR2
704
655k
    UINT64_C(2097296),  // MLA
705
655k
    UINT64_C(6291600),  // MLS
706
655k
    UINT64_C(27324430), // MOVPCLR
707
655k
    UINT64_C(54525952), // MOVTi16
708
655k
    UINT64_C(60817408), // MOVi
709
655k
    UINT64_C(50331648), // MOVi16
710
655k
    UINT64_C(27262976), // MOVr
711
655k
    UINT64_C(27262976), // MOVr_TC
712
655k
    UINT64_C(27262976), // MOVsi
713
655k
    UINT64_C(27262992), // MOVsr
714
655k
    UINT64_C(235929616),  // MRC
715
655k
    UINT64_C(4262461456), // MRC2
716
655k
    UINT64_C(206569472),  // MRRC
717
655k
    UINT64_C(4233101312), // MRRC2
718
655k
    UINT64_C(17760256), // MRS
719
655k
    UINT64_C(16777728), // MRSbanked
720
655k
    UINT64_C(21954560), // MRSsys
721
655k
    UINT64_C(18935808), // MSR
722
655k
    UINT64_C(18936320), // MSRbanked
723
655k
    UINT64_C(52490240), // MSRi
724
655k
    UINT64_C(144),  // MUL
725
655k
    UINT64_C(65011712), // MVNi
726
655k
    UINT64_C(31457280), // MVNr
727
655k
    UINT64_C(31457280), // MVNsi
728
655k
    UINT64_C(31457296), // MVNsr
729
655k
    UINT64_C(58720256), // ORRri
730
655k
    UINT64_C(25165824), // ORRrr
731
655k
    UINT64_C(25165824), // ORRrsi
732
655k
    UINT64_C(25165840), // ORRrsr
733
655k
    UINT64_C(109051920),  // PKHBT
734
655k
    UINT64_C(109051984),  // PKHTB
735
655k
    UINT64_C(4111527936), // PLDWi12
736
655k
    UINT64_C(4145082368), // PLDWrs
737
655k
    UINT64_C(4115722240), // PLDi12
738
655k
    UINT64_C(4149276672), // PLDrs
739
655k
    UINT64_C(4098945024), // PLIi12
740
655k
    UINT64_C(4132499456), // PLIrs
741
655k
    UINT64_C(16777296), // QADD
742
655k
    UINT64_C(102764304),  // QADD16
743
655k
    UINT64_C(102764432),  // QADD8
744
655k
    UINT64_C(102764336),  // QASX
745
655k
    UINT64_C(20971600), // QDADD
746
655k
    UINT64_C(23068752), // QDSUB
747
655k
    UINT64_C(102764368),  // QSAX
748
655k
    UINT64_C(18874448), // QSUB
749
655k
    UINT64_C(102764400),  // QSUB16
750
655k
    UINT64_C(102764528),  // QSUB8
751
655k
    UINT64_C(117378864),  // RBIT
752
655k
    UINT64_C(113184560),  // REV
753
655k
    UINT64_C(113184688),  // REV16
754
655k
    UINT64_C(117378992),  // REVSH
755
655k
    UINT64_C(4161800704), // RFEDA
756
655k
    UINT64_C(4163897856), // RFEDA_UPD
757
655k
    UINT64_C(4178577920), // RFEDB
758
655k
    UINT64_C(4180675072), // RFEDB_UPD
759
655k
    UINT64_C(4170189312), // RFEIA
760
655k
    UINT64_C(4172286464), // RFEIA_UPD
761
655k
    UINT64_C(4186966528), // RFEIB
762
655k
    UINT64_C(4189063680), // RFEIB_UPD
763
655k
    UINT64_C(39845888), // RSBri
764
655k
    UINT64_C(6291456),  // RSBrr
765
655k
    UINT64_C(6291456),  // RSBrsi
766
655k
    UINT64_C(6291472),  // RSBrsr
767
655k
    UINT64_C(48234496), // RSCri
768
655k
    UINT64_C(14680064), // RSCrr
769
655k
    UINT64_C(14680064), // RSCrsi
770
655k
    UINT64_C(14680080), // RSCrsr
771
655k
    UINT64_C(101715728),  // SADD16
772
655k
    UINT64_C(101715856),  // SADD8
773
655k
    UINT64_C(101715760),  // SASX
774
655k
    UINT64_C(46137344), // SBCri
775
655k
    UINT64_C(12582912), // SBCrr
776
655k
    UINT64_C(12582912), // SBCrsi
777
655k
    UINT64_C(12582928), // SBCrsr
778
655k
    UINT64_C(127926352),  // SBFX
779
655k
    UINT64_C(118550544),  // SDIV
780
655k
    UINT64_C(109055920),  // SEL
781
655k
    UINT64_C(4043374592), // SETEND
782
655k
    UINT64_C(4044357632), // SETPAN
783
655k
    UINT64_C(4060089408), // SHA1C
784
655k
    UINT64_C(4088988352), // SHA1H
785
655k
    UINT64_C(4062186560), // SHA1M
786
655k
    UINT64_C(4061137984), // SHA1P
787
655k
    UINT64_C(4063235136), // SHA1SU0
788
655k
    UINT64_C(4089054080), // SHA1SU1
789
655k
    UINT64_C(4076866624), // SHA256H
790
655k
    UINT64_C(4077915200), // SHA256H2
791
655k
    UINT64_C(4089054144), // SHA256SU0
792
655k
    UINT64_C(4078963776), // SHA256SU1
793
655k
    UINT64_C(103812880),  // SHADD16
794
655k
    UINT64_C(103813008),  // SHADD8
795
655k
    UINT64_C(103812912),  // SHASX
796
655k
    UINT64_C(103812944),  // SHSAX
797
655k
    UINT64_C(103812976),  // SHSUB16
798
655k
    UINT64_C(103813104),  // SHSUB8
799
655k
    UINT64_C(23068784), // SMC
800
655k
    UINT64_C(16777344), // SMLABB
801
655k
    UINT64_C(16777408), // SMLABT
802
655k
    UINT64_C(117440528),  // SMLAD
803
655k
    UINT64_C(117440560),  // SMLADX
804
655k
    UINT64_C(14680208), // SMLAL
805
655k
    UINT64_C(20971648), // SMLALBB
806
655k
    UINT64_C(20971712), // SMLALBT
807
655k
    UINT64_C(121634832),  // SMLALD
808
655k
    UINT64_C(121634864),  // SMLALDX
809
655k
    UINT64_C(20971680), // SMLALTB
810
655k
    UINT64_C(20971744), // SMLALTT
811
655k
    UINT64_C(16777376), // SMLATB
812
655k
    UINT64_C(16777440), // SMLATT
813
655k
    UINT64_C(18874496), // SMLAWB
814
655k
    UINT64_C(18874560), // SMLAWT
815
655k
    UINT64_C(117440592),  // SMLSD
816
655k
    UINT64_C(117440624),  // SMLSDX
817
655k
    UINT64_C(121634896),  // SMLSLD
818
655k
    UINT64_C(121634928),  // SMLSLDX
819
655k
    UINT64_C(122683408),  // SMMLA
820
655k
    UINT64_C(122683440),  // SMMLAR
821
655k
    UINT64_C(122683600),  // SMMLS
822
655k
    UINT64_C(122683632),  // SMMLSR
823
655k
    UINT64_C(122744848),  // SMMUL
824
655k
    UINT64_C(122744880),  // SMMULR
825
655k
    UINT64_C(117501968),  // SMUAD
826
655k
    UINT64_C(117502000),  // SMUADX
827
655k
    UINT64_C(23068800), // SMULBB
828
655k
    UINT64_C(23068864), // SMULBT
829
655k
    UINT64_C(12583056), // SMULL
830
655k
    UINT64_C(23068832), // SMULTB
831
655k
    UINT64_C(23068896), // SMULTT
832
655k
    UINT64_C(18874528), // SMULWB
833
655k
    UINT64_C(18874592), // SMULWT
834
655k
    UINT64_C(117502032),  // SMUSD
835
655k
    UINT64_C(117502064),  // SMUSDX
836
655k
    UINT64_C(4165797120), // SRSDA
837
655k
    UINT64_C(4167894272), // SRSDA_UPD
838
655k
    UINT64_C(4182574336), // SRSDB
839
655k
    UINT64_C(4184671488), // SRSDB_UPD
840
655k
    UINT64_C(4174185728), // SRSIA
841
655k
    UINT64_C(4176282880), // SRSIA_UPD
842
655k
    UINT64_C(4190962944), // SRSIB
843
655k
    UINT64_C(4193060096), // SRSIB_UPD
844
655k
    UINT64_C(111149072),  // SSAT
845
655k
    UINT64_C(111152944),  // SSAT16
846
655k
    UINT64_C(101715792),  // SSAX
847
655k
    UINT64_C(101715824),  // SSUB16
848
655k
    UINT64_C(101715952),  // SSUB8
849
655k
    UINT64_C(4248829952), // STC2L_OFFSET
850
655k
    UINT64_C(4240441344), // STC2L_OPTION
851
655k
    UINT64_C(4234149888), // STC2L_POST
852
655k
    UINT64_C(4250927104), // STC2L_PRE
853
655k
    UINT64_C(4244635648), // STC2_OFFSET
854
655k
    UINT64_C(4236247040), // STC2_OPTION
855
655k
    UINT64_C(4229955584), // STC2_POST
856
655k
    UINT64_C(4246732800), // STC2_PRE
857
655k
    UINT64_C(222298112),  // STCL_OFFSET
858
655k
    UINT64_C(213909504),  // STCL_OPTION
859
655k
    UINT64_C(207618048),  // STCL_POST
860
655k
    UINT64_C(224395264),  // STCL_PRE
861
655k
    UINT64_C(218103808),  // STC_OFFSET
862
655k
    UINT64_C(209715200),  // STC_OPTION
863
655k
    UINT64_C(203423744),  // STC_POST
864
655k
    UINT64_C(220200960),  // STC_PRE
865
655k
    UINT64_C(25230480), // STL
866
655k
    UINT64_C(29424784), // STLB
867
655k
    UINT64_C(25169552), // STLEX
868
655k
    UINT64_C(29363856), // STLEXB
869
655k
    UINT64_C(27266704), // STLEXD
870
655k
    UINT64_C(31461008), // STLEXH
871
655k
    UINT64_C(31521936), // STLH
872
655k
    UINT64_C(134217728),  // STMDA
873
655k
    UINT64_C(136314880),  // STMDA_UPD
874
655k
    UINT64_C(150994944),  // STMDB
875
655k
    UINT64_C(153092096),  // STMDB_UPD
876
655k
    UINT64_C(142606336),  // STMIA
877
655k
    UINT64_C(144703488),  // STMIA_UPD
878
655k
    UINT64_C(159383552),  // STMIB
879
655k
    UINT64_C(161480704),  // STMIB_UPD
880
655k
    UINT64_C(73400320), // STRBT_POST_IMM
881
655k
    UINT64_C(106954752),  // STRBT_POST_REG
882
655k
    UINT64_C(71303168), // STRB_POST_IMM
883
655k
    UINT64_C(104857600),  // STRB_POST_REG
884
655k
    UINT64_C(90177536), // STRB_PRE_IMM
885
655k
    UINT64_C(123731968),  // STRB_PRE_REG
886
655k
    UINT64_C(88080384), // STRBi12
887
655k
    UINT64_C(121634816),  // STRBrs
888
655k
    UINT64_C(16777456), // STRD
889
655k
    UINT64_C(240),  // STRD_POST
890
655k
    UINT64_C(18874608), // STRD_PRE
891
655k
    UINT64_C(25169808), // STREX
892
655k
    UINT64_C(29364112), // STREXB
893
655k
    UINT64_C(27266960), // STREXD
894
655k
    UINT64_C(31461264), // STREXH
895
655k
    UINT64_C(16777392), // STRH
896
655k
    UINT64_C(6291632),  // STRHTi
897
655k
    UINT64_C(2097328),  // STRHTr
898
655k
    UINT64_C(176),  // STRH_POST
899
655k
    UINT64_C(18874544), // STRH_PRE
900
655k
    UINT64_C(69206016), // STRT_POST_IMM
901
655k
    UINT64_C(102760448),  // STRT_POST_REG
902
655k
    UINT64_C(67108864), // STR_POST_IMM
903
655k
    UINT64_C(100663296),  // STR_POST_REG
904
655k
    UINT64_C(85983232), // STR_PRE_IMM
905
655k
    UINT64_C(119537664),  // STR_PRE_REG
906
655k
    UINT64_C(83886080), // STRi12
907
655k
    UINT64_C(117440512),  // STRrs
908
655k
    UINT64_C(37748736), // SUBri
909
655k
    UINT64_C(4194304),  // SUBrr
910
655k
    UINT64_C(4194304),  // SUBrsi
911
655k
    UINT64_C(4194320),  // SUBrsr
912
655k
    UINT64_C(251658240),  // SVC
913
655k
    UINT64_C(16777360), // SWP
914
655k
    UINT64_C(20971664), // SWPB
915
655k
    UINT64_C(111149168),  // SXTAB
916
655k
    UINT64_C(109052016),  // SXTAB16
917
655k
    UINT64_C(112197744),  // SXTAH
918
655k
    UINT64_C(112132208),  // SXTB
919
655k
    UINT64_C(110035056),  // SXTB16
920
655k
    UINT64_C(113180784),  // SXTH
921
655k
    UINT64_C(53477376), // TEQri
922
655k
    UINT64_C(19922944), // TEQrr
923
655k
    UINT64_C(19922944), // TEQrsi
924
655k
    UINT64_C(19922960), // TEQrsr
925
655k
    UINT64_C(3892305662), // TRAP
926
655k
    UINT64_C(3892240112), // TRAPNaCl
927
655k
    UINT64_C(3810586642), // TSB
928
655k
    UINT64_C(51380224), // TSTri
929
655k
    UINT64_C(17825792), // TSTrr
930
655k
    UINT64_C(17825792), // TSTrsi
931
655k
    UINT64_C(17825808), // TSTrsr
932
655k
    UINT64_C(105910032),  // UADD16
933
655k
    UINT64_C(105910160),  // UADD8
934
655k
    UINT64_C(105910064),  // UASX
935
655k
    UINT64_C(132120656),  // UBFX
936
655k
    UINT64_C(3891265776), // UDF
937
655k
    UINT64_C(120647696),  // UDIV
938
655k
    UINT64_C(108007184),  // UHADD16
939
655k
    UINT64_C(108007312),  // UHADD8
940
655k
    UINT64_C(108007216),  // UHASX
941
655k
    UINT64_C(108007248),  // UHSAX
942
655k
    UINT64_C(108007280),  // UHSUB16
943
655k
    UINT64_C(108007408),  // UHSUB8
944
655k
    UINT64_C(4194448),  // UMAAL
945
655k
    UINT64_C(10485904), // UMLAL
946
655k
    UINT64_C(8388752),  // UMULL
947
655k
    UINT64_C(106958608),  // UQADD16
948
655k
    UINT64_C(106958736),  // UQADD8
949
655k
    UINT64_C(106958640),  // UQASX
950
655k
    UINT64_C(106958672),  // UQSAX
951
655k
    UINT64_C(106958704),  // UQSUB16
952
655k
    UINT64_C(106958832),  // UQSUB8
953
655k
    UINT64_C(125890576),  // USAD8
954
655k
    UINT64_C(125829136),  // USADA8
955
655k
    UINT64_C(115343376),  // USAT
956
655k
    UINT64_C(115347248),  // USAT16
957
655k
    UINT64_C(105910096),  // USAX
958
655k
    UINT64_C(105910128),  // USUB16
959
655k
    UINT64_C(105910256),  // USUB8
960
655k
    UINT64_C(115343472),  // UXTAB
961
655k
    UINT64_C(113246320),  // UXTAB16
962
655k
    UINT64_C(116392048),  // UXTAH
963
655k
    UINT64_C(116326512),  // UXTB
964
655k
    UINT64_C(114229360),  // UXTB16
965
655k
    UINT64_C(117375088),  // UXTH
966
655k
    UINT64_C(4070573312), // VABALsv2i64
967
655k
    UINT64_C(4069524736), // VABALsv4i32
968
655k
    UINT64_C(4068476160), // VABALsv8i16
969
655k
    UINT64_C(4087350528), // VABALuv2i64
970
655k
    UINT64_C(4086301952), // VABALuv4i32
971
655k
    UINT64_C(4085253376), // VABALuv8i16
972
655k
    UINT64_C(4060088144), // VABAsv16i8
973
655k
    UINT64_C(4062185232), // VABAsv2i32
974
655k
    UINT64_C(4061136656), // VABAsv4i16
975
655k
    UINT64_C(4062185296), // VABAsv4i32
976
655k
    UINT64_C(4061136720), // VABAsv8i16
977
655k
    UINT64_C(4060088080), // VABAsv8i8
978
655k
    UINT64_C(4076865360), // VABAuv16i8
979
655k
    UINT64_C(4078962448), // VABAuv2i32
980
655k
    UINT64_C(4077913872), // VABAuv4i16
981
655k
    UINT64_C(4078962512), // VABAuv4i32
982
655k
    UINT64_C(4077913936), // VABAuv8i16
983
655k
    UINT64_C(4076865296), // VABAuv8i8
984
655k
    UINT64_C(4070573824), // VABDLsv2i64
985
655k
    UINT64_C(4069525248), // VABDLsv4i32
986
655k
    UINT64_C(4068476672), // VABDLsv8i16
987
655k
    UINT64_C(4087351040), // VABDLuv2i64
988
655k
    UINT64_C(4086302464), // VABDLuv4i32
989
655k
    UINT64_C(4085253888), // VABDLuv8i16
990
655k
    UINT64_C(4078963968), // VABDfd
991
655k
    UINT64_C(4078964032), // VABDfq
992
655k
    UINT64_C(4080012544), // VABDhd
993
655k
    UINT64_C(4080012608), // VABDhq
994
655k
    UINT64_C(4060088128), // VABDsv16i8
995
655k
    UINT64_C(4062185216), // VABDsv2i32
996
655k
    UINT64_C(4061136640), // VABDsv4i16
997
655k
    UINT64_C(4062185280), // VABDsv4i32
998
655k
    UINT64_C(4061136704), // VABDsv8i16
999
655k
    UINT64_C(4060088064), // VABDsv8i8
1000
655k
    UINT64_C(4076865344), // VABDuv16i8
1001
655k
    UINT64_C(4078962432), // VABDuv2i32
1002
655k
    UINT64_C(4077913856), // VABDuv4i16
1003
655k
    UINT64_C(4078962496), // VABDuv4i32
1004
655k
    UINT64_C(4077913920), // VABDuv8i16
1005
655k
    UINT64_C(4076865280), // VABDuv8i8
1006
655k
    UINT64_C(246418368),  // VABSD
1007
655k
    UINT64_C(246417856),  // VABSH
1008
655k
    UINT64_C(246418112),  // VABSS
1009
655k
    UINT64_C(4088989440), // VABSfd
1010
655k
    UINT64_C(4088989504), // VABSfq
1011
655k
    UINT64_C(4088727296), // VABShd
1012
655k
    UINT64_C(4088727360), // VABShq
1013
655k
    UINT64_C(4088464192), // VABSv16i8
1014
655k
    UINT64_C(4088988416), // VABSv2i32
1015
655k
    UINT64_C(4088726272), // VABSv4i16
1016
655k
    UINT64_C(4088988480), // VABSv4i32
1017
655k
    UINT64_C(4088726336), // VABSv8i16
1018
655k
    UINT64_C(4088464128), // VABSv8i8
1019
655k
    UINT64_C(4076867088), // VACGEfd
1020
655k
    UINT64_C(4076867152), // VACGEfq
1021
655k
    UINT64_C(4077915664), // VACGEhd
1022
655k
    UINT64_C(4077915728), // VACGEhq
1023
655k
    UINT64_C(4078964240), // VACGTfd
1024
655k
    UINT64_C(4078964304), // VACGTfq
1025
655k
    UINT64_C(4080012816), // VACGThd
1026
655k
    UINT64_C(4080012880), // VACGThq
1027
655k
    UINT64_C(238029568),  // VADDD
1028
655k
    UINT64_C(238029056),  // VADDH
1029
655k
    UINT64_C(4070573056), // VADDHNv2i32
1030
655k
    UINT64_C(4069524480), // VADDHNv4i16
1031
655k
    UINT64_C(4068475904), // VADDHNv8i8
1032
655k
    UINT64_C(4070572032), // VADDLsv2i64
1033
655k
    UINT64_C(4069523456), // VADDLsv4i32
1034
655k
    UINT64_C(4068474880), // VADDLsv8i16
1035
655k
    UINT64_C(4087349248), // VADDLuv2i64
1036
655k
    UINT64_C(4086300672), // VADDLuv4i32
1037
655k
    UINT64_C(4085252096), // VADDLuv8i16
1038
655k
    UINT64_C(238029312),  // VADDS
1039
655k
    UINT64_C(4070572288), // VADDWsv2i64
1040
655k
    UINT64_C(4069523712), // VADDWsv4i32
1041
655k
    UINT64_C(4068475136), // VADDWsv8i16
1042
655k
    UINT64_C(4087349504), // VADDWuv2i64
1043
655k
    UINT64_C(4086300928), // VADDWuv4i32
1044
655k
    UINT64_C(4085252352), // VADDWuv8i16
1045
655k
    UINT64_C(4060089600), // VADDfd
1046
655k
    UINT64_C(4060089664), // VADDfq
1047
655k
    UINT64_C(4061138176), // VADDhd
1048
655k
    UINT64_C(4061138240), // VADDhq
1049
655k
    UINT64_C(4060088384), // VADDv16i8
1050
655k
    UINT64_C(4063234048), // VADDv1i64
1051
655k
    UINT64_C(4062185472), // VADDv2i32
1052
655k
    UINT64_C(4063234112), // VADDv2i64
1053
655k
    UINT64_C(4061136896), // VADDv4i16
1054
655k
    UINT64_C(4062185536), // VADDv4i32
1055
655k
    UINT64_C(4061136960), // VADDv8i16
1056
655k
    UINT64_C(4060088320), // VADDv8i8
1057
655k
    UINT64_C(4060086544), // VANDd
1058
655k
    UINT64_C(4060086608), // VANDq
1059
655k
    UINT64_C(4061135120), // VBICd
1060
655k
    UINT64_C(4068475184), // VBICiv2i32
1061
655k
    UINT64_C(4068477232), // VBICiv4i16
1062
655k
    UINT64_C(4068475248), // VBICiv4i32
1063
655k
    UINT64_C(4068477296), // VBICiv8i16
1064
655k
    UINT64_C(4061135184), // VBICq
1065
655k
    UINT64_C(4080009488), // VBIFd
1066
655k
    UINT64_C(4080009552), // VBIFq
1067
655k
    UINT64_C(4078960912), // VBITd
1068
655k
    UINT64_C(4078960976), // VBITq
1069
655k
    UINT64_C(4077912336), // VBSLd
1070
655k
    UINT64_C(4077912400), // VBSLq
1071
655k
    UINT64_C(4237297664), // VCADDv2f32
1072
655k
    UINT64_C(4236249088), // VCADDv4f16
1073
655k
    UINT64_C(4237297728), // VCADDv4f32
1074
655k
    UINT64_C(4236249152), // VCADDv8f16
1075
655k
    UINT64_C(4060089856), // VCEQfd
1076
655k
    UINT64_C(4060089920), // VCEQfq
1077
655k
    UINT64_C(4061138432), // VCEQhd
1078
655k
    UINT64_C(4061138496), // VCEQhq
1079
655k
    UINT64_C(4076865616), // VCEQv16i8
1080
655k
    UINT64_C(4078962704), // VCEQv2i32
1081
655k
    UINT64_C(4077914128), // VCEQv4i16
1082
655k
    UINT64_C(4078962768), // VCEQv4i32
1083
655k
    UINT64_C(4077914192), // VCEQv8i16
1084
655k
    UINT64_C(4076865552), // VCEQv8i8
1085
655k
    UINT64_C(4088463680), // VCEQzv16i8
1086
655k
    UINT64_C(4088988928), // VCEQzv2f32
1087
655k
    UINT64_C(4088987904), // VCEQzv2i32
1088
655k
    UINT64_C(4088726784), // VCEQzv4f16
1089
655k
    UINT64_C(4088988992), // VCEQzv4f32
1090
655k
    UINT64_C(4088725760), // VCEQzv4i16
1091
655k
    UINT64_C(4088987968), // VCEQzv4i32
1092
655k
    UINT64_C(4088726848), // VCEQzv8f16
1093
655k
    UINT64_C(4088725824), // VCEQzv8i16
1094
655k
    UINT64_C(4088463616), // VCEQzv8i8
1095
655k
    UINT64_C(4076867072), // VCGEfd
1096
655k
    UINT64_C(4076867136), // VCGEfq
1097
655k
    UINT64_C(4077915648), // VCGEhd
1098
655k
    UINT64_C(4077915712), // VCGEhq
1099
655k
    UINT64_C(4060087120), // VCGEsv16i8
1100
655k
    UINT64_C(4062184208), // VCGEsv2i32
1101
655k
    UINT64_C(4061135632), // VCGEsv4i16
1102
655k
    UINT64_C(4062184272), // VCGEsv4i32
1103
655k
    UINT64_C(4061135696), // VCGEsv8i16
1104
655k
    UINT64_C(4060087056), // VCGEsv8i8
1105
655k
    UINT64_C(4076864336), // VCGEuv16i8
1106
655k
    UINT64_C(4078961424), // VCGEuv2i32
1107
655k
    UINT64_C(4077912848), // VCGEuv4i16
1108
655k
    UINT64_C(4078961488), // VCGEuv4i32
1109
655k
    UINT64_C(4077912912), // VCGEuv8i16
1110
655k
    UINT64_C(4076864272), // VCGEuv8i8
1111
655k
    UINT64_C(4088463552), // VCGEzv16i8
1112
655k
    UINT64_C(4088988800), // VCGEzv2f32
1113
655k
    UINT64_C(4088987776), // VCGEzv2i32
1114
655k
    UINT64_C(4088726656), // VCGEzv4f16
1115
655k
    UINT64_C(4088988864), // VCGEzv4f32
1116
655k
    UINT64_C(4088725632), // VCGEzv4i16
1117
655k
    UINT64_C(4088987840), // VCGEzv4i32
1118
655k
    UINT64_C(4088726720), // VCGEzv8f16
1119
655k
    UINT64_C(4088725696), // VCGEzv8i16
1120
655k
    UINT64_C(4088463488), // VCGEzv8i8
1121
655k
    UINT64_C(4078964224), // VCGTfd
1122
655k
    UINT64_C(4078964288), // VCGTfq
1123
655k
    UINT64_C(4080012800), // VCGThd
1124
655k
    UINT64_C(4080012864), // VCGThq
1125
655k
    UINT64_C(4060087104), // VCGTsv16i8
1126
655k
    UINT64_C(4062184192), // VCGTsv2i32
1127
655k
    UINT64_C(4061135616), // VCGTsv4i16
1128
655k
    UINT64_C(4062184256), // VCGTsv4i32
1129
655k
    UINT64_C(4061135680), // VCGTsv8i16
1130
655k
    UINT64_C(4060087040), // VCGTsv8i8
1131
655k
    UINT64_C(4076864320), // VCGTuv16i8
1132
655k
    UINT64_C(4078961408), // VCGTuv2i32
1133
655k
    UINT64_C(4077912832), // VCGTuv4i16
1134
655k
    UINT64_C(4078961472), // VCGTuv4i32
1135
655k
    UINT64_C(4077912896), // VCGTuv8i16
1136
655k
    UINT64_C(4076864256), // VCGTuv8i8
1137
655k
    UINT64_C(4088463424), // VCGTzv16i8
1138
655k
    UINT64_C(4088988672), // VCGTzv2f32
1139
655k
    UINT64_C(4088987648), // VCGTzv2i32
1140
655k
    UINT64_C(4088726528), // VCGTzv4f16
1141
655k
    UINT64_C(4088988736), // VCGTzv4f32
1142
655k
    UINT64_C(4088725504), // VCGTzv4i16
1143
655k
    UINT64_C(4088987712), // VCGTzv4i32
1144
655k
    UINT64_C(4088726592), // VCGTzv8f16
1145
655k
    UINT64_C(4088725568), // VCGTzv8i16
1146
655k
    UINT64_C(4088463360), // VCGTzv8i8
1147
655k
    UINT64_C(4088463808), // VCLEzv16i8
1148
655k
    UINT64_C(4088989056), // VCLEzv2f32
1149
655k
    UINT64_C(4088988032), // VCLEzv2i32
1150
655k
    UINT64_C(4088726912), // VCLEzv4f16
1151
655k
    UINT64_C(4088989120), // VCLEzv4f32
1152
655k
    UINT64_C(4088725888), // VCLEzv4i16
1153
655k
    UINT64_C(4088988096), // VCLEzv4i32
1154
655k
    UINT64_C(4088726976), // VCLEzv8f16
1155
655k
    UINT64_C(4088725952), // VCLEzv8i16
1156
655k
    UINT64_C(4088463744), // VCLEzv8i8
1157
655k
    UINT64_C(4088398912), // VCLSv16i8
1158
655k
    UINT64_C(4088923136), // VCLSv2i32
1159
655k
    UINT64_C(4088660992), // VCLSv4i16
1160
655k
    UINT64_C(4088923200), // VCLSv4i32
1161
655k
    UINT64_C(4088661056), // VCLSv8i16
1162
655k
    UINT64_C(4088398848), // VCLSv8i8
1163
655k
    UINT64_C(4088463936), // VCLTzv16i8
1164
655k
    UINT64_C(4088989184), // VCLTzv2f32
1165
655k
    UINT64_C(4088988160), // VCLTzv2i32
1166
655k
    UINT64_C(4088727040), // VCLTzv4f16
1167
655k
    UINT64_C(4088989248), // VCLTzv4f32
1168
655k
    UINT64_C(4088726016), // VCLTzv4i16
1169
655k
    UINT64_C(4088988224), // VCLTzv4i32
1170
655k
    UINT64_C(4088727104), // VCLTzv8f16
1171
655k
    UINT64_C(4088726080), // VCLTzv8i16
1172
655k
    UINT64_C(4088463872), // VCLTzv8i8
1173
655k
    UINT64_C(4088399040), // VCLZv16i8
1174
655k
    UINT64_C(4088923264), // VCLZv2i32
1175
655k
    UINT64_C(4088661120), // VCLZv4i16
1176
655k
    UINT64_C(4088923328), // VCLZv4i32
1177
655k
    UINT64_C(4088661184), // VCLZv8i16
1178
655k
    UINT64_C(4088398976), // VCLZv8i8
1179
655k
    UINT64_C(4231006208), // VCMLAv2f32
1180
655k
    UINT64_C(4269803520), // VCMLAv2f32_indexed
1181
655k
    UINT64_C(4229957632), // VCMLAv4f16
1182
655k
    UINT64_C(4261414912), // VCMLAv4f16_indexed
1183
655k
    UINT64_C(4231006272), // VCMLAv4f32
1184
655k
    UINT64_C(4269803584), // VCMLAv4f32_indexed
1185
655k
    UINT64_C(4229957696), // VCMLAv8f16
1186
655k
    UINT64_C(4261414976), // VCMLAv8f16_indexed
1187
655k
    UINT64_C(246680384),  // VCMPD
1188
655k
    UINT64_C(246680512),  // VCMPED
1189
655k
    UINT64_C(246680000),  // VCMPEH
1190
655k
    UINT64_C(246680256),  // VCMPES
1191
655k
    UINT64_C(246746048),  // VCMPEZD
1192
655k
    UINT64_C(246745536),  // VCMPEZH
1193
655k
    UINT64_C(246745792),  // VCMPEZS
1194
655k
    UINT64_C(246679872),  // VCMPH
1195
655k
    UINT64_C(246680128),  // VCMPS
1196
655k
    UINT64_C(246745920),  // VCMPZD
1197
655k
    UINT64_C(246745408),  // VCMPZH
1198
655k
    UINT64_C(246745664),  // VCMPZS
1199
655k
    UINT64_C(4088399104), // VCNTd
1200
655k
    UINT64_C(4088399168), // VCNTq
1201
655k
    UINT64_C(4089118720), // VCVTANSDf
1202
655k
    UINT64_C(4088856576), // VCVTANSDh
1203
655k
    UINT64_C(4089118784), // VCVTANSQf
1204
655k
    UINT64_C(4088856640), // VCVTANSQh
1205
655k
    UINT64_C(4089118848), // VCVTANUDf
1206
655k
    UINT64_C(4088856704), // VCVTANUDh
1207
655k
    UINT64_C(4089118912), // VCVTANUQf
1208
655k
    UINT64_C(4088856768), // VCVTANUQh
1209
655k
    UINT64_C(4273736640), // VCVTASD
1210
655k
    UINT64_C(4273736128), // VCVTASH
1211
655k
    UINT64_C(4273736384), // VCVTASS
1212
655k
    UINT64_C(4273736512), // VCVTAUD
1213
655k
    UINT64_C(4273736000), // VCVTAUH
1214
655k
    UINT64_C(4273736256), // VCVTAUS
1215
655k
    UINT64_C(246614848),  // VCVTBDH
1216
655k
    UINT64_C(246549312),  // VCVTBHD
1217
655k
    UINT64_C(246549056),  // VCVTBHS
1218
655k
    UINT64_C(246614592),  // VCVTBSH
1219
655k
    UINT64_C(246876864),  // VCVTDS
1220
655k
    UINT64_C(4089119488), // VCVTMNSDf
1221
655k
    UINT64_C(4088857344), // VCVTMNSDh
1222
655k
    UINT64_C(4089119552), // VCVTMNSQf
1223
655k
    UINT64_C(4088857408), // VCVTMNSQh
1224
655k
    UINT64_C(4089119616), // VCVTMNUDf
1225
655k
    UINT64_C(4088857472), // VCVTMNUDh
1226
655k
    UINT64_C(4089119680), // VCVTMNUQf
1227
655k
    UINT64_C(4088857536), // VCVTMNUQh
1228
655k
    UINT64_C(4273933248), // VCVTMSD
1229
655k
    UINT64_C(4273932736), // VCVTMSH
1230
655k
    UINT64_C(4273932992), // VCVTMSS
1231
655k
    UINT64_C(4273933120), // VCVTMUD
1232
655k
    UINT64_C(4273932608), // VCVTMUH
1233
655k
    UINT64_C(4273932864), // VCVTMUS
1234
655k
    UINT64_C(4089118976), // VCVTNNSDf
1235
655k
    UINT64_C(4088856832), // VCVTNNSDh
1236
655k
    UINT64_C(4089119040), // VCVTNNSQf
1237
655k
    UINT64_C(4088856896), // VCVTNNSQh
1238
655k
    UINT64_C(4089119104), // VCVTNNUDf
1239
655k
    UINT64_C(4088856960), // VCVTNNUDh
1240
655k
    UINT64_C(4089119168), // VCVTNNUQf
1241
655k
    UINT64_C(4088857024), // VCVTNNUQh
1242
655k
    UINT64_C(4273802176), // VCVTNSD
1243
655k
    UINT64_C(4273801664), // VCVTNSH
1244
655k
    UINT64_C(4273801920), // VCVTNSS
1245
655k
    UINT64_C(4273802048), // VCVTNUD
1246
655k
    UINT64_C(4273801536), // VCVTNUH
1247
655k
    UINT64_C(4273801792), // VCVTNUS
1248
655k
    UINT64_C(4089119232), // VCVTPNSDf
1249
655k
    UINT64_C(4088857088), // VCVTPNSDh
1250
655k
    UINT64_C(4089119296), // VCVTPNSQf
1251
655k
    UINT64_C(4088857152), // VCVTPNSQh
1252
655k
    UINT64_C(4089119360), // VCVTPNUDf
1253
655k
    UINT64_C(4088857216), // VCVTPNUDh
1254
655k
    UINT64_C(4089119424), // VCVTPNUQf
1255
655k
    UINT64_C(4088857280), // VCVTPNUQh
1256
655k
    UINT64_C(4273867712), // VCVTPSD
1257
655k
    UINT64_C(4273867200), // VCVTPSH
1258
655k
    UINT64_C(4273867456), // VCVTPSS
1259
655k
    UINT64_C(4273867584), // VCVTPUD
1260
655k
    UINT64_C(4273867072), // VCVTPUH
1261
655k
    UINT64_C(4273867328), // VCVTPUS
1262
655k
    UINT64_C(246877120),  // VCVTSD
1263
655k
    UINT64_C(246614976),  // VCVTTDH
1264
655k
    UINT64_C(246549440),  // VCVTTHD
1265
655k
    UINT64_C(246549184),  // VCVTTHS
1266
655k
    UINT64_C(246614720),  // VCVTTSH
1267
655k
    UINT64_C(4088792576), // VCVTf2h
1268
655k
    UINT64_C(4089120512), // VCVTf2sd
1269
655k
    UINT64_C(4089120576), // VCVTf2sq
1270
655k
    UINT64_C(4089120640), // VCVTf2ud
1271
655k
    UINT64_C(4089120704), // VCVTf2uq
1272
655k
    UINT64_C(4068478736), // VCVTf2xsd
1273
655k
    UINT64_C(4068478800), // VCVTf2xsq
1274
655k
    UINT64_C(4085255952), // VCVTf2xud
1275
655k
    UINT64_C(4085256016), // VCVTf2xuq
1276
655k
    UINT64_C(4088792832), // VCVTh2f
1277
655k
    UINT64_C(4088858368), // VCVTh2sd
1278
655k
    UINT64_C(4088858432), // VCVTh2sq
1279
655k
    UINT64_C(4088858496), // VCVTh2ud
1280
655k
    UINT64_C(4088858560), // VCVTh2uq
1281
655k
    UINT64_C(4068478224), // VCVTh2xsd
1282
655k
    UINT64_C(4068478288), // VCVTh2xsq
1283
655k
    UINT64_C(4085255440), // VCVTh2xud
1284
655k
    UINT64_C(4085255504), // VCVTh2xuq
1285
655k
    UINT64_C(4089120256), // VCVTs2fd
1286
655k
    UINT64_C(4089120320), // VCVTs2fq
1287
655k
    UINT64_C(4088858112), // VCVTs2hd
1288
655k
    UINT64_C(4088858176), // VCVTs2hq
1289
655k
    UINT64_C(4089120384), // VCVTu2fd
1290
655k
    UINT64_C(4089120448), // VCVTu2fq
1291
655k
    UINT64_C(4088858240), // VCVTu2hd
1292
655k
    UINT64_C(4088858304), // VCVTu2hq
1293
655k
    UINT64_C(4068478480), // VCVTxs2fd
1294
655k
    UINT64_C(4068478544), // VCVTxs2fq
1295
655k
    UINT64_C(4068477968), // VCVTxs2hd
1296
655k
    UINT64_C(4068478032), // VCVTxs2hq
1297
655k
    UINT64_C(4085255696), // VCVTxu2fd
1298
655k
    UINT64_C(4085255760), // VCVTxu2fq
1299
655k
    UINT64_C(4085255184), // VCVTxu2hd
1300
655k
    UINT64_C(4085255248), // VCVTxu2hq
1301
655k
    UINT64_C(243272448),  // VDIVD
1302
655k
    UINT64_C(243271936),  // VDIVH
1303
655k
    UINT64_C(243272192),  // VDIVS
1304
655k
    UINT64_C(243272496),  // VDUP16d
1305
655k
    UINT64_C(245369648),  // VDUP16q
1306
655k
    UINT64_C(243272464),  // VDUP32d
1307
655k
    UINT64_C(245369616),  // VDUP32q
1308
655k
    UINT64_C(247466768),  // VDUP8d
1309
655k
    UINT64_C(249563920),  // VDUP8q
1310
655k
    UINT64_C(4088531968), // VDUPLN16d
1311
655k
    UINT64_C(4088532032), // VDUPLN16q
1312
655k
    UINT64_C(4088663040), // VDUPLN32d
1313
655k
    UINT64_C(4088663104), // VDUPLN32q
1314
655k
    UINT64_C(4088466432), // VDUPLN8d
1315
655k
    UINT64_C(4088466496), // VDUPLN8q
1316
655k
    UINT64_C(4076863760), // VEORd
1317
655k
    UINT64_C(4076863824), // VEORq
1318
655k
    UINT64_C(4071620608), // VEXTd16
1319
655k
    UINT64_C(4071620608), // VEXTd32
1320
655k
    UINT64_C(4071620608), // VEXTd8
1321
655k
    UINT64_C(4071620672), // VEXTq16
1322
655k
    UINT64_C(4071620672), // VEXTq32
1323
655k
    UINT64_C(4071620672), // VEXTq64
1324
655k
    UINT64_C(4071620672), // VEXTq8
1325
655k
    UINT64_C(245369600),  // VFMAD
1326
655k
    UINT64_C(245369088),  // VFMAH
1327
655k
    UINT64_C(4229957648), // VFMALD
1328
655k
    UINT64_C(4261414928), // VFMALDI
1329
655k
    UINT64_C(4229957712), // VFMALQ
1330
655k
    UINT64_C(4261414992), // VFMALQI
1331
655k
    UINT64_C(245369344),  // VFMAS
1332
655k
    UINT64_C(4060089360), // VFMAfd
1333
655k
    UINT64_C(4060089424), // VFMAfq
1334
655k
    UINT64_C(4061137936), // VFMAhd
1335
655k
    UINT64_C(4061138000), // VFMAhq
1336
655k
    UINT64_C(245369664),  // VFMSD
1337
655k
    UINT64_C(245369152),  // VFMSH
1338
655k
    UINT64_C(4238346256), // VFMSLD
1339
655k
    UINT64_C(4262463504), // VFMSLDI
1340
655k
    UINT64_C(4238346320), // VFMSLQ
1341
655k
    UINT64_C(4262463568), // VFMSLQI
1342
655k
    UINT64_C(245369408),  // VFMSS
1343
655k
    UINT64_C(4062186512), // VFMSfd
1344
655k
    UINT64_C(4062186576), // VFMSfq
1345
655k
    UINT64_C(4063235088), // VFMShd
1346
655k
    UINT64_C(4063235152), // VFMShq
1347
655k
    UINT64_C(244321088),  // VFNMAD
1348
655k
    UINT64_C(244320576),  // VFNMAH
1349
655k
    UINT64_C(244320832),  // VFNMAS
1350
655k
    UINT64_C(244321024),  // VFNMSD
1351
655k
    UINT64_C(244320512),  // VFNMSH
1352
655k
    UINT64_C(244320768),  // VFNMSS
1353
655k
    UINT64_C(235932432),  // VGETLNi32
1354
655k
    UINT64_C(235932464),  // VGETLNs16
1355
655k
    UINT64_C(240126736),  // VGETLNs8
1356
655k
    UINT64_C(244321072),  // VGETLNu16
1357
655k
    UINT64_C(248515344),  // VGETLNu8
1358
655k
    UINT64_C(4060086336), // VHADDsv16i8
1359
655k
    UINT64_C(4062183424), // VHADDsv2i32
1360
655k
    UINT64_C(4061134848), // VHADDsv4i16
1361
655k
    UINT64_C(4062183488), // VHADDsv4i32
1362
655k
    UINT64_C(4061134912), // VHADDsv8i16
1363
655k
    UINT64_C(4060086272), // VHADDsv8i8
1364
655k
    UINT64_C(4076863552), // VHADDuv16i8
1365
655k
    UINT64_C(4078960640), // VHADDuv2i32
1366
655k
    UINT64_C(4077912064), // VHADDuv4i16
1367
655k
    UINT64_C(4078960704), // VHADDuv4i32
1368
655k
    UINT64_C(4077912128), // VHADDuv8i16
1369
655k
    UINT64_C(4076863488), // VHADDuv8i8
1370
655k
    UINT64_C(4060086848), // VHSUBsv16i8
1371
655k
    UINT64_C(4062183936), // VHSUBsv2i32
1372
655k
    UINT64_C(4061135360), // VHSUBsv4i16
1373
655k
    UINT64_C(4062184000), // VHSUBsv4i32
1374
655k
    UINT64_C(4061135424), // VHSUBsv8i16
1375
655k
    UINT64_C(4060086784), // VHSUBsv8i8
1376
655k
    UINT64_C(4076864064), // VHSUBuv16i8
1377
655k
    UINT64_C(4078961152), // VHSUBuv2i32
1378
655k
    UINT64_C(4077912576), // VHSUBuv4i16
1379
655k
    UINT64_C(4078961216), // VHSUBuv4i32
1380
655k
    UINT64_C(4077912640), // VHSUBuv8i16
1381
655k
    UINT64_C(4076864000), // VHSUBuv8i8
1382
655k
    UINT64_C(4272949952), // VINSH
1383
655k
    UINT64_C(247008192),  // VJCVT
1384
655k
    UINT64_C(4104129615), // VLD1DUPd16
1385
655k
    UINT64_C(4104129613), // VLD1DUPd16wb_fixed
1386
655k
    UINT64_C(4104129600), // VLD1DUPd16wb_register
1387
655k
    UINT64_C(4104129679), // VLD1DUPd32
1388
655k
    UINT64_C(4104129677), // VLD1DUPd32wb_fixed
1389
655k
    UINT64_C(4104129664), // VLD1DUPd32wb_register
1390
655k
    UINT64_C(4104129551), // VLD1DUPd8
1391
655k
    UINT64_C(4104129549), // VLD1DUPd8wb_fixed
1392
655k
    UINT64_C(4104129536), // VLD1DUPd8wb_register
1393
655k
    UINT64_C(4104129647), // VLD1DUPq16
1394
655k
    UINT64_C(4104129645), // VLD1DUPq16wb_fixed
1395
655k
    UINT64_C(4104129632), // VLD1DUPq16wb_register
1396
655k
    UINT64_C(4104129711), // VLD1DUPq32
1397
655k
    UINT64_C(4104129709), // VLD1DUPq32wb_fixed
1398
655k
    UINT64_C(4104129696), // VLD1DUPq32wb_register
1399
655k
    UINT64_C(4104129583), // VLD1DUPq8
1400
655k
    UINT64_C(4104129581), // VLD1DUPq8wb_fixed
1401
655k
    UINT64_C(4104129568), // VLD1DUPq8wb_register
1402
655k
    UINT64_C(4104127503), // VLD1LNd16
1403
655k
    UINT64_C(4104127488), // VLD1LNd16_UPD
1404
655k
    UINT64_C(4104128527), // VLD1LNd32
1405
655k
    UINT64_C(4104128512), // VLD1LNd32_UPD
1406
655k
    UINT64_C(4104126479), // VLD1LNd8
1407
655k
    UINT64_C(4104126464), // VLD1LNd8_UPD
1408
655k
    UINT64_C(0),  // VLD1LNq16Pseudo
1409
655k
    UINT64_C(0),  // VLD1LNq16Pseudo_UPD
1410
655k
    UINT64_C(0),  // VLD1LNq32Pseudo
1411
655k
    UINT64_C(0),  // VLD1LNq32Pseudo_UPD
1412
655k
    UINT64_C(0),  // VLD1LNq8Pseudo
1413
655k
    UINT64_C(0),  // VLD1LNq8Pseudo_UPD
1414
655k
    UINT64_C(4095739727), // VLD1d16
1415
655k
    UINT64_C(4095738447), // VLD1d16Q
1416
655k
    UINT64_C(0),  // VLD1d16QPseudo
1417
655k
    UINT64_C(4095738445), // VLD1d16Qwb_fixed
1418
655k
    UINT64_C(4095738432), // VLD1d16Qwb_register
1419
655k
    UINT64_C(4095739471), // VLD1d16T
1420
655k
    UINT64_C(0),  // VLD1d16TPseudo
1421
655k
    UINT64_C(4095739469), // VLD1d16Twb_fixed
1422
655k
    UINT64_C(4095739456), // VLD1d16Twb_register
1423
655k
    UINT64_C(4095739725), // VLD1d16wb_fixed
1424
655k
    UINT64_C(4095739712), // VLD1d16wb_register
1425
655k
    UINT64_C(4095739791), // VLD1d32
1426
655k
    UINT64_C(4095738511), // VLD1d32Q
1427
655k
    UINT64_C(0),  // VLD1d32QPseudo
1428
655k
    UINT64_C(4095738509), // VLD1d32Qwb_fixed
1429
655k
    UINT64_C(4095738496), // VLD1d32Qwb_register
1430
655k
    UINT64_C(4095739535), // VLD1d32T
1431
655k
    UINT64_C(0),  // VLD1d32TPseudo
1432
655k
    UINT64_C(4095739533), // VLD1d32Twb_fixed
1433
655k
    UINT64_C(4095739520), // VLD1d32Twb_register
1434
655k
    UINT64_C(4095739789), // VLD1d32wb_fixed
1435
655k
    UINT64_C(4095739776), // VLD1d32wb_register
1436
655k
    UINT64_C(4095739855), // VLD1d64
1437
655k
    UINT64_C(4095738575), // VLD1d64Q
1438
655k
    UINT64_C(0),  // VLD1d64QPseudo
1439
655k
    UINT64_C(0),  // VLD1d64QPseudoWB_fixed
1440
655k
    UINT64_C(0),  // VLD1d64QPseudoWB_register
1441
655k
    UINT64_C(4095738573), // VLD1d64Qwb_fixed
1442
655k
    UINT64_C(4095738560), // VLD1d64Qwb_register
1443
655k
    UINT64_C(4095739599), // VLD1d64T
1444
655k
    UINT64_C(0),  // VLD1d64TPseudo
1445
655k
    UINT64_C(0),  // VLD1d64TPseudoWB_fixed
1446
655k
    UINT64_C(0),  // VLD1d64TPseudoWB_register
1447
655k
    UINT64_C(4095739597), // VLD1d64Twb_fixed
1448
655k
    UINT64_C(4095739584), // VLD1d64Twb_register
1449
655k
    UINT64_C(4095739853), // VLD1d64wb_fixed
1450
655k
    UINT64_C(4095739840), // VLD1d64wb_register
1451
655k
    UINT64_C(4095739663), // VLD1d8
1452
655k
    UINT64_C(4095738383), // VLD1d8Q
1453
655k
    UINT64_C(0),  // VLD1d8QPseudo
1454
655k
    UINT64_C(4095738381), // VLD1d8Qwb_fixed
1455
655k
    UINT64_C(4095738368), // VLD1d8Qwb_register
1456
655k
    UINT64_C(4095739407), // VLD1d8T
1457
655k
    UINT64_C(0),  // VLD1d8TPseudo
1458
655k
    UINT64_C(4095739405), // VLD1d8Twb_fixed
1459
655k
    UINT64_C(4095739392), // VLD1d8Twb_register
1460
655k
    UINT64_C(4095739661), // VLD1d8wb_fixed
1461
655k
    UINT64_C(4095739648), // VLD1d8wb_register
1462
655k
    UINT64_C(4095740495), // VLD1q16
1463
655k
    UINT64_C(0),  // VLD1q16HighQPseudo
1464
655k
    UINT64_C(0),  // VLD1q16HighTPseudo
1465
655k
    UINT64_C(0),  // VLD1q16LowQPseudo_UPD
1466
655k
    UINT64_C(0),  // VLD1q16LowTPseudo_UPD
1467
655k
    UINT64_C(4095740493), // VLD1q16wb_fixed
1468
655k
    UINT64_C(4095740480), // VLD1q16wb_register
1469
655k
    UINT64_C(4095740559), // VLD1q32
1470
655k
    UINT64_C(0),  // VLD1q32HighQPseudo
1471
655k
    UINT64_C(0),  // VLD1q32HighTPseudo
1472
655k
    UINT64_C(0),  // VLD1q32LowQPseudo_UPD
1473
655k
    UINT64_C(0),  // VLD1q32LowTPseudo_UPD
1474
655k
    UINT64_C(4095740557), // VLD1q32wb_fixed
1475
655k
    UINT64_C(4095740544), // VLD1q32wb_register
1476
655k
    UINT64_C(4095740623), // VLD1q64
1477
655k
    UINT64_C(0),  // VLD1q64HighQPseudo
1478
655k
    UINT64_C(0),  // VLD1q64HighTPseudo
1479
655k
    UINT64_C(0),  // VLD1q64LowQPseudo_UPD
1480
655k
    UINT64_C(0),  // VLD1q64LowTPseudo_UPD
1481
655k
    UINT64_C(4095740621), // VLD1q64wb_fixed
1482
655k
    UINT64_C(4095740608), // VLD1q64wb_register
1483
655k
    UINT64_C(4095740431), // VLD1q8
1484
655k
    UINT64_C(0),  // VLD1q8HighQPseudo
1485
655k
    UINT64_C(0),  // VLD1q8HighTPseudo
1486
655k
    UINT64_C(0),  // VLD1q8LowQPseudo_UPD
1487
655k
    UINT64_C(0),  // VLD1q8LowTPseudo_UPD
1488
655k
    UINT64_C(4095740429), // VLD1q8wb_fixed
1489
655k
    UINT64_C(4095740416), // VLD1q8wb_register
1490
655k
    UINT64_C(4104129871), // VLD2DUPd16
1491
655k
    UINT64_C(4104129869), // VLD2DUPd16wb_fixed
1492
655k
    UINT64_C(4104129856), // VLD2DUPd16wb_register
1493
655k
    UINT64_C(4104129903), // VLD2DUPd16x2
1494
655k
    UINT64_C(4104129901), // VLD2DUPd16x2wb_fixed
1495
655k
    UINT64_C(4104129888), // VLD2DUPd16x2wb_register
1496
655k
    UINT64_C(4104129935), // VLD2DUPd32
1497
655k
    UINT64_C(4104129933), // VLD2DUPd32wb_fixed
1498
655k
    UINT64_C(4104129920), // VLD2DUPd32wb_register
1499
655k
    UINT64_C(4104129967), // VLD2DUPd32x2
1500
655k
    UINT64_C(4104129965), // VLD2DUPd32x2wb_fixed
1501
655k
    UINT64_C(4104129952), // VLD2DUPd32x2wb_register
1502
655k
    UINT64_C(4104129807), // VLD2DUPd8
1503
655k
    UINT64_C(4104129805), // VLD2DUPd8wb_fixed
1504
655k
    UINT64_C(4104129792), // VLD2DUPd8wb_register
1505
655k
    UINT64_C(4104129839), // VLD2DUPd8x2
1506
655k
    UINT64_C(4104129837), // VLD2DUPd8x2wb_fixed
1507
655k
    UINT64_C(4104129824), // VLD2DUPd8x2wb_register
1508
655k
    UINT64_C(0),  // VLD2DUPq16EvenPseudo
1509
655k
    UINT64_C(0),  // VLD2DUPq16OddPseudo
1510
655k
    UINT64_C(0),  // VLD2DUPq32EvenPseudo
1511
655k
    UINT64_C(0),  // VLD2DUPq32OddPseudo
1512
655k
    UINT64_C(0),  // VLD2DUPq8EvenPseudo
1513
655k
    UINT64_C(0),  // VLD2DUPq8OddPseudo
1514
655k
    UINT64_C(4104127759), // VLD2LNd16
1515
655k
    UINT64_C(0),  // VLD2LNd16Pseudo
1516
655k
    UINT64_C(0),  // VLD2LNd16Pseudo_UPD
1517
655k
    UINT64_C(4104127744), // VLD2LNd16_UPD
1518
655k
    UINT64_C(4104128783), // VLD2LNd32
1519
655k
    UINT64_C(0),  // VLD2LNd32Pseudo
1520
655k
    UINT64_C(0),  // VLD2LNd32Pseudo_UPD
1521
655k
    UINT64_C(4104128768), // VLD2LNd32_UPD
1522
655k
    UINT64_C(4104126735), // VLD2LNd8
1523
655k
    UINT64_C(0),  // VLD2LNd8Pseudo
1524
655k
    UINT64_C(0),  // VLD2LNd8Pseudo_UPD
1525
655k
    UINT64_C(4104126720), // VLD2LNd8_UPD
1526
655k
    UINT64_C(4104127791), // VLD2LNq16
1527
655k
    UINT64_C(0),  // VLD2LNq16Pseudo
1528
655k
    UINT64_C(0),  // VLD2LNq16Pseudo_UPD
1529
655k
    UINT64_C(4104127776), // VLD2LNq16_UPD
1530
655k
    UINT64_C(4104128847), // VLD2LNq32
1531
655k
    UINT64_C(0),  // VLD2LNq32Pseudo
1532
655k
    UINT64_C(0),  // VLD2LNq32Pseudo_UPD
1533
655k
    UINT64_C(4104128832), // VLD2LNq32_UPD
1534
655k
    UINT64_C(4095740239), // VLD2b16
1535
655k
    UINT64_C(4095740237), // VLD2b16wb_fixed
1536
655k
    UINT64_C(4095740224), // VLD2b16wb_register
1537
655k
    UINT64_C(4095740303), // VLD2b32
1538
655k
    UINT64_C(4095740301), // VLD2b32wb_fixed
1539
655k
    UINT64_C(4095740288), // VLD2b32wb_register
1540
655k
    UINT64_C(4095740175), // VLD2b8
1541
655k
    UINT64_C(4095740173), // VLD2b8wb_fixed
1542
655k
    UINT64_C(4095740160), // VLD2b8wb_register
1543
655k
    UINT64_C(4095739983), // VLD2d16
1544
655k
    UINT64_C(4095739981), // VLD2d16wb_fixed
1545
655k
    UINT64_C(4095739968), // VLD2d16wb_register
1546
655k
    UINT64_C(4095740047), // VLD2d32
1547
655k
    UINT64_C(4095740045), // VLD2d32wb_fixed
1548
655k
    UINT64_C(4095740032), // VLD2d32wb_register
1549
655k
    UINT64_C(4095739919), // VLD2d8
1550
655k
    UINT64_C(4095739917), // VLD2d8wb_fixed
1551
655k
    UINT64_C(4095739904), // VLD2d8wb_register
1552
655k
    UINT64_C(4095738703), // VLD2q16
1553
655k
    UINT64_C(0),  // VLD2q16Pseudo
1554
655k
    UINT64_C(0),  // VLD2q16PseudoWB_fixed
1555
655k
    UINT64_C(0),  // VLD2q16PseudoWB_register
1556
655k
    UINT64_C(4095738701), // VLD2q16wb_fixed
1557
655k
    UINT64_C(4095738688), // VLD2q16wb_register
1558
655k
    UINT64_C(4095738767), // VLD2q32
1559
655k
    UINT64_C(0),  // VLD2q32Pseudo
1560
655k
    UINT64_C(0),  // VLD2q32PseudoWB_fixed
1561
655k
    UINT64_C(0),  // VLD2q32PseudoWB_register
1562
655k
    UINT64_C(4095738765), // VLD2q32wb_fixed
1563
655k
    UINT64_C(4095738752), // VLD2q32wb_register
1564
655k
    UINT64_C(4095738639), // VLD2q8
1565
655k
    UINT64_C(0),  // VLD2q8Pseudo
1566
655k
    UINT64_C(0),  // VLD2q8PseudoWB_fixed
1567
655k
    UINT64_C(0),  // VLD2q8PseudoWB_register
1568
655k
    UINT64_C(4095738637), // VLD2q8wb_fixed
1569
655k
    UINT64_C(4095738624), // VLD2q8wb_register
1570
655k
    UINT64_C(4104130127), // VLD3DUPd16
1571
655k
    UINT64_C(0),  // VLD3DUPd16Pseudo
1572
655k
    UINT64_C(0),  // VLD3DUPd16Pseudo_UPD
1573
655k
    UINT64_C(4104130112), // VLD3DUPd16_UPD
1574
655k
    UINT64_C(4104130191), // VLD3DUPd32
1575
655k
    UINT64_C(0),  // VLD3DUPd32Pseudo
1576
655k
    UINT64_C(0),  // VLD3DUPd32Pseudo_UPD
1577
655k
    UINT64_C(4104130176), // VLD3DUPd32_UPD
1578
655k
    UINT64_C(4104130063), // VLD3DUPd8
1579
655k
    UINT64_C(0),  // VLD3DUPd8Pseudo
1580
655k
    UINT64_C(0),  // VLD3DUPd8Pseudo_UPD
1581
655k
    UINT64_C(4104130048), // VLD3DUPd8_UPD
1582
655k
    UINT64_C(4104130159), // VLD3DUPq16
1583
655k
    UINT64_C(0),  // VLD3DUPq16EvenPseudo
1584
655k
    UINT64_C(0),  // VLD3DUPq16OddPseudo
1585
655k
    UINT64_C(4104130144), // VLD3DUPq16_UPD
1586
655k
    UINT64_C(4104130223), // VLD3DUPq32
1587
655k
    UINT64_C(0),  // VLD3DUPq32EvenPseudo
1588
655k
    UINT64_C(0),  // VLD3DUPq32OddPseudo
1589
655k
    UINT64_C(4104130208), // VLD3DUPq32_UPD
1590
655k
    UINT64_C(4104130095), // VLD3DUPq8
1591
655k
    UINT64_C(0),  // VLD3DUPq8EvenPseudo
1592
655k
    UINT64_C(0),  // VLD3DUPq8OddPseudo
1593
655k
    UINT64_C(4104130080), // VLD3DUPq8_UPD
1594
655k
    UINT64_C(4104128015), // VLD3LNd16
1595
655k
    UINT64_C(0),  // VLD3LNd16Pseudo
1596
655k
    UINT64_C(0),  // VLD3LNd16Pseudo_UPD
1597
655k
    UINT64_C(4104128000), // VLD3LNd16_UPD
1598
655k
    UINT64_C(4104129039), // VLD3LNd32
1599
655k
    UINT64_C(0),  // VLD3LNd32Pseudo
1600
655k
    UINT64_C(0),  // VLD3LNd32Pseudo_UPD
1601
655k
    UINT64_C(4104129024), // VLD3LNd32_UPD
1602
655k
    UINT64_C(4104126991), // VLD3LNd8
1603
655k
    UINT64_C(0),  // VLD3LNd8Pseudo
1604
655k
    UINT64_C(0),  // VLD3LNd8Pseudo_UPD
1605
655k
    UINT64_C(4104126976), // VLD3LNd8_UPD
1606
655k
    UINT64_C(4104128047), // VLD3LNq16
1607
655k
    UINT64_C(0),  // VLD3LNq16Pseudo
1608
655k
    UINT64_C(0),  // VLD3LNq16Pseudo_UPD
1609
655k
    UINT64_C(4104128032), // VLD3LNq16_UPD
1610
655k
    UINT64_C(4104129103), // VLD3LNq32
1611
655k
    UINT64_C(0),  // VLD3LNq32Pseudo
1612
655k
    UINT64_C(0),  // VLD3LNq32Pseudo_UPD
1613
655k
    UINT64_C(4104129088), // VLD3LNq32_UPD
1614
655k
    UINT64_C(4095738959), // VLD3d16
1615
655k
    UINT64_C(0),  // VLD3d16Pseudo
1616
655k
    UINT64_C(0),  // VLD3d16Pseudo_UPD
1617
655k
    UINT64_C(4095738944), // VLD3d16_UPD
1618
655k
    UINT64_C(4095739023), // VLD3d32
1619
655k
    UINT64_C(0),  // VLD3d32Pseudo
1620
655k
    UINT64_C(0),  // VLD3d32Pseudo_UPD
1621
655k
    UINT64_C(4095739008), // VLD3d32_UPD
1622
655k
    UINT64_C(4095738895), // VLD3d8
1623
655k
    UINT64_C(0),  // VLD3d8Pseudo
1624
655k
    UINT64_C(0),  // VLD3d8Pseudo_UPD
1625
655k
    UINT64_C(4095738880), // VLD3d8_UPD
1626
655k
    UINT64_C(4095739215), // VLD3q16
1627
655k
    UINT64_C(0),  // VLD3q16Pseudo_UPD
1628
655k
    UINT64_C(4095739200), // VLD3q16_UPD
1629
655k
    UINT64_C(0),  // VLD3q16oddPseudo
1630
655k
    UINT64_C(0),  // VLD3q16oddPseudo_UPD
1631
655k
    UINT64_C(4095739279), // VLD3q32
1632
655k
    UINT64_C(0),  // VLD3q32Pseudo_UPD
1633
655k
    UINT64_C(4095739264), // VLD3q32_UPD
1634
655k
    UINT64_C(0),  // VLD3q32oddPseudo
1635
655k
    UINT64_C(0),  // VLD3q32oddPseudo_UPD
1636
655k
    UINT64_C(4095739151), // VLD3q8
1637
655k
    UINT64_C(0),  // VLD3q8Pseudo_UPD
1638
655k
    UINT64_C(4095739136), // VLD3q8_UPD
1639
655k
    UINT64_C(0),  // VLD3q8oddPseudo
1640
655k
    UINT64_C(0),  // VLD3q8oddPseudo_UPD
1641
655k
    UINT64_C(4104130383), // VLD4DUPd16
1642
655k
    UINT64_C(0),  // VLD4DUPd16Pseudo
1643
655k
    UINT64_C(0),  // VLD4DUPd16Pseudo_UPD
1644
655k
    UINT64_C(4104130368), // VLD4DUPd16_UPD
1645
655k
    UINT64_C(4104130447), // VLD4DUPd32
1646
655k
    UINT64_C(0),  // VLD4DUPd32Pseudo
1647
655k
    UINT64_C(0),  // VLD4DUPd32Pseudo_UPD
1648
655k
    UINT64_C(4104130432), // VLD4DUPd32_UPD
1649
655k
    UINT64_C(4104130319), // VLD4DUPd8
1650
655k
    UINT64_C(0),  // VLD4DUPd8Pseudo
1651
655k
    UINT64_C(0),  // VLD4DUPd8Pseudo_UPD
1652
655k
    UINT64_C(4104130304), // VLD4DUPd8_UPD
1653
655k
    UINT64_C(4104130415), // VLD4DUPq16
1654
655k
    UINT64_C(0),  // VLD4DUPq16EvenPseudo
1655
655k
    UINT64_C(0),  // VLD4DUPq16OddPseudo
1656
655k
    UINT64_C(4104130400), // VLD4DUPq16_UPD
1657
655k
    UINT64_C(4104130479), // VLD4DUPq32
1658
655k
    UINT64_C(0),  // VLD4DUPq32EvenPseudo
1659
655k
    UINT64_C(0),  // VLD4DUPq32OddPseudo
1660
655k
    UINT64_C(4104130464), // VLD4DUPq32_UPD
1661
655k
    UINT64_C(4104130351), // VLD4DUPq8
1662
655k
    UINT64_C(0),  // VLD4DUPq8EvenPseudo
1663
655k
    UINT64_C(0),  // VLD4DUPq8OddPseudo
1664
655k
    UINT64_C(4104130336), // VLD4DUPq8_UPD
1665
655k
    UINT64_C(4104128271), // VLD4LNd16
1666
655k
    UINT64_C(0),  // VLD4LNd16Pseudo
1667
655k
    UINT64_C(0),  // VLD4LNd16Pseudo_UPD
1668
655k
    UINT64_C(4104128256), // VLD4LNd16_UPD
1669
655k
    UINT64_C(4104129295), // VLD4LNd32
1670
655k
    UINT64_C(0),  // VLD4LNd32Pseudo
1671
655k
    UINT64_C(0),  // VLD4LNd32Pseudo_UPD
1672
655k
    UINT64_C(4104129280), // VLD4LNd32_UPD
1673
655k
    UINT64_C(4104127247), // VLD4LNd8
1674
655k
    UINT64_C(0),  // VLD4LNd8Pseudo
1675
655k
    UINT64_C(0),  // VLD4LNd8Pseudo_UPD
1676
655k
    UINT64_C(4104127232), // VLD4LNd8_UPD
1677
655k
    UINT64_C(4104128303), // VLD4LNq16
1678
655k
    UINT64_C(0),  // VLD4LNq16Pseudo
1679
655k
    UINT64_C(0),  // VLD4LNq16Pseudo_UPD
1680
655k
    UINT64_C(4104128288), // VLD4LNq16_UPD
1681
655k
    UINT64_C(4104129359), // VLD4LNq32
1682
655k
    UINT64_C(0),  // VLD4LNq32Pseudo
1683
655k
    UINT64_C(0),  // VLD4LNq32Pseudo_UPD
1684
655k
    UINT64_C(4104129344), // VLD4LNq32_UPD
1685
655k
    UINT64_C(4095737935), // VLD4d16
1686
655k
    UINT64_C(0),  // VLD4d16Pseudo
1687
655k
    UINT64_C(0),  // VLD4d16Pseudo_UPD
1688
655k
    UINT64_C(4095737920), // VLD4d16_UPD
1689
655k
    UINT64_C(4095737999), // VLD4d32
1690
655k
    UINT64_C(0),  // VLD4d32Pseudo
1691
655k
    UINT64_C(0),  // VLD4d32Pseudo_UPD
1692
655k
    UINT64_C(4095737984), // VLD4d32_UPD
1693
655k
    UINT64_C(4095737871), // VLD4d8
1694
655k
    UINT64_C(0),  // VLD4d8Pseudo
1695
655k
    UINT64_C(0),  // VLD4d8Pseudo_UPD
1696
655k
    UINT64_C(4095737856), // VLD4d8_UPD
1697
655k
    UINT64_C(4095738191), // VLD4q16
1698
655k
    UINT64_C(0),  // VLD4q16Pseudo_UPD
1699
655k
    UINT64_C(4095738176), // VLD4q16_UPD
1700
655k
    UINT64_C(0),  // VLD4q16oddPseudo
1701
655k
    UINT64_C(0),  // VLD4q16oddPseudo_UPD
1702
655k
    UINT64_C(4095738255), // VLD4q32
1703
655k
    UINT64_C(0),  // VLD4q32Pseudo_UPD
1704
655k
    UINT64_C(4095738240), // VLD4q32_UPD
1705
655k
    UINT64_C(0),  // VLD4q32oddPseudo
1706
655k
    UINT64_C(0),  // VLD4q32oddPseudo_UPD
1707
655k
    UINT64_C(4095738127), // VLD4q8
1708
655k
    UINT64_C(0),  // VLD4q8Pseudo_UPD
1709
655k
    UINT64_C(4095738112), // VLD4q8_UPD
1710
655k
    UINT64_C(0),  // VLD4q8oddPseudo
1711
655k
    UINT64_C(0),  // VLD4q8oddPseudo_UPD
1712
655k
    UINT64_C(221252352),  // VLDMDDB_UPD
1713
655k
    UINT64_C(210766592),  // VLDMDIA
1714
655k
    UINT64_C(212863744),  // VLDMDIA_UPD
1715
655k
    UINT64_C(0),  // VLDMQIA
1716
655k
    UINT64_C(221252096),  // VLDMSDB_UPD
1717
655k
    UINT64_C(210766336),  // VLDMSIA
1718
655k
    UINT64_C(212863488),  // VLDMSIA_UPD
1719
655k
    UINT64_C(219155200),  // VLDRD
1720
655k
    UINT64_C(219154688),  // VLDRH
1721
655k
    UINT64_C(219154944),  // VLDRS
1722
655k
    UINT64_C(204474880),  // VLLDM
1723
655k
    UINT64_C(203426304),  // VLSTM
1724
655k
    UINT64_C(4269804288), // VMAXNMD
1725
655k
    UINT64_C(4269803776), // VMAXNMH
1726
655k
    UINT64_C(4076867344), // VMAXNMNDf
1727
655k
    UINT64_C(4077915920), // VMAXNMNDh
1728
655k
    UINT64_C(4076867408), // VMAXNMNQf
1729
655k
    UINT64_C(4077915984), // VMAXNMNQh
1730
655k
    UINT64_C(4269804032), // VMAXNMS
1731
655k
    UINT64_C(4060090112), // VMAXfd
1732
655k
    UINT64_C(4060090176), // VMAXfq
1733
655k
    UINT64_C(4061138688), // VMAXhd
1734
655k
    UINT64_C(4061138752), // VMAXhq
1735
655k
    UINT64_C(4060087872), // VMAXsv16i8
1736
655k
    UINT64_C(4062184960), // VMAXsv2i32
1737
655k
    UINT64_C(4061136384), // VMAXsv4i16
1738
655k
    UINT64_C(4062185024), // VMAXsv4i32
1739
655k
    UINT64_C(4061136448), // VMAXsv8i16
1740
655k
    UINT64_C(4060087808), // VMAXsv8i8
1741
655k
    UINT64_C(4076865088), // VMAXuv16i8
1742
655k
    UINT64_C(4078962176), // VMAXuv2i32
1743
655k
    UINT64_C(4077913600), // VMAXuv4i16
1744
655k
    UINT64_C(4078962240), // VMAXuv4i32
1745
655k
    UINT64_C(4077913664), // VMAXuv8i16
1746
655k
    UINT64_C(4076865024), // VMAXuv8i8
1747
655k
    UINT64_C(4269804352), // VMINNMD
1748
655k
    UINT64_C(4269803840), // VMINNMH
1749
655k
    UINT64_C(4078964496), // VMINNMNDf
1750
655k
    UINT64_C(4080013072), // VMINNMNDh
1751
655k
    UINT64_C(4078964560), // VMINNMNQf
1752
655k
    UINT64_C(4080013136), // VMINNMNQh
1753
655k
    UINT64_C(4269804096), // VMINNMS
1754
655k
    UINT64_C(4062187264), // VMINfd
1755
655k
    UINT64_C(4062187328), // VMINfq
1756
655k
    UINT64_C(4063235840), // VMINhd
1757
655k
    UINT64_C(4063235904), // VMINhq
1758
655k
    UINT64_C(4060087888), // VMINsv16i8
1759
655k
    UINT64_C(4062184976), // VMINsv2i32
1760
655k
    UINT64_C(4061136400), // VMINsv4i16
1761
655k
    UINT64_C(4062185040), // VMINsv4i32
1762
655k
    UINT64_C(4061136464), // VMINsv8i16
1763
655k
    UINT64_C(4060087824), // VMINsv8i8
1764
655k
    UINT64_C(4076865104), // VMINuv16i8
1765
655k
    UINT64_C(4078962192), // VMINuv2i32
1766
655k
    UINT64_C(4077913616), // VMINuv4i16
1767
655k
    UINT64_C(4078962256), // VMINuv4i32
1768
655k
    UINT64_C(4077913680), // VMINuv8i16
1769
655k
    UINT64_C(4076865040), // VMINuv8i8
1770
655k
    UINT64_C(234883840),  // VMLAD
1771
655k
    UINT64_C(234883328),  // VMLAH
1772
655k
    UINT64_C(4070572608), // VMLALslsv2i32
1773
655k
    UINT64_C(4069524032), // VMLALslsv4i16
1774
655k
    UINT64_C(4087349824), // VMLALsluv2i32
1775
655k
    UINT64_C(4086301248), // VMLALsluv4i16
1776
655k
    UINT64_C(4070574080), // VMLALsv2i64
1777
655k
    UINT64_C(4069525504), // VMLALsv4i32
1778
655k
    UINT64_C(4068476928), // VMLALsv8i16
1779
655k
    UINT64_C(4087351296), // VMLALuv2i64
1780
655k
    UINT64_C(4086302720), // VMLALuv4i32
1781
655k
    UINT64_C(4085254144), // VMLALuv8i16
1782
655k
    UINT64_C(234883584),  // VMLAS
1783
655k
    UINT64_C(4060089616), // VMLAfd
1784
655k
    UINT64_C(4060089680), // VMLAfq
1785
655k
    UINT64_C(4061138192), // VMLAhd
1786
655k
    UINT64_C(4061138256), // VMLAhq
1787
655k
    UINT64_C(4070572352), // VMLAslfd
1788
655k
    UINT64_C(4087349568), // VMLAslfq
1789
655k
    UINT64_C(4069523776), // VMLAslhd
1790
655k
    UINT64_C(4086300992), // VMLAslhq
1791
655k
    UINT64_C(4070572096), // VMLAslv2i32
1792
655k
    UINT64_C(4069523520), // VMLAslv4i16
1793
655k
    UINT64_C(4087349312), // VMLAslv4i32
1794
655k
    UINT64_C(4086300736), // VMLAslv8i16
1795
655k
    UINT64_C(4060088640), // VMLAv16i8
1796
655k
    UINT64_C(4062185728), // VMLAv2i32
1797
655k
    UINT64_C(4061137152), // VMLAv4i16
1798
655k
    UINT64_C(4062185792), // VMLAv4i32
1799
655k
    UINT64_C(4061137216), // VMLAv8i16
1800
655k
    UINT64_C(4060088576), // VMLAv8i8
1801
655k
    UINT64_C(234883904),  // VMLSD
1802
655k
    UINT64_C(234883392),  // VMLSH
1803
655k
    UINT64_C(4070573632), // VMLSLslsv2i32
1804
655k
    UINT64_C(4069525056), // VMLSLslsv4i16
1805
655k
    UINT64_C(4087350848), // VMLSLsluv2i32
1806
655k
    UINT64_C(4086302272), // VMLSLsluv4i16
1807
655k
    UINT64_C(4070574592), // VMLSLsv2i64
1808
655k
    UINT64_C(4069526016), // VMLSLsv4i32
1809
655k
    UINT64_C(4068477440), // VMLSLsv8i16
1810
655k
    UINT64_C(4087351808), // VMLSLuv2i64
1811
655k
    UINT64_C(4086303232), // VMLSLuv4i32
1812
655k
    UINT64_C(4085254656), // VMLSLuv8i16
1813
655k
    UINT64_C(234883648),  // VMLSS
1814
655k
    UINT64_C(4062186768), // VMLSfd
1815
655k
    UINT64_C(4062186832), // VMLSfq
1816
655k
    UINT64_C(4063235344), // VMLShd
1817
655k
    UINT64_C(4063235408), // VMLShq
1818
655k
    UINT64_C(4070573376), // VMLSslfd
1819
655k
    UINT64_C(4087350592), // VMLSslfq
1820
655k
    UINT64_C(4069524800), // VMLSslhd
1821
655k
    UINT64_C(4086302016), // VMLSslhq
1822
655k
    UINT64_C(4070573120), // VMLSslv2i32
1823
655k
    UINT64_C(4069524544), // VMLSslv4i16
1824
655k
    UINT64_C(4087350336), // VMLSslv4i32
1825
655k
    UINT64_C(4086301760), // VMLSslv8i16
1826
655k
    UINT64_C(4076865856), // VMLSv16i8
1827
655k
    UINT64_C(4078962944), // VMLSv2i32
1828
655k
    UINT64_C(4077914368), // VMLSv4i16
1829
655k
    UINT64_C(4078963008), // VMLSv4i32
1830
655k
    UINT64_C(4077914432), // VMLSv8i16
1831
655k
    UINT64_C(4076865792), // VMLSv8i8
1832
655k
    UINT64_C(246418240),  // VMOVD
1833
655k
    UINT64_C(205523728),  // VMOVDRR
1834
655k
    UINT64_C(4272949824), // VMOVH
1835
655k
    UINT64_C(234883344),  // VMOVHR
1836
655k
    UINT64_C(4070574608), // VMOVLsv2i64
1837
655k
    UINT64_C(4069526032), // VMOVLsv4i32
1838
655k
    UINT64_C(4069001744), // VMOVLsv8i16
1839
655k
    UINT64_C(4087351824), // VMOVLuv2i64
1840
655k
    UINT64_C(4086303248), // VMOVLuv4i32
1841
655k
    UINT64_C(4085778960), // VMOVLuv8i16
1842
655k
    UINT64_C(4089053696), // VMOVNv2i32
1843
655k
    UINT64_C(4088791552), // VMOVNv4i16
1844
655k
    UINT64_C(4088529408), // VMOVNv8i8
1845
655k
    UINT64_C(235931920),  // VMOVRH
1846
655k
    UINT64_C(206572304),  // VMOVRRD
1847
655k
    UINT64_C(206572048),  // VMOVRRS
1848
655k
    UINT64_C(235932176),  // VMOVRS
1849
655k
    UINT64_C(246417984),  // VMOVS
1850
655k
    UINT64_C(234883600),  // VMOVSR
1851
655k
    UINT64_C(205523472),  // VMOVSRR
1852
655k
    UINT64_C(4068478544), // VMOVv16i8
1853
655k
    UINT64_C(4068478512), // VMOVv1i64
1854
655k
    UINT64_C(4068478736), // VMOVv2f32
1855
655k
    UINT64_C(4068474896), // VMOVv2i32
1856
655k
    UINT64_C(4068478576), // VMOVv2i64
1857
655k
    UINT64_C(4068478800), // VMOVv4f32
1858
655k
    UINT64_C(4068476944), // VMOVv4i16
1859
655k
    UINT64_C(4068474960), // VMOVv4i32
1860
655k
    UINT64_C(4068477008), // VMOVv8i16
1861
655k
    UINT64_C(4068478480), // VMOVv8i8
1862
655k
    UINT64_C(250677776),  // VMRS
1863
655k
    UINT64_C(251136528),  // VMRS_FPEXC
1864
655k
    UINT64_C(251202064),  // VMRS_FPINST
1865
655k
    UINT64_C(251267600),  // VMRS_FPINST2
1866
655k
    UINT64_C(250612240),  // VMRS_FPSID
1867
655k
    UINT64_C(251070992),  // VMRS_MVFR0
1868
655k
    UINT64_C(251005456),  // VMRS_MVFR1
1869
655k
    UINT64_C(250939920),  // VMRS_MVFR2
1870
655k
    UINT64_C(249629200),  // VMSR
1871
655k
    UINT64_C(250087952),  // VMSR_FPEXC
1872
655k
    UINT64_C(250153488),  // VMSR_FPINST
1873
655k
    UINT64_C(250219024),  // VMSR_FPINST2
1874
655k
    UINT64_C(249563664),  // VMSR_FPSID
1875
655k
    UINT64_C(236980992),  // VMULD
1876
655k
    UINT64_C(236980480),  // VMULH
1877
655k
    UINT64_C(4070575616), // VMULLp64
1878
655k
    UINT64_C(4068478464), // VMULLp8
1879
655k
    UINT64_C(4070574656), // VMULLslsv2i32
1880
655k
    UINT64_C(4069526080), // VMULLslsv4i16
1881
655k
    UINT64_C(4087351872), // VMULLsluv2i32
1882
655k
    UINT64_C(4086303296), // VMULLsluv4i16
1883
655k
    UINT64_C(4070575104), // VMULLsv2i64
1884
655k
    UINT64_C(4069526528), // VMULLsv4i32
1885
655k
    UINT64_C(4068477952), // VMULLsv8i16
1886
655k
    UINT64_C(4087352320), // VMULLuv2i64
1887
655k
    UINT64_C(4086303744), // VMULLuv4i32
1888
655k
    UINT64_C(4085255168), // VMULLuv8i16
1889
655k
    UINT64_C(236980736),  // VMULS
1890
655k
    UINT64_C(4076866832), // VMULfd
1891
655k
    UINT64_C(4076866896), // VMULfq
1892
655k
    UINT64_C(4077915408), // VMULhd
1893
655k
    UINT64_C(4077915472), // VMULhq
1894
655k
    UINT64_C(4076865808), // VMULpd
1895
655k
    UINT64_C(4076865872), // VMULpq
1896
655k
    UINT64_C(4070574400), // VMULslfd
1897
655k
    UINT64_C(4087351616), // VMULslfq
1898
655k
    UINT64_C(4069525824), // VMULslhd
1899
655k
    UINT64_C(4086303040), // VMULslhq
1900
655k
    UINT64_C(4070574144), // VMULslv2i32
1901
655k
    UINT64_C(4069525568), // VMULslv4i16
1902
655k
    UINT64_C(4087351360), // VMULslv4i32
1903
655k
    UINT64_C(4086302784), // VMULslv8i16
1904
655k
    UINT64_C(4060088656), // VMULv16i8
1905
655k
    UINT64_C(4062185744), // VMULv2i32
1906
655k
    UINT64_C(4061137168), // VMULv4i16
1907
655k
    UINT64_C(4062185808), // VMULv4i32
1908
655k
    UINT64_C(4061137232), // VMULv8i16
1909
655k
    UINT64_C(4060088592), // VMULv8i8
1910
655k
    UINT64_C(4088399232), // VMVNd
1911
655k
    UINT64_C(4088399296), // VMVNq
1912
655k
    UINT64_C(4068474928), // VMVNv2i32
1913
655k
    UINT64_C(4068476976), // VMVNv4i16
1914
655k
    UINT64_C(4068474992), // VMVNv4i32
1915
655k
    UINT64_C(4068477040), // VMVNv8i16
1916
655k
    UINT64_C(246483776),  // VNEGD
1917
655k
    UINT64_C(246483264),  // VNEGH
1918
655k
    UINT64_C(246483520),  // VNEGS
1919
655k
    UINT64_C(4088989632), // VNEGf32q
1920
655k
    UINT64_C(4088989568), // VNEGfd
1921
655k
    UINT64_C(4088727424), // VNEGhd
1922
655k
    UINT64_C(4088727488), // VNEGhq
1923
655k
    UINT64_C(4088726400), // VNEGs16d
1924
655k
    UINT64_C(4088726464), // VNEGs16q
1925
655k
    UINT64_C(4088988544), // VNEGs32d
1926
655k
    UINT64_C(4088988608), // VNEGs32q
1927
655k
    UINT64_C(4088464256), // VNEGs8d
1928
655k
    UINT64_C(4088464320), // VNEGs8q
1929
655k
    UINT64_C(235932480),  // VNMLAD
1930
655k
    UINT64_C(235931968),  // VNMLAH
1931
655k
    UINT64_C(235932224),  // VNMLAS
1932
655k
    UINT64_C(235932416),  // VNMLSD
1933
655k
    UINT64_C(235931904),  // VNMLSH
1934
655k
    UINT64_C(235932160),  // VNMLSS
1935
655k
    UINT64_C(236981056),  // VNMULD
1936
655k
    UINT64_C(236980544),  // VNMULH
1937
655k
    UINT64_C(236980800),  // VNMULS
1938
655k
    UINT64_C(4063232272), // VORNd
1939
655k
    UINT64_C(4063232336), // VORNq
1940
655k
    UINT64_C(4062183696), // VORRd
1941
655k
    UINT64_C(4068475152), // VORRiv2i32
1942
655k
    UINT64_C(4068477200), // VORRiv4i16
1943
655k
    UINT64_C(4068475216), // VORRiv4i32
1944
655k
    UINT64_C(4068477264), // VORRiv8i16
1945
655k
    UINT64_C(4062183760), // VORRq
1946
655k
    UINT64_C(4088399424), // VPADALsv16i8
1947
655k
    UINT64_C(4088923648), // VPADALsv2i32
1948
655k
    UINT64_C(4088661504), // VPADALsv4i16
1949
655k
    UINT64_C(4088923712), // VPADALsv4i32
1950
655k
    UINT64_C(4088661568), // VPADALsv8i16
1951
655k
    UINT64_C(4088399360), // VPADALsv8i8
1952
655k
    UINT64_C(4088399552), // VPADALuv16i8
1953
655k
    UINT64_C(4088923776), // VPADALuv2i32
1954
655k
    UINT64_C(4088661632), // VPADALuv4i16
1955
655k
    UINT64_C(4088923840), // VPADALuv4i32
1956
655k
    UINT64_C(4088661696), // VPADALuv8i16
1957
655k
    UINT64_C(4088399488), // VPADALuv8i8
1958
655k
    UINT64_C(4088398400), // VPADDLsv16i8
1959
655k
    UINT64_C(4088922624), // VPADDLsv2i32
1960
655k
    UINT64_C(4088660480), // VPADDLsv4i16
1961
655k
    UINT64_C(4088922688), // VPADDLsv4i32
1962
655k
    UINT64_C(4088660544), // VPADDLsv8i16
1963
655k
    UINT64_C(4088398336), // VPADDLsv8i8
1964
655k
    UINT64_C(4088398528), // VPADDLuv16i8
1965
655k
    UINT64_C(4088922752), // VPADDLuv2i32
1966
655k
    UINT64_C(4088660608), // VPADDLuv4i16
1967
655k
    UINT64_C(4088922816), // VPADDLuv4i32
1968
655k
    UINT64_C(4088660672), // VPADDLuv8i16
1969
655k
    UINT64_C(4088398464), // VPADDLuv8i8
1970
655k
    UINT64_C(4076866816), // VPADDf
1971
655k
    UINT64_C(4077915392), // VPADDh
1972
655k
    UINT64_C(4061137680), // VPADDi16
1973
655k
    UINT64_C(4062186256), // VPADDi32
1974
655k
    UINT64_C(4060089104), // VPADDi8
1975
655k
    UINT64_C(4076867328), // VPMAXf
1976
655k
    UINT64_C(4077915904), // VPMAXh
1977
655k
    UINT64_C(4061137408), // VPMAXs16
1978
655k
    UINT64_C(4062185984), // VPMAXs32
1979
655k
    UINT64_C(4060088832), // VPMAXs8
1980
655k
    UINT64_C(4077914624), // VPMAXu16
1981
655k
    UINT64_C(4078963200), // VPMAXu32
1982
655k
    UINT64_C(4076866048), // VPMAXu8
1983
655k
    UINT64_C(4078964480), // VPMINf
1984
655k
    UINT64_C(4080013056), // VPMINh
1985
655k
    UINT64_C(4061137424), // VPMINs16
1986
655k
    UINT64_C(4062186000), // VPMINs32
1987
655k
    UINT64_C(4060088848), // VPMINs8
1988
655k
    UINT64_C(4077914640), // VPMINu16
1989
655k
    UINT64_C(4078963216), // VPMINu32
1990
655k
    UINT64_C(4076866064), // VPMINu8
1991
655k
    UINT64_C(4088399680), // VQABSv16i8
1992
655k
    UINT64_C(4088923904), // VQABSv2i32
1993
655k
    UINT64_C(4088661760), // VQABSv4i16
1994
655k
    UINT64_C(4088923968), // VQABSv4i32
1995
655k
    UINT64_C(4088661824), // VQABSv8i16
1996
655k
    UINT64_C(4088399616), // VQABSv8i8
1997
655k
    UINT64_C(4060086352), // VQADDsv16i8
1998
655k
    UINT64_C(4063232016), // VQADDsv1i64
1999
655k
    UINT64_C(4062183440), // VQADDsv2i32
2000
655k
    UINT64_C(4063232080), // VQADDsv2i64
2001
655k
    UINT64_C(4061134864), // VQADDsv4i16
2002
655k
    UINT64_C(4062183504), // VQADDsv4i32
2003
655k
    UINT64_C(4061134928), // VQADDsv8i16
2004
655k
    UINT64_C(4060086288), // VQADDsv8i8
2005
655k
    UINT64_C(4076863568), // VQADDuv16i8
2006
655k
    UINT64_C(4080009232), // VQADDuv1i64
2007
655k
    UINT64_C(4078960656), // VQADDuv2i32
2008
655k
    UINT64_C(4080009296), // VQADDuv2i64
2009
655k
    UINT64_C(4077912080), // VQADDuv4i16
2010
655k
    UINT64_C(4078960720), // VQADDuv4i32
2011
655k
    UINT64_C(4077912144), // VQADDuv8i16
2012
655k
    UINT64_C(4076863504), // VQADDuv8i8
2013
655k
    UINT64_C(4070572864), // VQDMLALslv2i32
2014
655k
    UINT64_C(4069524288), // VQDMLALslv4i16
2015
655k
    UINT64_C(4070574336), // VQDMLALv2i64
2016
655k
    UINT64_C(4069525760), // VQDMLALv4i32
2017
655k
    UINT64_C(4070573888), // VQDMLSLslv2i32
2018
655k
    UINT64_C(4069525312), // VQDMLSLslv4i16
2019
655k
    UINT64_C(4070574848), // VQDMLSLv2i64
2020
655k
    UINT64_C(4069526272), // VQDMLSLv4i32
2021
655k
    UINT64_C(4070575168), // VQDMULHslv2i32
2022
655k
    UINT64_C(4069526592), // VQDMULHslv4i16
2023
655k
    UINT64_C(4087352384), // VQDMULHslv4i32
2024
655k
    UINT64_C(4086303808), // VQDMULHslv8i16
2025
655k
    UINT64_C(4062186240), // VQDMULHv2i32
2026
655k
    UINT64_C(4061137664), // VQDMULHv4i16
2027
655k
    UINT64_C(4062186304), // VQDMULHv4i32
2028
655k
    UINT64_C(4061137728), // VQDMULHv8i16
2029
655k
    UINT64_C(4070574912), // VQDMULLslv2i32
2030
655k
    UINT64_C(4069526336), // VQDMULLslv4i16
2031
655k
    UINT64_C(4070575360), // VQDMULLv2i64
2032
655k
    UINT64_C(4069526784), // VQDMULLv4i32
2033
655k
    UINT64_C(4089053760), // VQMOVNsuv2i32
2034
655k
    UINT64_C(4088791616), // VQMOVNsuv4i16
2035
655k
    UINT64_C(4088529472), // VQMOVNsuv8i8
2036
655k
    UINT64_C(4089053824), // VQMOVNsv2i32
2037
655k
    UINT64_C(4088791680), // VQMOVNsv4i16
2038
655k
    UINT64_C(4088529536), // VQMOVNsv8i8
2039
655k
    UINT64_C(4089053888), // VQMOVNuv2i32
2040
655k
    UINT64_C(4088791744), // VQMOVNuv4i16
2041
655k
    UINT64_C(4088529600), // VQMOVNuv8i8
2042
655k
    UINT64_C(4088399808), // VQNEGv16i8
2043
655k
    UINT64_C(4088924032), // VQNEGv2i32
2044
655k
    UINT64_C(4088661888), // VQNEGv4i16
2045
655k
    UINT64_C(4088924096), // VQNEGv4i32
2046
655k
    UINT64_C(4088661952), // VQNEGv8i16
2047
655k
    UINT64_C(4088399744), // VQNEGv8i8
2048
655k
    UINT64_C(4070575680), // VQRDMLAHslv2i32
2049
655k
    UINT64_C(4069527104), // VQRDMLAHslv4i16
2050
655k
    UINT64_C(4087352896), // VQRDMLAHslv4i32
2051
655k
    UINT64_C(4086304320), // VQRDMLAHslv8i16
2052
655k
    UINT64_C(4078963472), // VQRDMLAHv2i32
2053
655k
    UINT64_C(4077914896), // VQRDMLAHv4i16
2054
655k
    UINT64_C(4078963536), // VQRDMLAHv4i32
2055
655k
    UINT64_C(4077914960), // VQRDMLAHv8i16
2056
655k
    UINT64_C(4070575936), // VQRDMLSHslv2i32
2057
655k
    UINT64_C(4069527360), // VQRDMLSHslv4i16
2058
655k
    UINT64_C(4087353152), // VQRDMLSHslv4i32
2059
655k
    UINT64_C(4086304576), // VQRDMLSHslv8i16
2060
655k
    UINT64_C(4078963728), // VQRDMLSHv2i32
2061
655k
    UINT64_C(4077915152), // VQRDMLSHv4i16
2062
655k
    UINT64_C(4078963792), // VQRDMLSHv4i32
2063
655k
    UINT64_C(4077915216), // VQRDMLSHv8i16
2064
655k
    UINT64_C(4070575424), // VQRDMULHslv2i32
2065
655k
    UINT64_C(4069526848), // VQRDMULHslv4i16
2066
655k
    UINT64_C(4087352640), // VQRDMULHslv4i32
2067
655k
    UINT64_C(4086304064), // VQRDMULHslv8i16
2068
655k
    UINT64_C(4078963456), // VQRDMULHv2i32
2069
655k
    UINT64_C(4077914880), // VQRDMULHv4i16
2070
655k
    UINT64_C(4078963520), // VQRDMULHv4i32
2071
655k
    UINT64_C(4077914944), // VQRDMULHv8i16
2072
655k
    UINT64_C(4060087632), // VQRSHLsv16i8
2073
655k
    UINT64_C(4063233296), // VQRSHLsv1i64
2074
655k
    UINT64_C(4062184720), // VQRSHLsv2i32
2075
655k
    UINT64_C(4063233360), // VQRSHLsv2i64
2076
655k
    UINT64_C(4061136144), // VQRSHLsv4i16
2077
655k
    UINT64_C(4062184784), // VQRSHLsv4i32
2078
655k
    UINT64_C(4061136208), // VQRSHLsv8i16
2079
655k
    UINT64_C(4060087568), // VQRSHLsv8i8
2080
655k
    UINT64_C(4076864848), // VQRSHLuv16i8
2081
655k
    UINT64_C(4080010512), // VQRSHLuv1i64
2082
655k
    UINT64_C(4078961936), // VQRSHLuv2i32
2083
655k
    UINT64_C(4080010576), // VQRSHLuv2i64
2084
655k
    UINT64_C(4077913360), // VQRSHLuv4i16
2085
655k
    UINT64_C(4078962000), // VQRSHLuv4i32
2086
655k
    UINT64_C(4077913424), // VQRSHLuv8i16
2087
655k
    UINT64_C(4076864784), // VQRSHLuv8i8
2088
655k
    UINT64_C(4070574416), // VQRSHRNsv2i32
2089
655k
    UINT64_C(4069525840), // VQRSHRNsv4i16
2090
655k
    UINT64_C(4069001552), // VQRSHRNsv8i8
2091
655k
    UINT64_C(4087351632), // VQRSHRNuv2i32
2092
655k
    UINT64_C(4086303056), // VQRSHRNuv4i16
2093
655k
    UINT64_C(4085778768), // VQRSHRNuv8i8
2094
655k
    UINT64_C(4087351376), // VQRSHRUNv2i32
2095
655k
    UINT64_C(4086302800), // VQRSHRUNv4i16
2096
655k
    UINT64_C(4085778512), // VQRSHRUNv8i8
2097
655k
    UINT64_C(4069001040), // VQSHLsiv16i8
2098
655k
    UINT64_C(4068476816), // VQSHLsiv1i64
2099
655k
    UINT64_C(4070573840), // VQSHLsiv2i32
2100
655k
    UINT64_C(4068476880), // VQSHLsiv2i64
2101
655k
    UINT64_C(4069525264), // VQSHLsiv4i16
2102
655k
    UINT64_C(4070573904), // VQSHLsiv4i32
2103
655k
    UINT64_C(4069525328), // VQSHLsiv8i16
2104
655k
    UINT64_C(4069000976), // VQSHLsiv8i8
2105
655k
    UINT64_C(4085778000), // VQSHLsuv16i8
2106
655k
    UINT64_C(4085253776), // VQSHLsuv1i64
2107
655k
    UINT64_C(4087350800), // VQSHLsuv2i32
2108
655k
    UINT64_C(4085253840), // VQSHLsuv2i64
2109
655k
    UINT64_C(4086302224), // VQSHLsuv4i16
2110
655k
    UINT64_C(4087350864), // VQSHLsuv4i32
2111
655k
    UINT64_C(4086302288), // VQSHLsuv8i16
2112
655k
    UINT64_C(4085777936), // VQSHLsuv8i8
2113
655k
    UINT64_C(4060087376), // VQSHLsv16i8
2114
655k
    UINT64_C(4063233040), // VQSHLsv1i64
2115
655k
    UINT64_C(4062184464), // VQSHLsv2i32
2116
655k
    UINT64_C(4063233104), // VQSHLsv2i64
2117
655k
    UINT64_C(4061135888), // VQSHLsv4i16
2118
655k
    UINT64_C(4062184528), // VQSHLsv4i32
2119
655k
    UINT64_C(4061135952), // VQSHLsv8i16
2120
655k
    UINT64_C(4060087312), // VQSHLsv8i8
2121
655k
    UINT64_C(4085778256), // VQSHLuiv16i8
2122
655k
    UINT64_C(4085254032), // VQSHLuiv1i64
2123
655k
    UINT64_C(4087351056), // VQSHLuiv2i32
2124
655k
    UINT64_C(4085254096), // VQSHLuiv2i64
2125
655k
    UINT64_C(4086302480), // VQSHLuiv4i16
2126
655k
    UINT64_C(4087351120), // VQSHLuiv4i32
2127
655k
    UINT64_C(4086302544), // VQSHLuiv8i16
2128
655k
    UINT64_C(4085778192), // VQSHLuiv8i8
2129
655k
    UINT64_C(4076864592), // VQSHLuv16i8
2130
655k
    UINT64_C(4080010256), // VQSHLuv1i64
2131
655k
    UINT64_C(4078961680), // VQSHLuv2i32
2132
655k
    UINT64_C(4080010320), // VQSHLuv2i64
2133
655k
    UINT64_C(4077913104), // VQSHLuv4i16
2134
655k
    UINT64_C(4078961744), // VQSHLuv4i32
2135
655k
    UINT64_C(4077913168), // VQSHLuv8i16
2136
655k
    UINT64_C(4076864528), // VQSHLuv8i8
2137
655k
    UINT64_C(4070574352), // VQSHRNsv2i32
2138
655k
    UINT64_C(4069525776), // VQSHRNsv4i16
2139
655k
    UINT64_C(4069001488), // VQSHRNsv8i8
2140
655k
    UINT64_C(4087351568), // VQSHRNuv2i32
2141
655k
    UINT64_C(4086302992), // VQSHRNuv4i16
2142
655k
    UINT64_C(4085778704), // VQSHRNuv8i8
2143
655k
    UINT64_C(4087351312), // VQSHRUNv2i32
2144
655k
    UINT64_C(4086302736), // VQSHRUNv4i16
2145
655k
    UINT64_C(4085778448), // VQSHRUNv8i8
2146
655k
    UINT64_C(4060086864), // VQSUBsv16i8
2147
655k
    UINT64_C(4063232528), // VQSUBsv1i64
2148
655k
    UINT64_C(4062183952), // VQSUBsv2i32
2149
655k
    UINT64_C(4063232592), // VQSUBsv2i64
2150
655k
    UINT64_C(4061135376), // VQSUBsv4i16
2151
655k
    UINT64_C(4062184016), // VQSUBsv4i32
2152
655k
    UINT64_C(4061135440), // VQSUBsv8i16
2153
655k
    UINT64_C(4060086800), // VQSUBsv8i8
2154
655k
    UINT64_C(4076864080), // VQSUBuv16i8
2155
655k
    UINT64_C(4080009744), // VQSUBuv1i64
2156
655k
    UINT64_C(4078961168), // VQSUBuv2i32
2157
655k
    UINT64_C(4080009808), // VQSUBuv2i64
2158
655k
    UINT64_C(4077912592), // VQSUBuv4i16
2159
655k
    UINT64_C(4078961232), // VQSUBuv4i32
2160
655k
    UINT64_C(4077912656), // VQSUBuv8i16
2161
655k
    UINT64_C(4076864016), // VQSUBuv8i8
2162
655k
    UINT64_C(4087350272), // VRADDHNv2i32
2163
655k
    UINT64_C(4086301696), // VRADDHNv4i16
2164
655k
    UINT64_C(4085253120), // VRADDHNv8i8
2165
655k
    UINT64_C(4089119744), // VRECPEd
2166
655k
    UINT64_C(4089120000), // VRECPEfd
2167
655k
    UINT64_C(4089120064), // VRECPEfq
2168
655k
    UINT64_C(4088857856), // VRECPEhd
2169
655k
    UINT64_C(4088857920), // VRECPEhq
2170
655k
    UINT64_C(4089119808), // VRECPEq
2171
655k
    UINT64_C(4060090128), // VRECPSfd
2172
655k
    UINT64_C(4060090192), // VRECPSfq
2173
655k
    UINT64_C(4061138704), // VRECPShd
2174
655k
    UINT64_C(4061138768), // VRECPShq
2175
655k
    UINT64_C(4088398080), // VREV16d8
2176
655k
    UINT64_C(4088398144), // VREV16q8
2177
655k
    UINT64_C(4088660096), // VREV32d16
2178
655k
    UINT64_C(4088397952), // VREV32d8
2179
655k
    UINT64_C(4088660160), // VREV32q16
2180
655k
    UINT64_C(4088398016), // VREV32q8
2181
655k
    UINT64_C(4088659968), // VREV64d16
2182
655k
    UINT64_C(4088922112), // VREV64d32
2183
655k
    UINT64_C(4088397824), // VREV64d8
2184
655k
    UINT64_C(4088660032), // VREV64q16
2185
655k
    UINT64_C(4088922176), // VREV64q32
2186
655k
    UINT64_C(4088397888), // VREV64q8
2187
655k
    UINT64_C(4060086592), // VRHADDsv16i8
2188
655k
    UINT64_C(4062183680), // VRHADDsv2i32
2189
655k
    UINT64_C(4061135104), // VRHADDsv4i16
2190
655k
    UINT64_C(4062183744), // VRHADDsv4i32
2191
655k
    UINT64_C(4061135168), // VRHADDsv8i16
2192
655k
    UINT64_C(4060086528), // VRHADDsv8i8
2193
655k
    UINT64_C(4076863808), // VRHADDuv16i8
2194
655k
    UINT64_C(4078960896), // VRHADDuv2i32
2195
655k
    UINT64_C(4077912320), // VRHADDuv4i16
2196
655k
    UINT64_C(4078960960), // VRHADDuv4i32
2197
655k
    UINT64_C(4077912384), // VRHADDuv8i16
2198
655k
    UINT64_C(4076863744), // VRHADDuv8i8
2199
655k
    UINT64_C(4273474368), // VRINTAD
2200
655k
    UINT64_C(4273473856), // VRINTAH
2201
655k
    UINT64_C(4089054464), // VRINTANDf
2202
655k
    UINT64_C(4088792320), // VRINTANDh
2203
655k
    UINT64_C(4089054528), // VRINTANQf
2204
655k
    UINT64_C(4088792384), // VRINTANQh
2205
655k
    UINT64_C(4273474112), // VRINTAS
2206
655k
    UINT64_C(4273670976), // VRINTMD
2207
655k
    UINT64_C(4273670464), // VRINTMH
2208
655k
    UINT64_C(4089054848), // VRINTMNDf
2209
655k
    UINT64_C(4088792704), // VRINTMNDh
2210
655k
    UINT64_C(4089054912), // VRINTMNQf
2211
655k
    UINT64_C(4088792768), // VRINTMNQh
2212
655k
    UINT64_C(4273670720), // VRINTMS
2213
655k
    UINT64_C(4273539904), // VRINTND
2214
655k
    UINT64_C(4273539392), // VRINTNH
2215
655k
    UINT64_C(4089054208), // VRINTNNDf
2216
655k
    UINT64_C(4088792064), // VRINTNNDh
2217
655k
    UINT64_C(4089054272), // VRINTNNQf
2218
655k
    UINT64_C(4088792128), // VRINTNNQh
2219
655k
    UINT64_C(4273539648), // VRINTNS
2220
655k
    UINT64_C(4273605440), // VRINTPD
2221
655k
    UINT64_C(4273604928), // VRINTPH
2222
655k
    UINT64_C(4089055104), // VRINTPNDf
2223
655k
    UINT64_C(4088792960), // VRINTPNDh
2224
655k
    UINT64_C(4089055168), // VRINTPNQf
2225
655k
    UINT64_C(4088793024), // VRINTPNQh
2226
655k
    UINT64_C(4273605184), // VRINTPS
2227
655k
    UINT64_C(246811456),  // VRINTRD
2228
655k
    UINT64_C(246810944),  // VRINTRH
2229
655k
    UINT64_C(246811200),  // VRINTRS
2230
655k
    UINT64_C(246876992),  // VRINTXD
2231
655k
    UINT64_C(246876480),  // VRINTXH
2232
655k
    UINT64_C(4089054336), // VRINTXNDf
2233
655k
    UINT64_C(4088792192), // VRINTXNDh
2234
655k
    UINT64_C(4089054400), // VRINTXNQf
2235
655k
    UINT64_C(4088792256), // VRINTXNQh
2236
655k
    UINT64_C(246876736),  // VRINTXS
2237
655k
    UINT64_C(246811584),  // VRINTZD
2238
655k
    UINT64_C(246811072),  // VRINTZH
2239
655k
    UINT64_C(4089054592), // VRINTZNDf
2240
655k
    UINT64_C(4088792448), // VRINTZNDh
2241
655k
    UINT64_C(4089054656), // VRINTZNQf
2242
655k
    UINT64_C(4088792512), // VRINTZNQh
2243
655k
    UINT64_C(246811328),  // VRINTZS
2244
655k
    UINT64_C(4060087616), // VRSHLsv16i8
2245
655k
    UINT64_C(4063233280), // VRSHLsv1i64
2246
655k
    UINT64_C(4062184704), // VRSHLsv2i32
2247
655k
    UINT64_C(4063233344), // VRSHLsv2i64
2248
655k
    UINT64_C(4061136128), // VRSHLsv4i16
2249
655k
    UINT64_C(4062184768), // VRSHLsv4i32
2250
655k
    UINT64_C(4061136192), // VRSHLsv8i16
2251
655k
    UINT64_C(4060087552), // VRSHLsv8i8
2252
655k
    UINT64_C(4076864832), // VRSHLuv16i8
2253
655k
    UINT64_C(4080010496), // VRSHLuv1i64
2254
655k
    UINT64_C(4078961920), // VRSHLuv2i32
2255
655k
    UINT64_C(4080010560), // VRSHLuv2i64
2256
655k
    UINT64_C(4077913344), // VRSHLuv4i16
2257
655k
    UINT64_C(4078961984), // VRSHLuv4i32
2258
655k
    UINT64_C(4077913408), // VRSHLuv8i16
2259
655k
    UINT64_C(4076864768), // VRSHLuv8i8
2260
655k
    UINT64_C(4070574160), // VRSHRNv2i32
2261
655k
    UINT64_C(4069525584), // VRSHRNv4i16
2262
655k
    UINT64_C(4069001296), // VRSHRNv8i8
2263
655k
    UINT64_C(4068999760), // VRSHRsv16i8
2264
655k
    UINT64_C(4068475536), // VRSHRsv1i64
2265
655k
    UINT64_C(4070572560), // VRSHRsv2i32
2266
655k
    UINT64_C(4068475600), // VRSHRsv2i64
2267
655k
    UINT64_C(4069523984), // VRSHRsv4i16
2268
655k
    UINT64_C(4070572624), // VRSHRsv4i32
2269
655k
    UINT64_C(4069524048), // VRSHRsv8i16
2270
655k
    UINT64_C(4068999696), // VRSHRsv8i8
2271
655k
    UINT64_C(4085776976), // VRSHRuv16i8
2272
655k
    UINT64_C(4085252752), // VRSHRuv1i64
2273
655k
    UINT64_C(4087349776), // VRSHRuv2i32
2274
655k
    UINT64_C(4085252816), // VRSHRuv2i64
2275
655k
    UINT64_C(4086301200), // VRSHRuv4i16
2276
655k
    UINT64_C(4087349840), // VRSHRuv4i32
2277
655k
    UINT64_C(4086301264), // VRSHRuv8i16
2278
655k
    UINT64_C(4085776912), // VRSHRuv8i8
2279
655k
    UINT64_C(4089119872), // VRSQRTEd
2280
655k
    UINT64_C(4089120128), // VRSQRTEfd
2281
655k
    UINT64_C(4089120192), // VRSQRTEfq
2282
655k
    UINT64_C(4088857984), // VRSQRTEhd
2283
655k
    UINT64_C(4088858048), // VRSQRTEhq
2284
655k
    UINT64_C(4089119936), // VRSQRTEq
2285
655k
    UINT64_C(4062187280), // VRSQRTSfd
2286
655k
    UINT64_C(4062187344), // VRSQRTSfq
2287
655k
    UINT64_C(4063235856), // VRSQRTShd
2288
655k
    UINT64_C(4063235920), // VRSQRTShq
2289
655k
    UINT64_C(4069000016), // VRSRAsv16i8
2290
655k
    UINT64_C(4068475792), // VRSRAsv1i64
2291
655k
    UINT64_C(4070572816), // VRSRAsv2i32
2292
655k
    UINT64_C(4068475856), // VRSRAsv2i64
2293
655k
    UINT64_C(4069524240), // VRSRAsv4i16
2294
655k
    UINT64_C(4070572880), // VRSRAsv4i32
2295
655k
    UINT64_C(4069524304), // VRSRAsv8i16
2296
655k
    UINT64_C(4068999952), // VRSRAsv8i8
2297
655k
    UINT64_C(4085777232), // VRSRAuv16i8
2298
655k
    UINT64_C(4085253008), // VRSRAuv1i64
2299
655k
    UINT64_C(4087350032), // VRSRAuv2i32
2300
655k
    UINT64_C(4085253072), // VRSRAuv2i64
2301
655k
    UINT64_C(4086301456), // VRSRAuv4i16
2302
655k
    UINT64_C(4087350096), // VRSRAuv4i32
2303
655k
    UINT64_C(4086301520), // VRSRAuv8i16
2304
655k
    UINT64_C(4085777168), // VRSRAuv8i8
2305
655k
    UINT64_C(4087350784), // VRSUBHNv2i32
2306
655k
    UINT64_C(4086302208), // VRSUBHNv4i16
2307
655k
    UINT64_C(4085253632), // VRSUBHNv8i8
2308
655k
    UINT64_C(4229958912), // VSDOTD
2309
655k
    UINT64_C(4263513344), // VSDOTDI
2310
655k
    UINT64_C(4229958976), // VSDOTQ
2311
655k
    UINT64_C(4263513408), // VSDOTQI
2312
655k
    UINT64_C(4261415680), // VSELEQD
2313
655k
    UINT64_C(4261415168), // VSELEQH
2314
655k
    UINT64_C(4261415424), // VSELEQS
2315
655k
    UINT64_C(4263512832), // VSELGED
2316
655k
    UINT64_C(4263512320), // VSELGEH
2317
655k
    UINT64_C(4263512576), // VSELGES
2318
655k
    UINT64_C(4264561408), // VSELGTD
2319
655k
    UINT64_C(4264560896), // VSELGTH
2320
655k
    UINT64_C(4264561152), // VSELGTS
2321
655k
    UINT64_C(4262464256), // VSELVSD
2322
655k
    UINT64_C(4262463744), // VSELVSH
2323
655k
    UINT64_C(4262464000), // VSELVSS
2324
655k
    UINT64_C(234883888),  // VSETLNi16
2325
655k
    UINT64_C(234883856),  // VSETLNi32
2326
655k
    UINT64_C(239078160),  // VSETLNi8
2327
655k
    UINT64_C(4088791808), // VSHLLi16
2328
655k
    UINT64_C(4089053952), // VSHLLi32
2329
655k
    UINT64_C(4088529664), // VSHLLi8
2330
655k
    UINT64_C(4070574608), // VSHLLsv2i64
2331
655k
    UINT64_C(4069526032), // VSHLLsv4i32
2332
655k
    UINT64_C(4069001744), // VSHLLsv8i16
2333
655k
    UINT64_C(4087351824), // VSHLLuv2i64
2334
655k
    UINT64_C(4086303248), // VSHLLuv4i32
2335
655k
    UINT64_C(4085778960), // VSHLLuv8i16
2336
655k
    UINT64_C(4069000528), // VSHLiv16i8
2337
655k
    UINT64_C(4068476304), // VSHLiv1i64
2338
655k
    UINT64_C(4070573328), // VSHLiv2i32
2339
655k
    UINT64_C(4068476368), // VSHLiv2i64
2340
655k
    UINT64_C(4069524752), // VSHLiv4i16
2341
655k
    UINT64_C(4070573392), // VSHLiv4i32
2342
655k
    UINT64_C(4069524816), // VSHLiv8i16
2343
655k
    UINT64_C(4069000464), // VSHLiv8i8
2344
655k
    UINT64_C(4060087360), // VSHLsv16i8
2345
655k
    UINT64_C(4063233024), // VSHLsv1i64
2346
655k
    UINT64_C(4062184448), // VSHLsv2i32
2347
655k
    UINT64_C(4063233088), // VSHLsv2i64
2348
655k
    UINT64_C(4061135872), // VSHLsv4i16
2349
655k
    UINT64_C(4062184512), // VSHLsv4i32
2350
655k
    UINT64_C(4061135936), // VSHLsv8i16
2351
655k
    UINT64_C(4060087296), // VSHLsv8i8
2352
655k
    UINT64_C(4076864576), // VSHLuv16i8
2353
655k
    UINT64_C(4080010240), // VSHLuv1i64
2354
655k
    UINT64_C(4078961664), // VSHLuv2i32
2355
655k
    UINT64_C(4080010304), // VSHLuv2i64
2356
655k
    UINT64_C(4077913088), // VSHLuv4i16
2357
655k
    UINT64_C(4078961728), // VSHLuv4i32
2358
655k
    UINT64_C(4077913152), // VSHLuv8i16
2359
655k
    UINT64_C(4076864512), // VSHLuv8i8
2360
655k
    UINT64_C(4070574096), // VSHRNv2i32
2361
655k
    UINT64_C(4069525520), // VSHRNv4i16
2362
655k
    UINT64_C(4069001232), // VSHRNv8i8
2363
655k
    UINT64_C(4068999248), // VSHRsv16i8
2364
655k
    UINT64_C(4068475024), // VSHRsv1i64
2365
655k
    UINT64_C(4070572048), // VSHRsv2i32
2366
655k
    UINT64_C(4068475088), // VSHRsv2i64
2367
655k
    UINT64_C(4069523472), // VSHRsv4i16
2368
655k
    UINT64_C(4070572112), // VSHRsv4i32
2369
655k
    UINT64_C(4069523536), // VSHRsv8i16
2370
655k
    UINT64_C(4068999184), // VSHRsv8i8
2371
655k
    UINT64_C(4085776464), // VSHRuv16i8
2372
655k
    UINT64_C(4085252240), // VSHRuv1i64
2373
655k
    UINT64_C(4087349264), // VSHRuv2i32
2374
655k
    UINT64_C(4085252304), // VSHRuv2i64
2375
655k
    UINT64_C(4086300688), // VSHRuv4i16
2376
655k
    UINT64_C(4087349328), // VSHRuv4i32
2377
655k
    UINT64_C(4086300752), // VSHRuv8i16
2378
655k
    UINT64_C(4085776400), // VSHRuv8i8
2379
655k
    UINT64_C(247073600),  // VSHTOD
2380
655k
    UINT64_C(247073088),  // VSHTOH
2381
655k
    UINT64_C(247073344),  // VSHTOS
2382
655k
    UINT64_C(246942656),  // VSITOD
2383
655k
    UINT64_C(246942144),  // VSITOH
2384
655k
    UINT64_C(246942400),  // VSITOS
2385
655k
    UINT64_C(4085777744), // VSLIv16i8
2386
655k
    UINT64_C(4085253520), // VSLIv1i64
2387
655k
    UINT64_C(4087350544), // VSLIv2i32
2388
655k
    UINT64_C(4085253584), // VSLIv2i64
2389
655k
    UINT64_C(4086301968), // VSLIv4i16
2390
655k
    UINT64_C(4087350608), // VSLIv4i32
2391
655k
    UINT64_C(4086302032), // VSLIv8i16
2392
655k
    UINT64_C(4085777680), // VSLIv8i8
2393
655k
    UINT64_C(247073728),  // VSLTOD
2394
655k
    UINT64_C(247073216),  // VSLTOH
2395
655k
    UINT64_C(247073472),  // VSLTOS
2396
655k
    UINT64_C(246483904),  // VSQRTD
2397
655k
    UINT64_C(246483392),  // VSQRTH
2398
655k
    UINT64_C(246483648),  // VSQRTS
2399
655k
    UINT64_C(4068999504), // VSRAsv16i8
2400
655k
    UINT64_C(4068475280), // VSRAsv1i64
2401
655k
    UINT64_C(4070572304), // VSRAsv2i32
2402
655k
    UINT64_C(4068475344), // VSRAsv2i64
2403
655k
    UINT64_C(4069523728), // VSRAsv4i16
2404
655k
    UINT64_C(4070572368), // VSRAsv4i32
2405
655k
    UINT64_C(4069523792), // VSRAsv8i16
2406
655k
    UINT64_C(4068999440), // VSRAsv8i8
2407
655k
    UINT64_C(4085776720), // VSRAuv16i8
2408
655k
    UINT64_C(4085252496), // VSRAuv1i64
2409
655k
    UINT64_C(4087349520), // VSRAuv2i32
2410
655k
    UINT64_C(4085252560), // VSRAuv2i64
2411
655k
    UINT64_C(4086300944), // VSRAuv4i16
2412
655k
    UINT64_C(4087349584), // VSRAuv4i32
2413
655k
    UINT64_C(4086301008), // VSRAuv8i16
2414
655k
    UINT64_C(4085776656), // VSRAuv8i8
2415
655k
    UINT64_C(4085777488), // VSRIv16i8
2416
655k
    UINT64_C(4085253264), // VSRIv1i64
2417
655k
    UINT64_C(4087350288), // VSRIv2i32
2418
655k
    UINT64_C(4085253328), // VSRIv2i64
2419
655k
    UINT64_C(4086301712), // VSRIv4i16
2420
655k
    UINT64_C(4087350352), // VSRIv4i32
2421
655k
    UINT64_C(4086301776), // VSRIv8i16
2422
655k
    UINT64_C(4085777424), // VSRIv8i8
2423
655k
    UINT64_C(4102030351), // VST1LNd16
2424
655k
    UINT64_C(4102030336), // VST1LNd16_UPD
2425
655k
    UINT64_C(4102031375), // VST1LNd32
2426
655k
    UINT64_C(4102031360), // VST1LNd32_UPD
2427
655k
    UINT64_C(4102029327), // VST1LNd8
2428
655k
    UINT64_C(4102029312), // VST1LNd8_UPD
2429
655k
    UINT64_C(0),  // VST1LNq16Pseudo
2430
655k
    UINT64_C(0),  // VST1LNq16Pseudo_UPD
2431
655k
    UINT64_C(0),  // VST1LNq32Pseudo
2432
655k
    UINT64_C(0),  // VST1LNq32Pseudo_UPD
2433
655k
    UINT64_C(0),  // VST1LNq8Pseudo
2434
655k
    UINT64_C(0),  // VST1LNq8Pseudo_UPD
2435
655k
    UINT64_C(4093642575), // VST1d16
2436
655k
    UINT64_C(4093641295), // VST1d16Q
2437
655k
    UINT64_C(0),  // VST1d16QPseudo
2438
655k
    UINT64_C(4093641293), // VST1d16Qwb_fixed
2439
655k
    UINT64_C(4093641280), // VST1d16Qwb_register
2440
655k
    UINT64_C(4093642319), // VST1d16T
2441
655k
    UINT64_C(0),  // VST1d16TPseudo
2442
655k
    UINT64_C(4093642317), // VST1d16Twb_fixed
2443
655k
    UINT64_C(4093642304), // VST1d16Twb_register
2444
655k
    UINT64_C(4093642573), // VST1d16wb_fixed
2445
655k
    UINT64_C(4093642560), // VST1d16wb_register
2446
655k
    UINT64_C(4093642639), // VST1d32
2447
655k
    UINT64_C(4093641359), // VST1d32Q
2448
655k
    UINT64_C(0),  // VST1d32QPseudo
2449
655k
    UINT64_C(4093641357), // VST1d32Qwb_fixed
2450
655k
    UINT64_C(4093641344), // VST1d32Qwb_register
2451
655k
    UINT64_C(4093642383), // VST1d32T
2452
655k
    UINT64_C(0),  // VST1d32TPseudo
2453
655k
    UINT64_C(4093642381), // VST1d32Twb_fixed
2454
655k
    UINT64_C(4093642368), // VST1d32Twb_register
2455
655k
    UINT64_C(4093642637), // VST1d32wb_fixed
2456
655k
    UINT64_C(4093642624), // VST1d32wb_register
2457
655k
    UINT64_C(4093642703), // VST1d64
2458
655k
    UINT64_C(4093641423), // VST1d64Q
2459
655k
    UINT64_C(0),  // VST1d64QPseudo
2460
655k
    UINT64_C(0),  // VST1d64QPseudoWB_fixed
2461
655k
    UINT64_C(0),  // VST1d64QPseudoWB_register
2462
655k
    UINT64_C(4093641421), // VST1d64Qwb_fixed
2463
655k
    UINT64_C(4093641408), // VST1d64Qwb_register
2464
655k
    UINT64_C(4093642447), // VST1d64T
2465
655k
    UINT64_C(0),  // VST1d64TPseudo
2466
655k
    UINT64_C(0),  // VST1d64TPseudoWB_fixed
2467
655k
    UINT64_C(0),  // VST1d64TPseudoWB_register
2468
655k
    UINT64_C(4093642445), // VST1d64Twb_fixed
2469
655k
    UINT64_C(4093642432), // VST1d64Twb_register
2470
655k
    UINT64_C(4093642701), // VST1d64wb_fixed
2471
655k
    UINT64_C(4093642688), // VST1d64wb_register
2472
655k
    UINT64_C(4093642511), // VST1d8
2473
655k
    UINT64_C(4093641231), // VST1d8Q
2474
655k
    UINT64_C(0),  // VST1d8QPseudo
2475
655k
    UINT64_C(4093641229), // VST1d8Qwb_fixed
2476
655k
    UINT64_C(4093641216), // VST1d8Qwb_register
2477
655k
    UINT64_C(4093642255), // VST1d8T
2478
655k
    UINT64_C(0),  // VST1d8TPseudo
2479
655k
    UINT64_C(4093642253), // VST1d8Twb_fixed
2480
655k
    UINT64_C(4093642240), // VST1d8Twb_register
2481
655k
    UINT64_C(4093642509), // VST1d8wb_fixed
2482
655k
    UINT64_C(4093642496), // VST1d8wb_register
2483
655k
    UINT64_C(4093643343), // VST1q16
2484
655k
    UINT64_C(0),  // VST1q16HighQPseudo
2485
655k
    UINT64_C(0),  // VST1q16HighTPseudo
2486
655k
    UINT64_C(0),  // VST1q16LowQPseudo_UPD
2487
655k
    UINT64_C(0),  // VST1q16LowTPseudo_UPD
2488
655k
    UINT64_C(4093643341), // VST1q16wb_fixed
2489
655k
    UINT64_C(4093643328), // VST1q16wb_register
2490
655k
    UINT64_C(4093643407), // VST1q32
2491
655k
    UINT64_C(0),  // VST1q32HighQPseudo
2492
655k
    UINT64_C(0),  // VST1q32HighTPseudo
2493
655k
    UINT64_C(0),  // VST1q32LowQPseudo_UPD
2494
655k
    UINT64_C(0),  // VST1q32LowTPseudo_UPD
2495
655k
    UINT64_C(4093643405), // VST1q32wb_fixed
2496
655k
    UINT64_C(4093643392), // VST1q32wb_register
2497
655k
    UINT64_C(4093643471), // VST1q64
2498
655k
    UINT64_C(0),  // VST1q64HighQPseudo
2499
655k
    UINT64_C(0),  // VST1q64HighTPseudo
2500
655k
    UINT64_C(0),  // VST1q64LowQPseudo_UPD
2501
655k
    UINT64_C(0),  // VST1q64LowTPseudo_UPD
2502
655k
    UINT64_C(4093643469), // VST1q64wb_fixed
2503
655k
    UINT64_C(4093643456), // VST1q64wb_register
2504
655k
    UINT64_C(4093643279), // VST1q8
2505
655k
    UINT64_C(0),  // VST1q8HighQPseudo
2506
655k
    UINT64_C(0),  // VST1q8HighTPseudo
2507
655k
    UINT64_C(0),  // VST1q8LowQPseudo_UPD
2508
655k
    UINT64_C(0),  // VST1q8LowTPseudo_UPD
2509
655k
    UINT64_C(4093643277), // VST1q8wb_fixed
2510
655k
    UINT64_C(4093643264), // VST1q8wb_register
2511
655k
    UINT64_C(4102030607), // VST2LNd16
2512
655k
    UINT64_C(0),  // VST2LNd16Pseudo
2513
655k
    UINT64_C(0),  // VST2LNd16Pseudo_UPD
2514
655k
    UINT64_C(4102030592), // VST2LNd16_UPD
2515
655k
    UINT64_C(4102031631), // VST2LNd32
2516
655k
    UINT64_C(0),  // VST2LNd32Pseudo
2517
655k
    UINT64_C(0),  // VST2LNd32Pseudo_UPD
2518
655k
    UINT64_C(4102031616), // VST2LNd32_UPD
2519
655k
    UINT64_C(4102029583), // VST2LNd8
2520
655k
    UINT64_C(0),  // VST2LNd8Pseudo
2521
655k
    UINT64_C(0),  // VST2LNd8Pseudo_UPD
2522
655k
    UINT64_C(4102029568), // VST2LNd8_UPD
2523
655k
    UINT64_C(4102030639), // VST2LNq16
2524
655k
    UINT64_C(0),  // VST2LNq16Pseudo
2525
655k
    UINT64_C(0),  // VST2LNq16Pseudo_UPD
2526
655k
    UINT64_C(4102030624), // VST2LNq16_UPD
2527
655k
    UINT64_C(4102031695), // VST2LNq32
2528
655k
    UINT64_C(0),  // VST2LNq32Pseudo
2529
655k
    UINT64_C(0),  // VST2LNq32Pseudo_UPD
2530
655k
    UINT64_C(4102031680), // VST2LNq32_UPD
2531
655k
    UINT64_C(4093643087), // VST2b16
2532
655k
    UINT64_C(4093643085), // VST2b16wb_fixed
2533
655k
    UINT64_C(4093643072), // VST2b16wb_register
2534
655k
    UINT64_C(4093643151), // VST2b32
2535
655k
    UINT64_C(4093643149), // VST2b32wb_fixed
2536
655k
    UINT64_C(4093643136), // VST2b32wb_register
2537
655k
    UINT64_C(4093643023), // VST2b8
2538
655k
    UINT64_C(4093643021), // VST2b8wb_fixed
2539
655k
    UINT64_C(4093643008), // VST2b8wb_register
2540
655k
    UINT64_C(4093642831), // VST2d16
2541
655k
    UINT64_C(4093642829), // VST2d16wb_fixed
2542
655k
    UINT64_C(4093642816), // VST2d16wb_register
2543
655k
    UINT64_C(4093642895), // VST2d32
2544
655k
    UINT64_C(4093642893), // VST2d32wb_fixed
2545
655k
    UINT64_C(4093642880), // VST2d32wb_register
2546
655k
    UINT64_C(4093642767), // VST2d8
2547
655k
    UINT64_C(4093642765), // VST2d8wb_fixed
2548
655k
    UINT64_C(4093642752), // VST2d8wb_register
2549
655k
    UINT64_C(4093641551), // VST2q16
2550
655k
    UINT64_C(0),  // VST2q16Pseudo
2551
655k
    UINT64_C(0),  // VST2q16PseudoWB_fixed
2552
655k
    UINT64_C(0),  // VST2q16PseudoWB_register
2553
655k
    UINT64_C(4093641549), // VST2q16wb_fixed
2554
655k
    UINT64_C(4093641536), // VST2q16wb_register
2555
655k
    UINT64_C(4093641615), // VST2q32
2556
655k
    UINT64_C(0),  // VST2q32Pseudo
2557
655k
    UINT64_C(0),  // VST2q32PseudoWB_fixed
2558
655k
    UINT64_C(0),  // VST2q32PseudoWB_register
2559
655k
    UINT64_C(4093641613), // VST2q32wb_fixed
2560
655k
    UINT64_C(4093641600), // VST2q32wb_register
2561
655k
    UINT64_C(4093641487), // VST2q8
2562
655k
    UINT64_C(0),  // VST2q8Pseudo
2563
655k
    UINT64_C(0),  // VST2q8PseudoWB_fixed
2564
655k
    UINT64_C(0),  // VST2q8PseudoWB_register
2565
655k
    UINT64_C(4093641485), // VST2q8wb_fixed
2566
655k
    UINT64_C(4093641472), // VST2q8wb_register
2567
655k
    UINT64_C(4102030863), // VST3LNd16
2568
655k
    UINT64_C(0),  // VST3LNd16Pseudo
2569
655k
    UINT64_C(0),  // VST3LNd16Pseudo_UPD
2570
655k
    UINT64_C(4102030848), // VST3LNd16_UPD
2571
655k
    UINT64_C(4102031887), // VST3LNd32
2572
655k
    UINT64_C(0),  // VST3LNd32Pseudo
2573
655k
    UINT64_C(0),  // VST3LNd32Pseudo_UPD
2574
655k
    UINT64_C(4102031872), // VST3LNd32_UPD
2575
655k
    UINT64_C(4102029839), // VST3LNd8
2576
655k
    UINT64_C(0),  // VST3LNd8Pseudo
2577
655k
    UINT64_C(0),  // VST3LNd8Pseudo_UPD
2578
655k
    UINT64_C(4102029824), // VST3LNd8_UPD
2579
655k
    UINT64_C(4102030895), // VST3LNq16
2580
655k
    UINT64_C(0),  // VST3LNq16Pseudo
2581
655k
    UINT64_C(0),  // VST3LNq16Pseudo_UPD
2582
655k
    UINT64_C(4102030880), // VST3LNq16_UPD
2583
655k
    UINT64_C(4102031951), // VST3LNq32
2584
655k
    UINT64_C(0),  // VST3LNq32Pseudo
2585
655k
    UINT64_C(0),  // VST3LNq32Pseudo_UPD
2586
655k
    UINT64_C(4102031936), // VST3LNq32_UPD
2587
655k
    UINT64_C(4093641807), // VST3d16
2588
655k
    UINT64_C(0),  // VST3d16Pseudo
2589
655k
    UINT64_C(0),  // VST3d16Pseudo_UPD
2590
655k
    UINT64_C(4093641792), // VST3d16_UPD
2591
655k
    UINT64_C(4093641871), // VST3d32
2592
655k
    UINT64_C(0),  // VST3d32Pseudo
2593
655k
    UINT64_C(0),  // VST3d32Pseudo_UPD
2594
655k
    UINT64_C(4093641856), // VST3d32_UPD
2595
655k
    UINT64_C(4093641743), // VST3d8
2596
655k
    UINT64_C(0),  // VST3d8Pseudo
2597
655k
    UINT64_C(0),  // VST3d8Pseudo_UPD
2598
655k
    UINT64_C(4093641728), // VST3d8_UPD
2599
655k
    UINT64_C(4093642063), // VST3q16
2600
655k
    UINT64_C(0),  // VST3q16Pseudo_UPD
2601
655k
    UINT64_C(4093642048), // VST3q16_UPD
2602
655k
    UINT64_C(0),  // VST3q16oddPseudo
2603
655k
    UINT64_C(0),  // VST3q16oddPseudo_UPD
2604
655k
    UINT64_C(4093642127), // VST3q32
2605
655k
    UINT64_C(0),  // VST3q32Pseudo_UPD
2606
655k
    UINT64_C(4093642112), // VST3q32_UPD
2607
655k
    UINT64_C(0),  // VST3q32oddPseudo
2608
655k
    UINT64_C(0),  // VST3q32oddPseudo_UPD
2609
655k
    UINT64_C(4093641999), // VST3q8
2610
655k
    UINT64_C(0),  // VST3q8Pseudo_UPD
2611
655k
    UINT64_C(4093641984), // VST3q8_UPD
2612
655k
    UINT64_C(0),  // VST3q8oddPseudo
2613
655k
    UINT64_C(0),  // VST3q8oddPseudo_UPD
2614
655k
    UINT64_C(4102031119), // VST4LNd16
2615
655k
    UINT64_C(0),  // VST4LNd16Pseudo
2616
655k
    UINT64_C(0),  // VST4LNd16Pseudo_UPD
2617
655k
    UINT64_C(4102031104), // VST4LNd16_UPD
2618
655k
    UINT64_C(4102032143), // VST4LNd32
2619
655k
    UINT64_C(0),  // VST4LNd32Pseudo
2620
655k
    UINT64_C(0),  // VST4LNd32Pseudo_UPD
2621
655k
    UINT64_C(4102032128), // VST4LNd32_UPD
2622
655k
    UINT64_C(4102030095), // VST4LNd8
2623
655k
    UINT64_C(0),  // VST4LNd8Pseudo
2624
655k
    UINT64_C(0),  // VST4LNd8Pseudo_UPD
2625
655k
    UINT64_C(4102030080), // VST4LNd8_UPD
2626
655k
    UINT64_C(4102031151), // VST4LNq16
2627
655k
    UINT64_C(0),  // VST4LNq16Pseudo
2628
655k
    UINT64_C(0),  // VST4LNq16Pseudo_UPD
2629
655k
    UINT64_C(4102031136), // VST4LNq16_UPD
2630
655k
    UINT64_C(4102032207), // VST4LNq32
2631
655k
    UINT64_C(0),  // VST4LNq32Pseudo
2632
655k
    UINT64_C(0),  // VST4LNq32Pseudo_UPD
2633
655k
    UINT64_C(4102032192), // VST4LNq32_UPD
2634
655k
    UINT64_C(4093640783), // VST4d16
2635
655k
    UINT64_C(0),  // VST4d16Pseudo
2636
655k
    UINT64_C(0),  // VST4d16Pseudo_UPD
2637
655k
    UINT64_C(4093640768), // VST4d16_UPD
2638
655k
    UINT64_C(4093640847), // VST4d32
2639
655k
    UINT64_C(0),  // VST4d32Pseudo
2640
655k
    UINT64_C(0),  // VST4d32Pseudo_UPD
2641
655k
    UINT64_C(4093640832), // VST4d32_UPD
2642
655k
    UINT64_C(4093640719), // VST4d8
2643
655k
    UINT64_C(0),  // VST4d8Pseudo
2644
655k
    UINT64_C(0),  // VST4d8Pseudo_UPD
2645
655k
    UINT64_C(4093640704), // VST4d8_UPD
2646
655k
    UINT64_C(4093641039), // VST4q16
2647
655k
    UINT64_C(0),  // VST4q16Pseudo_UPD
2648
655k
    UINT64_C(4093641024), // VST4q16_UPD
2649
655k
    UINT64_C(0),  // VST4q16oddPseudo
2650
655k
    UINT64_C(0),  // VST4q16oddPseudo_UPD
2651
655k
    UINT64_C(4093641103), // VST4q32
2652
655k
    UINT64_C(0),  // VST4q32Pseudo_UPD
2653
655k
    UINT64_C(4093641088), // VST4q32_UPD
2654
655k
    UINT64_C(0),  // VST4q32oddPseudo
2655
655k
    UINT64_C(0),  // VST4q32oddPseudo_UPD
2656
655k
    UINT64_C(4093640975), // VST4q8
2657
655k
    UINT64_C(0),  // VST4q8Pseudo_UPD
2658
655k
    UINT64_C(4093640960), // VST4q8_UPD
2659
655k
    UINT64_C(0),  // VST4q8oddPseudo
2660
655k
    UINT64_C(0),  // VST4q8oddPseudo_UPD
2661
655k
    UINT64_C(220203776),  // VSTMDDB_UPD
2662
655k
    UINT64_C(209718016),  // VSTMDIA
2663
655k
    UINT64_C(211815168),  // VSTMDIA_UPD
2664
655k
    UINT64_C(0),  // VSTMQIA
2665
655k
    UINT64_C(220203520),  // VSTMSDB_UPD
2666
655k
    UINT64_C(209717760),  // VSTMSIA
2667
655k
    UINT64_C(211814912),  // VSTMSIA_UPD
2668
655k
    UINT64_C(218106624),  // VSTRD
2669
655k
    UINT64_C(218106112),  // VSTRH
2670
655k
    UINT64_C(218106368),  // VSTRS
2671
655k
    UINT64_C(238029632),  // VSUBD
2672
655k
    UINT64_C(238029120),  // VSUBH
2673
655k
    UINT64_C(4070573568), // VSUBHNv2i32
2674
655k
    UINT64_C(4069524992), // VSUBHNv4i16
2675
655k
    UINT64_C(4068476416), // VSUBHNv8i8
2676
655k
    UINT64_C(4070572544), // VSUBLsv2i64
2677
655k
    UINT64_C(4069523968), // VSUBLsv4i32
2678
655k
    UINT64_C(4068475392), // VSUBLsv8i16
2679
655k
    UINT64_C(4087349760), // VSUBLuv2i64
2680
655k
    UINT64_C(4086301184), // VSUBLuv4i32
2681
655k
    UINT64_C(4085252608), // VSUBLuv8i16
2682
655k
    UINT64_C(238029376),  // VSUBS
2683
655k
    UINT64_C(4070572800), // VSUBWsv2i64
2684
655k
    UINT64_C(4069524224), // VSUBWsv4i32
2685
655k
    UINT64_C(4068475648), // VSUBWsv8i16
2686
655k
    UINT64_C(4087350016), // VSUBWuv2i64
2687
655k
    UINT64_C(4086301440), // VSUBWuv4i32
2688
655k
    UINT64_C(4085252864), // VSUBWuv8i16
2689
655k
    UINT64_C(4062186752), // VSUBfd
2690
655k
    UINT64_C(4062186816), // VSUBfq
2691
655k
    UINT64_C(4063235328), // VSUBhd
2692
655k
    UINT64_C(4063235392), // VSUBhq
2693
655k
    UINT64_C(4076865600), // VSUBv16i8
2694
655k
    UINT64_C(4080011264), // VSUBv1i64
2695
655k
    UINT64_C(4078962688), // VSUBv2i32
2696
655k
    UINT64_C(4080011328), // VSUBv2i64
2697
655k
    UINT64_C(4077914112), // VSUBv4i16
2698
655k
    UINT64_C(4078962752), // VSUBv4i32
2699
655k
    UINT64_C(4077914176), // VSUBv8i16
2700
655k
    UINT64_C(4076865536), // VSUBv8i8
2701
655k
    UINT64_C(4088528896), // VSWPd
2702
655k
    UINT64_C(4088528960), // VSWPq
2703
655k
    UINT64_C(4088399872), // VTBL1
2704
655k
    UINT64_C(4088400128), // VTBL2
2705
655k
    UINT64_C(4088400384), // VTBL3
2706
655k
    UINT64_C(0),  // VTBL3Pseudo
2707
655k
    UINT64_C(4088400640), // VTBL4
2708
655k
    UINT64_C(0),  // VTBL4Pseudo
2709
655k
    UINT64_C(4088399936), // VTBX1
2710
655k
    UINT64_C(4088400192), // VTBX2
2711
655k
    UINT64_C(4088400448), // VTBX3
2712
655k
    UINT64_C(0),  // VTBX3Pseudo
2713
655k
    UINT64_C(4088400704), // VTBX4
2714
655k
    UINT64_C(0),  // VTBX4Pseudo
2715
655k
    UINT64_C(247335744),  // VTOSHD
2716
655k
    UINT64_C(247335232),  // VTOSHH
2717
655k
    UINT64_C(247335488),  // VTOSHS
2718
655k
    UINT64_C(247270208),  // VTOSIRD
2719
655k
    UINT64_C(247269696),  // VTOSIRH
2720
655k
    UINT64_C(247269952),  // VTOSIRS
2721
655k
    UINT64_C(247270336),  // VTOSIZD
2722
655k
    UINT64_C(247269824),  // VTOSIZH
2723
655k
    UINT64_C(247270080),  // VTOSIZS
2724
655k
    UINT64_C(247335872),  // VTOSLD
2725
655k
    UINT64_C(247335360),  // VTOSLH
2726
655k
    UINT64_C(247335616),  // VTOSLS
2727
655k
    UINT64_C(247401280),  // VTOUHD
2728
655k
    UINT64_C(247400768),  // VTOUHH
2729
655k
    UINT64_C(247401024),  // VTOUHS
2730
655k
    UINT64_C(247204672),  // VTOUIRD
2731
655k
    UINT64_C(247204160),  // VTOUIRH
2732
655k
    UINT64_C(247204416),  // VTOUIRS
2733
655k
    UINT64_C(247204800),  // VTOUIZD
2734
655k
    UINT64_C(247204288),  // VTOUIZH
2735
655k
    UINT64_C(247204544),  // VTOUIZS
2736
655k
    UINT64_C(247401408),  // VTOULD
2737
655k
    UINT64_C(247400896),  // VTOULH
2738
655k
    UINT64_C(247401152),  // VTOULS
2739
655k
    UINT64_C(4088791168), // VTRNd16
2740
655k
    UINT64_C(4089053312), // VTRNd32
2741
655k
    UINT64_C(4088529024), // VTRNd8
2742
655k
    UINT64_C(4088791232), // VTRNq16
2743
655k
    UINT64_C(4089053376), // VTRNq32
2744
655k
    UINT64_C(4088529088), // VTRNq8
2745
655k
    UINT64_C(4060088400), // VTSTv16i8
2746
655k
    UINT64_C(4062185488), // VTSTv2i32
2747
655k
    UINT64_C(4061136912), // VTSTv4i16
2748
655k
    UINT64_C(4062185552), // VTSTv4i32
2749
655k
    UINT64_C(4061136976), // VTSTv8i16
2750
655k
    UINT64_C(4060088336), // VTSTv8i8
2751
655k
    UINT64_C(4229958928), // VUDOTD
2752
655k
    UINT64_C(4263513360), // VUDOTDI
2753
655k
    UINT64_C(4229958992), // VUDOTQ
2754
655k
    UINT64_C(4263513424), // VUDOTQI
2755
655k
    UINT64_C(247139136),  // VUHTOD
2756
655k
    UINT64_C(247138624),  // VUHTOH
2757
655k
    UINT64_C(247138880),  // VUHTOS
2758
655k
    UINT64_C(246942528),  // VUITOD
2759
655k
    UINT64_C(246942016),  // VUITOH
2760
655k
    UINT64_C(246942272),  // VUITOS
2761
655k
    UINT64_C(247139264),  // VULTOD
2762
655k
    UINT64_C(247138752),  // VULTOH
2763
655k
    UINT64_C(247139008),  // VULTOS
2764
655k
    UINT64_C(4088791296), // VUZPd16
2765
655k
    UINT64_C(4088529152), // VUZPd8
2766
655k
    UINT64_C(4088791360), // VUZPq16
2767
655k
    UINT64_C(4089053504), // VUZPq32
2768
655k
    UINT64_C(4088529216), // VUZPq8
2769
655k
    UINT64_C(4088791424), // VZIPd16
2770
655k
    UINT64_C(4088529280), // VZIPd8
2771
655k
    UINT64_C(4088791488), // VZIPq16
2772
655k
    UINT64_C(4089053632), // VZIPq32
2773
655k
    UINT64_C(4088529344), // VZIPq8
2774
655k
    UINT64_C(139460608),  // sysLDMDA
2775
655k
    UINT64_C(141557760),  // sysLDMDA_UPD
2776
655k
    UINT64_C(156237824),  // sysLDMDB
2777
655k
    UINT64_C(158334976),  // sysLDMDB_UPD
2778
655k
    UINT64_C(147849216),  // sysLDMIA
2779
655k
    UINT64_C(149946368),  // sysLDMIA_UPD
2780
655k
    UINT64_C(164626432),  // sysLDMIB
2781
655k
    UINT64_C(166723584),  // sysLDMIB_UPD
2782
655k
    UINT64_C(138412032),  // sysSTMDA
2783
655k
    UINT64_C(140509184),  // sysSTMDA_UPD
2784
655k
    UINT64_C(155189248),  // sysSTMDB
2785
655k
    UINT64_C(157286400),  // sysSTMDB_UPD
2786
655k
    UINT64_C(146800640),  // sysSTMIA
2787
655k
    UINT64_C(148897792),  // sysSTMIA_UPD
2788
655k
    UINT64_C(163577856),  // sysSTMIB
2789
655k
    UINT64_C(165675008),  // sysSTMIB_UPD
2790
655k
    UINT64_C(4047503360), // t2ADCri
2791
655k
    UINT64_C(3946840064), // t2ADCrr
2792
655k
    UINT64_C(3946840064), // t2ADCrs
2793
655k
    UINT64_C(4043309056), // t2ADDri
2794
655k
    UINT64_C(4060086272), // t2ADDri12
2795
655k
    UINT64_C(3942645760), // t2ADDrr
2796
655k
    UINT64_C(3942645760), // t2ADDrs
2797
655k
    UINT64_C(4061069312), // t2ADR
2798
655k
    UINT64_C(4026531840), // t2ANDri
2799
655k
    UINT64_C(3925868544), // t2ANDrr
2800
655k
    UINT64_C(3925868544), // t2ANDrs
2801
655k
    UINT64_C(3931045920), // t2ASRri
2802
655k
    UINT64_C(4198559744), // t2ASRrr
2803
655k
    UINT64_C(4026568704), // t2B
2804
655k
    UINT64_C(4084137984), // t2BFC
2805
655k
    UINT64_C(4083154944), // t2BFI
2806
655k
    UINT64_C(4028628992), // t2BICri
2807
655k
    UINT64_C(3927965696), // t2BICrr
2808
655k
    UINT64_C(3927965696), // t2BICrs
2809
655k
    UINT64_C(4089483008), // t2BXJ
2810
655k
    UINT64_C(4026564608), // t2Bcc
2811
655k
    UINT64_C(3992977408), // t2CDP
2812
655k
    UINT64_C(4261412864), // t2CDP2
2813
655k
    UINT64_C(4089417519), // t2CLREX
2814
655k
    UINT64_C(4205899904), // t2CLZ
2815
655k
    UINT64_C(4044361472), // t2CMNri
2816
655k
    UINT64_C(3943698176), // t2CMNzrr
2817
655k
    UINT64_C(3943698176), // t2CMNzrs
2818
655k
    UINT64_C(4054847232), // t2CMPri
2819
655k
    UINT64_C(3954183936), // t2CMPrr
2820
655k
    UINT64_C(3954183936), // t2CMPrs
2821
655k
    UINT64_C(4088365312), // t2CPS1p
2822
655k
    UINT64_C(4088365056), // t2CPS2p
2823
655k
    UINT64_C(4088365312), // t2CPS3p
2824
655k
    UINT64_C(4206948480), // t2CRC32B
2825
655k
    UINT64_C(4207997056), // t2CRC32CB
2826
655k
    UINT64_C(4207997072), // t2CRC32CH
2827
655k
    UINT64_C(4207997088), // t2CRC32CW
2828
655k
    UINT64_C(4206948496), // t2CRC32H
2829
655k
    UINT64_C(4206948512), // t2CRC32W
2830
655k
    UINT64_C(4088365296), // t2DBG
2831
655k
    UINT64_C(4153376769), // t2DCPS1
2832
655k
    UINT64_C(4153376770), // t2DCPS2
2833
655k
    UINT64_C(4153376771), // t2DCPS3
2834
655k
    UINT64_C(4089417552), // t2DMB
2835
655k
    UINT64_C(4089417536), // t2DSB
2836
655k
    UINT64_C(4034920448), // t2EORri
2837
655k
    UINT64_C(3934257152), // t2EORrr
2838
655k
    UINT64_C(3934257152), // t2EORrs
2839
655k
    UINT64_C(4088365056), // t2HINT
2840
655k
    UINT64_C(4158685184), // t2HVC
2841
655k
    UINT64_C(4089417568), // t2ISB
2842
655k
    UINT64_C(48896),  // t2IT
2843
655k
    UINT64_C(0),  // t2Int_eh_sjlj_setjmp
2844
655k
    UINT64_C(0),  // t2Int_eh_sjlj_setjmp_nofp
2845
655k
    UINT64_C(3905949615), // t2LDA
2846
655k
    UINT64_C(3905949583), // t2LDAB
2847
655k
    UINT64_C(3905949679), // t2LDAEX
2848
655k
    UINT64_C(3905949647), // t2LDAEXB
2849
655k
    UINT64_C(3905945855), // t2LDAEXD
2850
655k
    UINT64_C(3905949663), // t2LDAEXH
2851
655k
    UINT64_C(3905949599), // t2LDAH
2852
655k
    UINT64_C(4249878528), // t2LDC2L_OFFSET
2853
655k
    UINT64_C(4241489920), // t2LDC2L_OPTION
2854
655k
    UINT64_C(4235198464), // t2LDC2L_POST
2855
655k
    UINT64_C(4251975680), // t2LDC2L_PRE
2856
655k
    UINT64_C(4245684224), // t2LDC2_OFFSET
2857
655k
    UINT64_C(4237295616), // t2LDC2_OPTION
2858
655k
    UINT64_C(4231004160), // t2LDC2_POST
2859
655k
    UINT64_C(4247781376), // t2LDC2_PRE
2860
655k
    UINT64_C(3981443072), // t2LDCL_OFFSET
2861
655k
    UINT64_C(3973054464), // t2LDCL_OPTION
2862
655k
    UINT64_C(3966763008), // t2LDCL_POST
2863
655k
    UINT64_C(3983540224), // t2LDCL_PRE
2864
655k
    UINT64_C(3977248768), // t2LDC_OFFSET
2865
655k
    UINT64_C(3968860160), // t2LDC_OPTION
2866
655k
    UINT64_C(3962568704), // t2LDC_POST
2867
655k
    UINT64_C(3979345920), // t2LDC_PRE
2868
655k
    UINT64_C(3910139904), // t2LDMDB
2869
655k
    UINT64_C(3912237056), // t2LDMDB_UPD
2870
655k
    UINT64_C(3901751296), // t2LDMIA
2871
655k
    UINT64_C(3903848448), // t2LDMIA_UPD
2872
655k
    UINT64_C(4161801728), // t2LDRBT
2873
655k
    UINT64_C(4161800448), // t2LDRB_POST
2874
655k
    UINT64_C(4161801472), // t2LDRB_PRE
2875
655k
    UINT64_C(4170186752), // t2LDRBi12
2876
655k
    UINT64_C(4161801216), // t2LDRBi8
2877
655k
    UINT64_C(4162781184), // t2LDRBpci
2878
655k
    UINT64_C(4161798144), // t2LDRBs
2879
655k
    UINT64_C(3899654144), // t2LDRD_POST
2880
655k
    UINT64_C(3916431360), // t2LDRD_PRE
2881
655k
    UINT64_C(3914334208), // t2LDRDi8
2882
655k
    UINT64_C(3897560832), // t2LDREX
2883
655k
    UINT64_C(3905949519), // t2LDREXB
2884
655k
    UINT64_C(3905945727), // t2LDREXD
2885
655k
    UINT64_C(3905949535), // t2LDREXH
2886
655k
    UINT64_C(4163898880), // t2LDRHT
2887
655k
    UINT64_C(4163897600), // t2LDRH_POST
2888
655k
    UINT64_C(4163898624), // t2LDRH_PRE
2889
655k
    UINT64_C(4172283904), // t2LDRHi12
2890
655k
    UINT64_C(4163898368), // t2LDRHi8
2891
655k
    UINT64_C(4164878336), // t2LDRHpci
2892
655k
    UINT64_C(4163895296), // t2LDRHs
2893
655k
    UINT64_C(4178578944), // t2LDRSBT
2894
655k
    UINT64_C(4178577664), // t2LDRSB_POST
2895
655k
    UINT64_C(4178578688), // t2LDRSB_PRE
2896
655k
    UINT64_C(4186963968), // t2LDRSBi12
2897
655k
    UINT64_C(4178578432), // t2LDRSBi8
2898
655k
    UINT64_C(4179558400), // t2LDRSBpci
2899
655k
    UINT64_C(4178575360), // t2LDRSBs
2900
655k
    UINT64_C(4180676096), // t2LDRSHT
2901
655k
    UINT64_C(4180674816), // t2LDRSH_POST
2902
655k
    UINT64_C(4180675840), // t2LDRSH_PRE
2903
655k
    UINT64_C(4189061120), // t2LDRSHi12
2904
655k
    UINT64_C(4180675584), // t2LDRSHi8
2905
655k
    UINT64_C(4181655552), // t2LDRSHpci
2906
655k
    UINT64_C(4180672512), // t2LDRSHs
2907
655k
    UINT64_C(4165996032), // t2LDRT
2908
655k
    UINT64_C(4165994752), // t2LDR_POST
2909
655k
    UINT64_C(4165995776), // t2LDR_PRE
2910
655k
    UINT64_C(4174381056), // t2LDRi12
2911
655k
    UINT64_C(4165995520), // t2LDRi8
2912
655k
    UINT64_C(4166975488), // t2LDRpci
2913
655k
    UINT64_C(4165992448), // t2LDRs
2914
655k
    UINT64_C(3931045888), // t2LSLri
2915
655k
    UINT64_C(4194365440), // t2LSLrr
2916
655k
    UINT64_C(3931045904), // t2LSRri
2917
655k
    UINT64_C(4196462592), // t2LSRrr
2918
655k
    UINT64_C(3992977424), // t2MCR
2919
655k
    UINT64_C(4261412880), // t2MCR2
2920
655k
    UINT64_C(3963617280), // t2MCRR
2921
655k
    UINT64_C(4232052736), // t2MCRR2
2922
655k
    UINT64_C(4211081216), // t2MLA
2923
655k
    UINT64_C(4211081232), // t2MLS
2924
655k
    UINT64_C(4072669184), // t2MOVTi16
2925
655k
    UINT64_C(4031709184), // t2MOVi
2926
655k
    UINT64_C(4064280576), // t2MOVi16
2927
655k
    UINT64_C(3931045888), // t2MOVr
2928
655k
    UINT64_C(3932094560), // t2MOVsra_flag
2929
655k
    UINT64_C(3932094544), // t2MOVsrl_flag
2930
655k
    UINT64_C(3994026000), // t2MRC
2931
655k
    UINT64_C(4262461456), // t2MRC2
2932
655k
    UINT64_C(3964665856), // t2MRRC
2933
655k
    UINT64_C(4233101312), // t2MRRC2
2934
655k
    UINT64_C(4092559360), // t2MRS_AR
2935
655k
    UINT64_C(4092559360), // t2MRS_M
2936
655k
    UINT64_C(4091576352), // t2MRSbanked
2937
655k
    UINT64_C(4093607936), // t2MRSsys_AR
2938
655k
    UINT64_C(4085284864), // t2MSR_AR
2939
655k
    UINT64_C(4085284864), // t2MSR_M
2940
655k
    UINT64_C(4085284896), // t2MSRbanked
2941
655k
    UINT64_C(4211142656), // t2MUL
2942
655k
    UINT64_C(4033806336), // t2MVNi
2943
655k
    UINT64_C(3933143040), // t2MVNr
2944
655k
    UINT64_C(3933143040), // t2MVNs
2945
655k
    UINT64_C(4032823296), // t2ORNri
2946
655k
    UINT64_C(3932160000), // t2ORNrr
2947
655k
    UINT64_C(3932160000), // t2ORNrs
2948
655k
    UINT64_C(4030726144), // t2ORRri
2949
655k
    UINT64_C(3930062848), // t2ORRrr
2950
655k
    UINT64_C(3930062848), // t2ORRrs
2951
655k
    UINT64_C(3938451456), // t2PKHBT
2952
655k
    UINT64_C(3938451488), // t2PKHTB
2953
655k
    UINT64_C(4172345344), // t2PLDWi12
2954
655k
    UINT64_C(4163959808), // t2PLDWi8
2955
655k
    UINT64_C(4163956736), // t2PLDWs
2956
655k
    UINT64_C(4170248192), // t2PLDi12
2957
655k
    UINT64_C(4161862656), // t2PLDi8
2958
655k
    UINT64_C(4162842624), // t2PLDpci
2959
655k
    UINT64_C(4161859584), // t2PLDs
2960
655k
    UINT64_C(4187025408), // t2PLIi12
2961
655k
    UINT64_C(4178639872), // t2PLIi8
2962
655k
    UINT64_C(4179619840), // t2PLIpci
2963
655k
    UINT64_C(4178636800), // t2PLIs
2964
655k
    UINT64_C(4202754176), // t2QADD
2965
655k
    UINT64_C(4203802640), // t2QADD16
2966
655k
    UINT64_C(4202754064), // t2QADD8
2967
655k
    UINT64_C(4204851216), // t2QASX
2968
655k
    UINT64_C(4202754192), // t2QDADD
2969
655k
    UINT64_C(4202754224), // t2QDSUB
2970
655k
    UINT64_C(4209045520), // t2QSAX
2971
655k
    UINT64_C(4202754208), // t2QSUB
2972
655k
    UINT64_C(4207996944), // t2QSUB16
2973
655k
    UINT64_C(4206948368), // t2QSUB8
2974
655k
    UINT64_C(4203802784), // t2RBIT
2975
655k
    UINT64_C(4203802752), // t2REV
2976
655k
    UINT64_C(4203802768), // t2REV16
2977
655k
    UINT64_C(4203802800), // t2REVSH
2978
655k
    UINT64_C(3893411840), // t2RFEDB
2979
655k
    UINT64_C(3895508992), // t2RFEDBW
2980
655k
    UINT64_C(3918577664), // t2RFEIA
2981
655k
    UINT64_C(3920674816), // t2RFEIAW
2982
655k
    UINT64_C(3931045936), // t2RORri
2983
655k
    UINT64_C(4200656896), // t2RORrr
2984
655k
    UINT64_C(3931045936), // t2RRX
2985
655k
    UINT64_C(4055891968), // t2RSBri
2986
655k
    UINT64_C(3955228672), // t2RSBrr
2987
655k
    UINT64_C(3955228672), // t2RSBrs
2988
655k
    UINT64_C(4203802624), // t2SADD16
2989
655k
    UINT64_C(4202754048), // t2SADD8
2990
655k
    UINT64_C(4204851200), // t2SASX
2991
655k
    UINT64_C(4049600512), // t2SBCri
2992
655k
    UINT64_C(3948937216), // t2SBCrr
2993
655k
    UINT64_C(3948937216), // t2SBCrs
2994
655k
    UINT64_C(4081057792), // t2SBFX
2995
655k
    UINT64_C(4220580080), // t2SDIV
2996
655k
    UINT64_C(4204851328), // t2SEL
2997
655k
    UINT64_C(46608),  // t2SETPAN
2998
655k
    UINT64_C(3917474175), // t2SG
2999
655k
    UINT64_C(4203802656), // t2SHADD16
3000
655k
    UINT64_C(4202754080), // t2SHADD8
3001
655k
    UINT64_C(4204851232), // t2SHASX
3002
655k
    UINT64_C(4209045536), // t2SHSAX
3003
655k
    UINT64_C(4207996960), // t2SHSUB16
3004
655k
    UINT64_C(4206948384), // t2SHSUB8
3005
655k
    UINT64_C(4159733760), // t2SMC
3006
655k
    UINT64_C(4212129792), // t2SMLABB
3007
655k
    UINT64_C(4212129808), // t2SMLABT
3008
655k
    UINT64_C(4213178368), // t2SMLAD
3009
655k
    UINT64_C(4213178384), // t2SMLADX
3010
655k
    UINT64_C(4223664128), // t2SMLAL
3011
655k
    UINT64_C(4223664256), // t2SMLALBB
3012
655k
    UINT64_C(4223664272), // t2SMLALBT
3013
655k
    UINT64_C(4223664320), // t2SMLALD
3014
655k
    UINT64_C(4223664336), // t2SMLALDX
3015
655k
    UINT64_C(4223664288), // t2SMLALTB
3016
655k
    UINT64_C(4223664304), // t2SMLALTT
3017
655k
    UINT64_C(4212129824), // t2SMLATB
3018
655k
    UINT64_C(4212129840), // t2SMLATT
3019
655k
    UINT64_C(4214226944), // t2SMLAWB
3020
655k
    UINT64_C(4214226960), // t2SMLAWT
3021
655k
    UINT64_C(4215275520), // t2SMLSD
3022
655k
    UINT64_C(4215275536), // t2SMLSDX
3023
655k
    UINT64_C(4224712896), // t2SMLSLD
3024
655k
    UINT64_C(4224712912), // t2SMLSLDX
3025
655k
    UINT64_C(4216324096), // t2SMMLA
3026
655k
    UINT64_C(4216324112), // t2SMMLAR
3027
655k
    UINT64_C(4217372672), // t2SMMLS
3028
655k
    UINT64_C(4217372688), // t2SMMLSR
3029
655k
    UINT64_C(4216385536), // t2SMMUL
3030
655k
    UINT64_C(4216385552), // t2SMMULR
3031
655k
    UINT64_C(4213239808), // t2SMUAD
3032
655k
    UINT64_C(4213239824), // t2SMUADX
3033
655k
    UINT64_C(4212191232), // t2SMULBB
3034
655k
    UINT64_C(4212191248), // t2SMULBT
3035
655k
    UINT64_C(4219469824), // t2SMULL
3036
655k
    UINT64_C(4212191264), // t2SMULTB
3037
655k
    UINT64_C(4212191280), // t2SMULTT
3038
655k
    UINT64_C(4214288384), // t2SMULWB
3039
655k
    UINT64_C(4214288400), // t2SMULWT
3040
655k
    UINT64_C(4215336960), // t2SMUSD
3041
655k
    UINT64_C(4215336976), // t2SMUSDX
3042
655k
    UINT64_C(3893215232), // t2SRSDB
3043
655k
    UINT64_C(3895312384), // t2SRSDB_UPD
3044
655k
    UINT64_C(3918381056), // t2SRSIA
3045
655k
    UINT64_C(3920478208), // t2SRSIA_UPD
3046
655k
    UINT64_C(4076863488), // t2SSAT
3047
655k
    UINT64_C(4078960640), // t2SSAT16
3048
655k
    UINT64_C(4209045504), // t2SSAX
3049
655k
    UINT64_C(4207996928), // t2SSUB16
3050
655k
    UINT64_C(4206948352), // t2SSUB8
3051
655k
    UINT64_C(4248829952), // t2STC2L_OFFSET
3052
655k
    UINT64_C(4240441344), // t2STC2L_OPTION
3053
655k
    UINT64_C(4234149888), // t2STC2L_POST
3054
655k
    UINT64_C(4250927104), // t2STC2L_PRE
3055
655k
    UINT64_C(4244635648), // t2STC2_OFFSET
3056
655k
    UINT64_C(4236247040), // t2STC2_OPTION
3057
655k
    UINT64_C(4229955584), // t2STC2_POST
3058
655k
    UINT64_C(4246732800), // t2STC2_PRE
3059
655k
    UINT64_C(3980394496), // t2STCL_OFFSET
3060
655k
    UINT64_C(3972005888), // t2STCL_OPTION
3061
655k
    UINT64_C(3965714432), // t2STCL_POST
3062
655k
    UINT64_C(3982491648), // t2STCL_PRE
3063
655k
    UINT64_C(3976200192), // t2STC_OFFSET
3064
655k
    UINT64_C(3967811584), // t2STC_OPTION
3065
655k
    UINT64_C(3961520128), // t2STC_POST
3066
655k
    UINT64_C(3978297344), // t2STC_PRE
3067
655k
    UINT64_C(3904901039), // t2STL
3068
655k
    UINT64_C(3904901007), // t2STLB
3069
655k
    UINT64_C(3904901088), // t2STLEX
3070
655k
    UINT64_C(3904901056), // t2STLEXB
3071
655k
    UINT64_C(3904897264), // t2STLEXD
3072
655k
    UINT64_C(3904901072), // t2STLEXH
3073
655k
    UINT64_C(3904901023), // t2STLH
3074
655k
    UINT64_C(3909091328), // t2STMDB
3075
655k
    UINT64_C(3911188480), // t2STMDB_UPD
3076
655k
    UINT64_C(3900702720), // t2STMIA
3077
655k
    UINT64_C(3902799872), // t2STMIA_UPD
3078
655k
    UINT64_C(4160753152), // t2STRBT
3079
655k
    UINT64_C(4160751872), // t2STRB_POST
3080
655k
    UINT64_C(4160752896), // t2STRB_PRE
3081
655k
    UINT64_C(4169138176), // t2STRBi12
3082
655k
    UINT64_C(4160752640), // t2STRBi8
3083
655k
    UINT64_C(4160749568), // t2STRBs
3084
655k
    UINT64_C(3898605568), // t2STRD_POST
3085
655k
    UINT64_C(3915382784), // t2STRD_PRE
3086
655k
    UINT64_C(3913285632), // t2STRDi8
3087
655k
    UINT64_C(3896508416), // t2STREX
3088
655k
    UINT64_C(3904900928), // t2STREXB
3089
655k
    UINT64_C(3904897136), // t2STREXD
3090
655k
    UINT64_C(3904900944), // t2STREXH
3091
655k
    UINT64_C(4162850304), // t2STRHT
3092
655k
    UINT64_C(4162849024), // t2STRH_POST
3093
655k
    UINT64_C(4162850048), // t2STRH_PRE
3094
655k
    UINT64_C(4171235328), // t2STRHi12
3095
655k
    UINT64_C(4162849792), // t2STRHi8
3096
655k
    UINT64_C(4162846720), // t2STRHs
3097
655k
    UINT64_C(4164947456), // t2STRT
3098
655k
    UINT64_C(4164946176), // t2STR_POST
3099
655k
    UINT64_C(4164947200), // t2STR_PRE
3100
655k
    UINT64_C(4173332480), // t2STRi12
3101
655k
    UINT64_C(4164946944), // t2STRi8
3102
655k
    UINT64_C(4164943872), // t2STRs
3103
655k
    UINT64_C(4091449088), // t2SUBS_PC_LR
3104
655k
    UINT64_C(4053794816), // t2SUBri
3105
655k
    UINT64_C(4070572032), // t2SUBri12
3106
655k
    UINT64_C(3953131520), // t2SUBrr
3107
655k
    UINT64_C(3953131520), // t2SUBrs
3108
655k
    UINT64_C(4198559872), // t2SXTAB
3109
655k
    UINT64_C(4196462720), // t2SXTAB16
3110
655k
    UINT64_C(4194365568), // t2SXTAH
3111
655k
    UINT64_C(4199542912), // t2SXTB
3112
655k
    UINT64_C(4197445760), // t2SXTB16
3113
655k
    UINT64_C(4195348608), // t2SXTH
3114
655k
    UINT64_C(3906007040), // t2TBB
3115
655k
    UINT64_C(3906007056), // t2TBH
3116
655k
    UINT64_C(4035972864), // t2TEQri
3117
655k
    UINT64_C(3935309568), // t2TEQrr
3118
655k
    UINT64_C(3935309568), // t2TEQrs
3119
655k
    UINT64_C(4088365074), // t2TSB
3120
655k
    UINT64_C(4027584256), // t2TSTri
3121
655k
    UINT64_C(3926920960), // t2TSTrr
3122
655k
    UINT64_C(3926920960), // t2TSTrs
3123
655k
    UINT64_C(3896569856), // t2TT
3124
655k
    UINT64_C(3896569984), // t2TTA
3125
655k
    UINT64_C(3896570048), // t2TTAT
3126
655k
    UINT64_C(3896569920), // t2TTT
3127
655k
    UINT64_C(4203802688), // t2UADD16
3128
655k
    UINT64_C(4202754112), // t2UADD8
3129
655k
    UINT64_C(4204851264), // t2UASX
3130
655k
    UINT64_C(4089446400), // t2UBFX
3131
655k
    UINT64_C(4159741952), // t2UDF
3132
655k
    UINT64_C(4222677232), // t2UDIV
3133
655k
    UINT64_C(4203802720), // t2UHADD16
3134
655k
    UINT64_C(4202754144), // t2UHADD8
3135
655k
    UINT64_C(4204851296), // t2UHASX
3136
655k
    UINT64_C(4209045600), // t2UHSAX
3137
655k
    UINT64_C(4207997024), // t2UHSUB16
3138
655k
    UINT64_C(4206948448), // t2UHSUB8
3139
655k
    UINT64_C(4225761376), // t2UMAAL
3140
655k
    UINT64_C(4225761280), // t2UMLAL
3141
655k
    UINT64_C(4221566976), // t2UMULL
3142
655k
    UINT64_C(4203802704), // t2UQADD16
3143
655k
    UINT64_C(4202754128), // t2UQADD8
3144
655k
    UINT64_C(4204851280), // t2UQASX
3145
655k
    UINT64_C(4209045584), // t2UQSAX
3146
655k
    UINT64_C(4207997008), // t2UQSUB16
3147
655k
    UINT64_C(4206948432), // t2UQSUB8
3148
655k
    UINT64_C(4218482688), // t2USAD8
3149
655k
    UINT64_C(4218421248), // t2USADA8
3150
655k
    UINT64_C(4085252096), // t2USAT
3151
655k
    UINT64_C(4087349248), // t2USAT16
3152
655k
    UINT64_C(4209045568), // t2USAX
3153
655k
    UINT64_C(4207996992), // t2USUB16
3154
655k
    UINT64_C(4206948416), // t2USUB8
3155
655k
    UINT64_C(4199608448), // t2UXTAB
3156
655k
    UINT64_C(4197511296), // t2UXTAB16
3157
655k
    UINT64_C(4195414144), // t2UXTAH
3158
655k
    UINT64_C(4200591488), // t2UXTB
3159
655k
    UINT64_C(4198494336), // t2UXTB16
3160
655k
    UINT64_C(4196397184), // t2UXTH
3161
655k
    UINT64_C(16704),  // tADC
3162
655k
    UINT64_C(17408),  // tADDhirr
3163
655k
    UINT64_C(7168), // tADDi3
3164
655k
    UINT64_C(12288),  // tADDi8
3165
655k
    UINT64_C(17512),  // tADDrSP
3166
655k
    UINT64_C(43008),  // tADDrSPi
3167
655k
    UINT64_C(6144), // tADDrr
3168
655k
    UINT64_C(45056),  // tADDspi
3169
655k
    UINT64_C(17541),  // tADDspr
3170
655k
    UINT64_C(40960),  // tADR
3171
655k
    UINT64_C(16384),  // tAND
3172
655k
    UINT64_C(4096), // tASRri
3173
655k
    UINT64_C(16640),  // tASRrr
3174
655k
    UINT64_C(57344),  // tB
3175
655k
    UINT64_C(17280),  // tBIC
3176
655k
    UINT64_C(48640),  // tBKPT
3177
655k
    UINT64_C(4026585088), // tBL
3178
655k
    UINT64_C(18308),  // tBLXNSr
3179
655k
    UINT64_C(4026580992), // tBLXi
3180
655k
    UINT64_C(18304),  // tBLXr
3181
655k
    UINT64_C(18176),  // tBX
3182
655k
    UINT64_C(18180),  // tBXNS
3183
655k
    UINT64_C(53248),  // tBcc
3184
655k
    UINT64_C(47360),  // tCBNZ
3185
655k
    UINT64_C(45312),  // tCBZ
3186
655k
    UINT64_C(17088),  // tCMNz
3187
655k
    UINT64_C(17664),  // tCMPhir
3188
655k
    UINT64_C(10240),  // tCMPi8
3189
655k
    UINT64_C(17024),  // tCMPr
3190
655k
    UINT64_C(46688),  // tCPS
3191
655k
    UINT64_C(16448),  // tEOR
3192
655k
    UINT64_C(48896),  // tHINT
3193
655k
    UINT64_C(47744),  // tHLT
3194
655k
    UINT64_C(0),  // tInt_WIN_eh_sjlj_longjmp
3195
655k
    UINT64_C(0),  // tInt_eh_sjlj_longjmp
3196
655k
    UINT64_C(0),  // tInt_eh_sjlj_setjmp
3197
655k
    UINT64_C(51200),  // tLDMIA
3198
655k
    UINT64_C(30720),  // tLDRBi
3199
655k
    UINT64_C(23552),  // tLDRBr
3200
655k
    UINT64_C(34816),  // tLDRHi
3201
655k
    UINT64_C(23040),  // tLDRHr
3202
655k
    UINT64_C(22016),  // tLDRSB
3203
655k
    UINT64_C(24064),  // tLDRSH
3204
655k
    UINT64_C(26624),  // tLDRi
3205
655k
    UINT64_C(18432),  // tLDRpci
3206
655k
    UINT64_C(22528),  // tLDRr
3207
655k
    UINT64_C(38912),  // tLDRspi
3208
655k
    UINT64_C(0),  // tLSLri
3209
655k
    UINT64_C(16512),  // tLSLrr
3210
655k
    UINT64_C(2048), // tLSRri
3211
655k
    UINT64_C(16576),  // tLSRrr
3212
655k
    UINT64_C(0),  // tMOVSr
3213
655k
    UINT64_C(8192), // tMOVi8
3214
655k
    UINT64_C(17920),  // tMOVr
3215
655k
    UINT64_C(17216),  // tMUL
3216
655k
    UINT64_C(17344),  // tMVN
3217
655k
    UINT64_C(17152),  // tORR
3218
655k
    UINT64_C(17528),  // tPICADD
3219
655k
    UINT64_C(48128),  // tPOP
3220
655k
    UINT64_C(46080),  // tPUSH
3221
655k
    UINT64_C(47616),  // tREV
3222
655k
    UINT64_C(47680),  // tREV16
3223
655k
    UINT64_C(47808),  // tREVSH
3224
655k
    UINT64_C(16832),  // tROR
3225
655k
    UINT64_C(16960),  // tRSB
3226
655k
    UINT64_C(16768),  // tSBC
3227
655k
    UINT64_C(46672),  // tSETEND
3228
655k
    UINT64_C(49152),  // tSTMIA_UPD
3229
655k
    UINT64_C(28672),  // tSTRBi
3230
655k
    UINT64_C(21504),  // tSTRBr
3231
655k
    UINT64_C(32768),  // tSTRHi
3232
655k
    UINT64_C(20992),  // tSTRHr
3233
655k
    UINT64_C(24576),  // tSTRi
3234
655k
    UINT64_C(20480),  // tSTRr
3235
655k
    UINT64_C(36864),  // tSTRspi
3236
655k
    UINT64_C(7680), // tSUBi3
3237
655k
    UINT64_C(14336),  // tSUBi8
3238
655k
    UINT64_C(6656), // tSUBrr
3239
655k
    UINT64_C(45184),  // tSUBspi
3240
655k
    UINT64_C(57088),  // tSVC
3241
655k
    UINT64_C(45632),  // tSXTB
3242
655k
    UINT64_C(45568),  // tSXTH
3243
655k
    UINT64_C(57086),  // tTRAP
3244
655k
    UINT64_C(16896),  // tTST
3245
655k
    UINT64_C(56832),  // tUDF
3246
655k
    UINT64_C(45760),  // tUXTB
3247
655k
    UINT64_C(45696),  // tUXTH
3248
655k
    UINT64_C(57081),  // t__brkdiv0
3249
655k
    UINT64_C(0)
3250
655k
  };
3251
655k
  const unsigned opcode = MI.getOpcode();
3252
655k
  uint64_t Value = InstBits[opcode];
3253
655k
  uint64_t op = 0;
3254
655k
  (void)op;  // suppress warning
3255
655k
  switch (opcode) {
3256
655k
    case ARM::CLREX:
3257
69
    case ARM::TRAP:
3258
69
    case ARM::TRAPNaCl:
3259
69
    case ARM::TSB:
3260
69
    case ARM::VLD1LNq16Pseudo:
3261
69
    case ARM::VLD1LNq16Pseudo_UPD:
3262
69
    case ARM::VLD1LNq32Pseudo:
3263
69
    case ARM::VLD1LNq32Pseudo_UPD:
3264
69
    case ARM::VLD1LNq8Pseudo:
3265
69
    case ARM::VLD1LNq8Pseudo_UPD:
3266
69
    case ARM::VLD1d16QPseudo:
3267
69
    case ARM::VLD1d16TPseudo:
3268
69
    case ARM::VLD1d32QPseudo:
3269
69
    case ARM::VLD1d32TPseudo:
3270
69
    case ARM::VLD1d64QPseudo:
3271
69
    case ARM::VLD1d64QPseudoWB_fixed:
3272
69
    case ARM::VLD1d64QPseudoWB_register:
3273
69
    case ARM::VLD1d64TPseudo:
3274
69
    case ARM::VLD1d64TPseudoWB_fixed:
3275
69
    case ARM::VLD1d64TPseudoWB_register:
3276
69
    case ARM::VLD1d8QPseudo:
3277
69
    case ARM::VLD1d8TPseudo:
3278
69
    case ARM::VLD1q16HighQPseudo:
3279
69
    case ARM::VLD1q16HighTPseudo:
3280
69
    case ARM::VLD1q16LowQPseudo_UPD:
3281
69
    case ARM::VLD1q16LowTPseudo_UPD:
3282
69
    case ARM::VLD1q32HighQPseudo:
3283
69
    case ARM::VLD1q32HighTPseudo:
3284
69
    case ARM::VLD1q32LowQPseudo_UPD:
3285
69
    case ARM::VLD1q32LowTPseudo_UPD:
3286
69
    case ARM::VLD1q64HighQPseudo:
3287
69
    case ARM::VLD1q64HighTPseudo:
3288
69
    case ARM::VLD1q64LowQPseudo_UPD:
3289
69
    case ARM::VLD1q64LowTPseudo_UPD:
3290
69
    case ARM::VLD1q8HighQPseudo:
3291
69
    case ARM::VLD1q8HighTPseudo:
3292
69
    case ARM::VLD1q8LowQPseudo_UPD:
3293
69
    case ARM::VLD1q8LowTPseudo_UPD:
3294
69
    case ARM::VLD2DUPq16EvenPseudo:
3295
69
    case ARM::VLD2DUPq16OddPseudo:
3296
69
    case ARM::VLD2DUPq32EvenPseudo:
3297
69
    case ARM::VLD2DUPq32OddPseudo:
3298
69
    case ARM::VLD2DUPq8EvenPseudo:
3299
69
    case ARM::VLD2DUPq8OddPseudo:
3300
69
    case ARM::VLD2LNd16Pseudo:
3301
69
    case ARM::VLD2LNd16Pseudo_UPD:
3302
69
    case ARM::VLD2LNd32Pseudo:
3303
69
    case ARM::VLD2LNd32Pseudo_UPD:
3304
69
    case ARM::VLD2LNd8Pseudo:
3305
69
    case ARM::VLD2LNd8Pseudo_UPD:
3306
69
    case ARM::VLD2LNq16Pseudo:
3307
69
    case ARM::VLD2LNq16Pseudo_UPD:
3308
69
    case ARM::VLD2LNq32Pseudo:
3309
69
    case ARM::VLD2LNq32Pseudo_UPD:
3310
69
    case ARM::VLD2q16Pseudo:
3311
69
    case ARM::VLD2q16PseudoWB_fixed:
3312
69
    case ARM::VLD2q16PseudoWB_register:
3313
69
    case ARM::VLD2q32Pseudo:
3314
69
    case ARM::VLD2q32PseudoWB_fixed:
3315
69
    case ARM::VLD2q32PseudoWB_register:
3316
69
    case ARM::VLD2q8Pseudo:
3317
69
    case ARM::VLD2q8PseudoWB_fixed:
3318
69
    case ARM::VLD2q8PseudoWB_register:
3319
69
    case ARM::VLD3DUPd16Pseudo:
3320
69
    case ARM::VLD3DUPd16Pseudo_UPD:
3321
69
    case ARM::VLD3DUPd32Pseudo:
3322
69
    case ARM::VLD3DUPd32Pseudo_UPD:
3323
69
    case ARM::VLD3DUPd8Pseudo:
3324
69
    case ARM::VLD3DUPd8Pseudo_UPD:
3325
69
    case ARM::VLD3DUPq16EvenPseudo:
3326
69
    case ARM::VLD3DUPq16OddPseudo:
3327
69
    case ARM::VLD3DUPq32EvenPseudo:
3328
69
    case ARM::VLD3DUPq32OddPseudo:
3329
69
    case ARM::VLD3DUPq8EvenPseudo:
3330
69
    case ARM::VLD3DUPq8OddPseudo:
3331
69
    case ARM::VLD3LNd16Pseudo:
3332
69
    case ARM::VLD3LNd16Pseudo_UPD:
3333
69
    case ARM::VLD3LNd32Pseudo:
3334
69
    case ARM::VLD3LNd32Pseudo_UPD:
3335
69
    case ARM::VLD3LNd8Pseudo:
3336
69
    case ARM::VLD3LNd8Pseudo_UPD:
3337
69
    case ARM::VLD3LNq16Pseudo:
3338
69
    case ARM::VLD3LNq16Pseudo_UPD:
3339
69
    case ARM::VLD3LNq32Pseudo:
3340
69
    case ARM::VLD3LNq32Pseudo_UPD:
3341
69
    case ARM::VLD3d16Pseudo:
3342
69
    case ARM::VLD3d16Pseudo_UPD:
3343
69
    case ARM::VLD3d32Pseudo:
3344
69
    case ARM::VLD3d32Pseudo_UPD:
3345
69
    case ARM::VLD3d8Pseudo:
3346
69
    case ARM::VLD3d8Pseudo_UPD:
3347
69
    case ARM::VLD3q16Pseudo_UPD:
3348
69
    case ARM::VLD3q16oddPseudo:
3349
69
    case ARM::VLD3q16oddPseudo_UPD:
3350
69
    case ARM::VLD3q32Pseudo_UPD:
3351
69
    case ARM::VLD3q32oddPseudo:
3352
69
    case ARM::VLD3q32oddPseudo_UPD:
3353
69
    case ARM::VLD3q8Pseudo_UPD:
3354
69
    case ARM::VLD3q8oddPseudo:
3355
69
    case ARM::VLD3q8oddPseudo_UPD:
3356
69
    case ARM::VLD4DUPd16Pseudo:
3357
69
    case ARM::VLD4DUPd16Pseudo_UPD:
3358
69
    case ARM::VLD4DUPd32Pseudo:
3359
69
    case ARM::VLD4DUPd32Pseudo_UPD:
3360
69
    case ARM::VLD4DUPd8Pseudo:
3361
69
    case ARM::VLD4DUPd8Pseudo_UPD:
3362
69
    case ARM::VLD4DUPq16EvenPseudo:
3363
69
    case ARM::VLD4DUPq16OddPseudo:
3364
69
    case ARM::VLD4DUPq32EvenPseudo:
3365
69
    case ARM::VLD4DUPq32OddPseudo:
3366
69
    case ARM::VLD4DUPq8EvenPseudo:
3367
69
    case ARM::VLD4DUPq8OddPseudo:
3368
69
    case ARM::VLD4LNd16Pseudo:
3369
69
    case ARM::VLD4LNd16Pseudo_UPD:
3370
69
    case ARM::VLD4LNd32Pseudo:
3371
69
    case ARM::VLD4LNd32Pseudo_UPD:
3372
69
    case ARM::VLD4LNd8Pseudo:
3373
69
    case ARM::VLD4LNd8Pseudo_UPD:
3374
69
    case ARM::VLD4LNq16Pseudo:
3375
69
    case ARM::VLD4LNq16Pseudo_UPD:
3376
69
    case ARM::VLD4LNq32Pseudo:
3377
69
    case ARM::VLD4LNq32Pseudo_UPD:
3378
69
    case ARM::VLD4d16Pseudo:
3379
69
    case ARM::VLD4d16Pseudo_UPD:
3380
69
    case ARM::VLD4d32Pseudo:
3381
69
    case ARM::VLD4d32Pseudo_UPD:
3382
69
    case ARM::VLD4d8Pseudo:
3383
69
    case ARM::VLD4d8Pseudo_UPD:
3384
69
    case ARM::VLD4q16Pseudo_UPD:
3385
69
    case ARM::VLD4q16oddPseudo:
3386
69
    case ARM::VLD4q16oddPseudo_UPD:
3387
69
    case ARM::VLD4q32Pseudo_UPD:
3388
69
    case ARM::VLD4q32oddPseudo:
3389
69
    case ARM::VLD4q32oddPseudo_UPD:
3390
69
    case ARM::VLD4q8Pseudo_UPD:
3391
69
    case ARM::VLD4q8oddPseudo:
3392
69
    case ARM::VLD4q8oddPseudo_UPD:
3393
69
    case ARM::VLDMQIA:
3394
69
    case ARM::VST1LNq16Pseudo:
3395
69
    case ARM::VST1LNq16Pseudo_UPD:
3396
69
    case ARM::VST1LNq32Pseudo:
3397
69
    case ARM::VST1LNq32Pseudo_UPD:
3398
69
    case ARM::VST1LNq8Pseudo:
3399
69
    case ARM::VST1LNq8Pseudo_UPD:
3400
69
    case ARM::VST1d16QPseudo:
3401
69
    case ARM::VST1d16TPseudo:
3402
69
    case ARM::VST1d32QPseudo:
3403
69
    case ARM::VST1d32TPseudo:
3404
69
    case ARM::VST1d64QPseudo:
3405
69
    case ARM::VST1d64QPseudoWB_fixed:
3406
69
    case ARM::VST1d64QPseudoWB_register:
3407
69
    case ARM::VST1d64TPseudo:
3408
69
    case ARM::VST1d64TPseudoWB_fixed:
3409
69
    case ARM::VST1d64TPseudoWB_register:
3410
69
    case ARM::VST1d8QPseudo:
3411
69
    case ARM::VST1d8TPseudo:
3412
69
    case ARM::VST1q16HighQPseudo:
3413
69
    case ARM::VST1q16HighTPseudo:
3414
69
    case ARM::VST1q16LowQPseudo_UPD:
3415
69
    case ARM::VST1q16LowTPseudo_UPD:
3416
69
    case ARM::VST1q32HighQPseudo:
3417
69
    case ARM::VST1q32HighTPseudo:
3418
69
    case ARM::VST1q32LowQPseudo_UPD:
3419
69
    case ARM::VST1q32LowTPseudo_UPD:
3420
69
    case ARM::VST1q64HighQPseudo:
3421
69
    case ARM::VST1q64HighTPseudo:
3422
69
    case ARM::VST1q64LowQPseudo_UPD:
3423
69
    case ARM::VST1q64LowTPseudo_UPD:
3424
69
    case ARM::VST1q8HighQPseudo:
3425
69
    case ARM::VST1q8HighTPseudo:
3426
69
    case ARM::VST1q8LowQPseudo_UPD:
3427
69
    case ARM::VST1q8LowTPseudo_UPD:
3428
69
    case ARM::VST2LNd16Pseudo:
3429
69
    case ARM::VST2LNd16Pseudo_UPD:
3430
69
    case ARM::VST2LNd32Pseudo:
3431
69
    case ARM::VST2LNd32Pseudo_UPD:
3432
69
    case ARM::VST2LNd8Pseudo:
3433
69
    case ARM::VST2LNd8Pseudo_UPD:
3434
69
    case ARM::VST2LNq16Pseudo:
3435
69
    case ARM::VST2LNq16Pseudo_UPD:
3436
69
    case ARM::VST2LNq32Pseudo:
3437
69
    case ARM::VST2LNq32Pseudo_UPD:
3438
69
    case ARM::VST2q16Pseudo:
3439
69
    case ARM::VST2q16PseudoWB_fixed:
3440
69
    case ARM::VST2q16PseudoWB_register:
3441
69
    case ARM::VST2q32Pseudo:
3442
69
    case ARM::VST2q32PseudoWB_fixed:
3443
69
    case ARM::VST2q32PseudoWB_register:
3444
69
    case ARM::VST2q8Pseudo:
3445
69
    case ARM::VST2q8PseudoWB_fixed:
3446
69
    case ARM::VST2q8PseudoWB_register:
3447
69
    case ARM::VST3LNd16Pseudo:
3448
69
    case ARM::VST3LNd16Pseudo_UPD:
3449
69
    case ARM::VST3LNd32Pseudo:
3450
69
    case ARM::VST3LNd32Pseudo_UPD:
3451
69
    case ARM::VST3LNd8Pseudo:
3452
69
    case ARM::VST3LNd8Pseudo_UPD:
3453
69
    case ARM::VST3LNq16Pseudo:
3454
69
    case ARM::VST3LNq16Pseudo_UPD:
3455
69
    case ARM::VST3LNq32Pseudo:
3456
69
    case ARM::VST3LNq32Pseudo_UPD:
3457
69
    case ARM::VST3d16Pseudo:
3458
69
    case ARM::VST3d16Pseudo_UPD:
3459
69
    case ARM::VST3d32Pseudo:
3460
69
    case ARM::VST3d32Pseudo_UPD:
3461
69
    case ARM::VST3d8Pseudo:
3462
69
    case ARM::VST3d8Pseudo_UPD:
3463
69
    case ARM::VST3q16Pseudo_UPD:
3464
69
    case ARM::VST3q16oddPseudo:
3465
69
    case ARM::VST3q16oddPseudo_UPD:
3466
69
    case ARM::VST3q32Pseudo_UPD:
3467
69
    case ARM::VST3q32oddPseudo:
3468
69
    case ARM::VST3q32oddPseudo_UPD:
3469
69
    case ARM::VST3q8Pseudo_UPD:
3470
69
    case ARM::VST3q8oddPseudo:
3471
69
    case ARM::VST3q8oddPseudo_UPD:
3472
69
    case ARM::VST4LNd16Pseudo:
3473
69
    case ARM::VST4LNd16Pseudo_UPD:
3474
69
    case ARM::VST4LNd32Pseudo:
3475
69
    case ARM::VST4LNd32Pseudo_UPD:
3476
69
    case ARM::VST4LNd8Pseudo:
3477
69
    case ARM::VST4LNd8Pseudo_UPD:
3478
69
    case ARM::VST4LNq16Pseudo:
3479
69
    case ARM::VST4LNq16Pseudo_UPD:
3480
69
    case ARM::VST4LNq32Pseudo:
3481
69
    case ARM::VST4LNq32Pseudo_UPD:
3482
69
    case ARM::VST4d16Pseudo:
3483
69
    case ARM::VST4d16Pseudo_UPD:
3484
69
    case ARM::VST4d32Pseudo:
3485
69
    case ARM::VST4d32Pseudo_UPD:
3486
69
    case ARM::VST4d8Pseudo:
3487
69
    case ARM::VST4d8Pseudo_UPD:
3488
69
    case ARM::VST4q16Pseudo_UPD:
3489
69
    case ARM::VST4q16oddPseudo:
3490
69
    case ARM::VST4q16oddPseudo_UPD:
3491
69
    case ARM::VST4q32Pseudo_UPD:
3492
69
    case ARM::VST4q32oddPseudo:
3493
69
    case ARM::VST4q32oddPseudo_UPD:
3494
69
    case ARM::VST4q8Pseudo_UPD:
3495
69
    case ARM::VST4q8oddPseudo:
3496
69
    case ARM::VST4q8oddPseudo_UPD:
3497
69
    case ARM::VSTMQIA:
3498
69
    case ARM::VTBL3Pseudo:
3499
69
    case ARM::VTBL4Pseudo:
3500
69
    case ARM::VTBX3Pseudo:
3501
69
    case ARM::VTBX4Pseudo:
3502
69
    case ARM::t2CLREX:
3503
69
    case ARM::t2DCPS1:
3504
69
    case ARM::t2DCPS2:
3505
69
    case ARM::t2DCPS3:
3506
69
    case ARM::t2Int_eh_sjlj_setjmp:
3507
69
    case ARM::t2Int_eh_sjlj_setjmp_nofp:
3508
69
    case ARM::t2SG:
3509
69
    case ARM::t2TSB:
3510
69
    case ARM::tInt_WIN_eh_sjlj_longjmp:
3511
69
    case ARM::tInt_eh_sjlj_longjmp:
3512
69
    case ARM::tInt_eh_sjlj_setjmp:
3513
69
    case ARM::tTRAP:
3514
69
    case ARM::t__brkdiv0: {
3515
69
      break;
3516
69
    }
3517
69
    case ARM::VRINTAD:
3518
0
    case ARM::VRINTMD:
3519
0
    case ARM::VRINTND:
3520
0
    case ARM::VRINTPD: {
3521
0
      // op: Dd
3522
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3523
0
      Value |= (op & UINT64_C(16)) << 18;
3524
0
      Value |= (op & UINT64_C(15)) << 12;
3525
0
      // op: Dm
3526
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3527
0
      Value |= (op & UINT64_C(16)) << 1;
3528
0
      Value |= op & UINT64_C(15);
3529
0
      break;
3530
0
    }
3531
0
    case ARM::VMAXNMD:
3532
0
    case ARM::VMINNMD:
3533
0
    case ARM::VSELEQD:
3534
0
    case ARM::VSELGED:
3535
0
    case ARM::VSELGTD:
3536
0
    case ARM::VSELVSD: {
3537
0
      // op: Dd
3538
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3539
0
      Value |= (op & UINT64_C(16)) << 18;
3540
0
      Value |= (op & UINT64_C(15)) << 12;
3541
0
      // op: Dn
3542
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3543
0
      Value |= (op & UINT64_C(15)) << 16;
3544
0
      Value |= (op & UINT64_C(16)) << 3;
3545
0
      // op: Dm
3546
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3547
0
      Value |= (op & UINT64_C(16)) << 1;
3548
0
      Value |= op & UINT64_C(15);
3549
0
      break;
3550
0
    }
3551
0
    case ARM::CRC32B:
3552
0
    case ARM::CRC32CB:
3553
0
    case ARM::CRC32CH:
3554
0
    case ARM::CRC32CW:
3555
0
    case ARM::CRC32H:
3556
0
    case ARM::CRC32W: {
3557
0
      // op: Rd
3558
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3559
0
      Value |= (op & UINT64_C(15)) << 12;
3560
0
      // op: Rn
3561
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3562
0
      Value |= (op & UINT64_C(15)) << 16;
3563
0
      // op: Rm
3564
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3565
0
      Value |= op & UINT64_C(15);
3566
0
      break;
3567
0
    }
3568
0
    case ARM::t2MRS_AR:
3569
0
    case ARM::t2MRSsys_AR: {
3570
0
      // op: Rd
3571
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3572
0
      Value |= (op & UINT64_C(15)) << 8;
3573
0
      break;
3574
0
    }
3575
1.58k
    case ARM::t2CLZ:
3576
1.58k
    case ARM::t2RBIT:
3577
1.58k
    case ARM::t2REV:
3578
1.58k
    case ARM::t2REV16:
3579
1.58k
    case ARM::t2REVSH: {
3580
1.58k
      // op: Rd
3581
1.58k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3582
1.58k
      Value |= (op & UINT64_C(15)) << 8;
3583
1.58k
      // op: Rm
3584
1.58k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3585
1.58k
      Value |= (op & UINT64_C(15)) << 16;
3586
1.58k
      Value |= op & UINT64_C(15);
3587
1.58k
      break;
3588
1.58k
    }
3589
1.58k
    case ARM::t2MOVsra_flag:
3590
56
    case ARM::t2MOVsrl_flag: {
3591
56
      // op: Rd
3592
56
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3593
56
      Value |= (op & UINT64_C(15)) << 8;
3594
56
      // op: Rm
3595
56
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3596
56
      Value |= op & UINT64_C(15);
3597
56
      break;
3598
56
    }
3599
84
    case ARM::t2SXTB:
3600
84
    case ARM::t2SXTB16:
3601
84
    case ARM::t2SXTH:
3602
84
    case ARM::t2UXTB:
3603
84
    case ARM::t2UXTB16:
3604
84
    case ARM::t2UXTH: {
3605
84
      // op: Rd
3606
84
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3607
84
      Value |= (op & UINT64_C(15)) << 8;
3608
84
      // op: Rm
3609
84
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3610
84
      Value |= op & UINT64_C(15);
3611
84
      // op: rot
3612
84
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3613
84
      Value |= (op & UINT64_C(3)) << 4;
3614
84
      break;
3615
84
    }
3616
378
    case ARM::t2CRC32B:
3617
378
    case ARM::t2CRC32CB:
3618
378
    case ARM::t2CRC32CH:
3619
378
    case ARM::t2CRC32CW:
3620
378
    case ARM::t2CRC32H:
3621
378
    case ARM::t2CRC32W:
3622
378
    case ARM::t2MUL:
3623
378
    case ARM::t2QADD16:
3624
378
    case ARM::t2QADD8:
3625
378
    case ARM::t2QASX:
3626
378
    case ARM::t2QSAX:
3627
378
    case ARM::t2QSUB16:
3628
378
    case ARM::t2QSUB8:
3629
378
    case ARM::t2SADD16:
3630
378
    case ARM::t2SADD8:
3631
378
    case ARM::t2SASX:
3632
378
    case ARM::t2SDIV:
3633
378
    case ARM::t2SEL:
3634
378
    case ARM::t2SHADD16:
3635
378
    case ARM::t2SHADD8:
3636
378
    case ARM::t2SHASX:
3637
378
    case ARM::t2SHSAX:
3638
378
    case ARM::t2SHSUB16:
3639
378
    case ARM::t2SHSUB8:
3640
378
    case ARM::t2SMMUL:
3641
378
    case ARM::t2SMMULR:
3642
378
    case ARM::t2SMUAD:
3643
378
    case ARM::t2SMUADX:
3644
378
    case ARM::t2SMULBB:
3645
378
    case ARM::t2SMULBT:
3646
378
    case ARM::t2SMULTB:
3647
378
    case ARM::t2SMULTT:
3648
378
    case ARM::t2SMULWB:
3649
378
    case ARM::t2SMULWT:
3650
378
    case ARM::t2SMUSD:
3651
378
    case ARM::t2SMUSDX:
3652
378
    case ARM::t2SSAX:
3653
378
    case ARM::t2SSUB16:
3654
378
    case ARM::t2SSUB8:
3655
378
    case ARM::t2UADD16:
3656
378
    case ARM::t2UADD8:
3657
378
    case ARM::t2UASX:
3658
378
    case ARM::t2UDIV:
3659
378
    case ARM::t2UHADD16:
3660
378
    case ARM::t2UHADD8:
3661
378
    case ARM::t2UHASX:
3662
378
    case ARM::t2UHSAX:
3663
378
    case ARM::t2UHSUB16:
3664
378
    case ARM::t2UHSUB8:
3665
378
    case ARM::t2UQADD16:
3666
378
    case ARM::t2UQADD8:
3667
378
    case ARM::t2UQASX:
3668
378
    case ARM::t2UQSAX:
3669
378
    case ARM::t2UQSUB16:
3670
378
    case ARM::t2UQSUB8:
3671
378
    case ARM::t2USAD8:
3672
378
    case ARM::t2USAX:
3673
378
    case ARM::t2USUB16:
3674
378
    case ARM::t2USUB8: {
3675
378
      // op: Rd
3676
378
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3677
378
      Value |= (op & UINT64_C(15)) << 8;
3678
378
      // op: Rn
3679
378
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3680
378
      Value |= (op & UINT64_C(15)) << 16;
3681
378
      // op: Rm
3682
378
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3683
378
      Value |= op & UINT64_C(15);
3684
378
      break;
3685
378
    }
3686
400
    case ARM::t2MLA:
3687
400
    case ARM::t2MLS:
3688
400
    case ARM::t2SMLABB:
3689
400
    case ARM::t2SMLABT:
3690
400
    case ARM::t2SMLAD:
3691
400
    case ARM::t2SMLADX:
3692
400
    case ARM::t2SMLATB:
3693
400
    case ARM::t2SMLATT:
3694
400
    case ARM::t2SMLAWB:
3695
400
    case ARM::t2SMLAWT:
3696
400
    case ARM::t2SMLSD:
3697
400
    case ARM::t2SMLSDX:
3698
400
    case ARM::t2SMMLA:
3699
400
    case ARM::t2SMMLAR:
3700
400
    case ARM::t2SMMLS:
3701
400
    case ARM::t2SMMLSR:
3702
400
    case ARM::t2USADA8: {
3703
400
      // op: Rd
3704
400
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3705
400
      Value |= (op & UINT64_C(15)) << 8;
3706
400
      // op: Rn
3707
400
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3708
400
      Value |= (op & UINT64_C(15)) << 16;
3709
400
      // op: Rm
3710
400
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3711
400
      Value |= op & UINT64_C(15);
3712
400
      // op: Ra
3713
400
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3714
400
      Value |= (op & UINT64_C(15)) << 12;
3715
400
      break;
3716
400
    }
3717
400
    case ARM::t2SXTAB:
3718
112
    case ARM::t2SXTAB16:
3719
112
    case ARM::t2SXTAH:
3720
112
    case ARM::t2UXTAB:
3721
112
    case ARM::t2UXTAB16:
3722
112
    case ARM::t2UXTAH: {
3723
112
      // op: Rd
3724
112
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3725
112
      Value |= (op & UINT64_C(15)) << 8;
3726
112
      // op: Rn
3727
112
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3728
112
      Value |= (op & UINT64_C(15)) << 16;
3729
112
      // op: Rm
3730
112
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3731
112
      Value |= op & UINT64_C(15);
3732
112
      // op: rot
3733
112
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3734
112
      Value |= (op & UINT64_C(3)) << 4;
3735
112
      break;
3736
112
    }
3737
112
    case ARM::t2PKHBT:
3738
12
    case ARM::t2PKHTB: {
3739
12
      // op: Rd
3740
12
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3741
12
      Value |= (op & UINT64_C(15)) << 8;
3742
12
      // op: Rn
3743
12
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3744
12
      Value |= (op & UINT64_C(15)) << 16;
3745
12
      // op: Rm
3746
12
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3747
12
      Value |= op & UINT64_C(15);
3748
12
      // op: sh
3749
12
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3750
12
      Value |= (op & UINT64_C(28)) << 10;
3751
12
      Value |= (op & UINT64_C(3)) << 6;
3752
12
      break;
3753
12
    }
3754
250
    case ARM::t2ADDri12:
3755
250
    case ARM::t2SUBri12: {
3756
250
      // op: Rd
3757
250
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3758
250
      Value |= (op & UINT64_C(15)) << 8;
3759
250
      // op: Rn
3760
250
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3761
250
      Value |= (op & UINT64_C(15)) << 16;
3762
250
      // op: imm
3763
250
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3764
250
      Value |= (op & UINT64_C(2048)) << 15;
3765
250
      Value |= (op & UINT64_C(1792)) << 4;
3766
250
      Value |= op & UINT64_C(255);
3767
250
      break;
3768
250
    }
3769
250
    case ARM::t2QADD:
3770
0
    case ARM::t2QDADD:
3771
0
    case ARM::t2QDSUB:
3772
0
    case ARM::t2QSUB: {
3773
0
      // op: Rd
3774
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3775
0
      Value |= (op & UINT64_C(15)) << 8;
3776
0
      // op: Rn
3777
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3778
0
      Value |= (op & UINT64_C(15)) << 16;
3779
0
      // op: Rm
3780
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3781
0
      Value |= op & UINT64_C(15);
3782
0
      break;
3783
0
    }
3784
276
    case ARM::t2BFI: {
3785
276
      // op: Rd
3786
276
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3787
276
      Value |= (op & UINT64_C(15)) << 8;
3788
276
      // op: Rn
3789
276
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3790
276
      Value |= (op & UINT64_C(15)) << 16;
3791
276
      // op: imm
3792
276
      op = getBitfieldInvertedMaskOpValue(MI, 3, Fixups, STI);
3793
276
      Value |= (op & UINT64_C(28)) << 10;
3794
276
      Value |= (op & UINT64_C(3)) << 6;
3795
276
      Value |= (op & UINT64_C(992)) >> 5;
3796
276
      break;
3797
0
    }
3798
0
    case ARM::t2SSAT16:
3799
0
    case ARM::t2USAT16: {
3800
0
      // op: Rd
3801
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3802
0
      Value |= (op & UINT64_C(15)) << 8;
3803
0
      // op: Rn
3804
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3805
0
      Value |= (op & UINT64_C(15)) << 16;
3806
0
      // op: sat_imm
3807
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3808
0
      Value |= op & UINT64_C(15);
3809
0
      break;
3810
0
    }
3811
0
    case ARM::t2SSAT:
3812
0
    case ARM::t2USAT: {
3813
0
      // op: Rd
3814
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3815
0
      Value |= (op & UINT64_C(15)) << 8;
3816
0
      // op: Rn
3817
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3818
0
      Value |= (op & UINT64_C(15)) << 16;
3819
0
      // op: sat_imm
3820
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3821
0
      Value |= op & UINT64_C(31);
3822
0
      // op: sh
3823
0
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3824
0
      Value |= (op & UINT64_C(32)) << 16;
3825
0
      Value |= (op & UINT64_C(28)) << 10;
3826
0
      Value |= (op & UINT64_C(3)) << 6;
3827
0
      break;
3828
0
    }
3829
358
    case ARM::t2STREX: {
3830
358
      // op: Rd
3831
358
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3832
358
      Value |= (op & UINT64_C(15)) << 8;
3833
358
      // op: Rt
3834
358
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3835
358
      Value |= (op & UINT64_C(15)) << 12;
3836
358
      // op: addr
3837
358
      op = getT2AddrModeImm0_1020s4OpValue(MI, 2, Fixups, STI);
3838
358
      Value |= (op & UINT64_C(3840)) << 8;
3839
358
      Value |= op & UINT64_C(255);
3840
358
      break;
3841
0
    }
3842
0
    case ARM::t2MRS_M: {
3843
0
      // op: Rd
3844
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3845
0
      Value |= (op & UINT64_C(15)) << 8;
3846
0
      // op: SYSm
3847
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3848
0
      Value |= op & UINT64_C(255);
3849
0
      break;
3850
0
    }
3851
20
    case ARM::t2ADR: {
3852
20
      // op: Rd
3853
20
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3854
20
      Value |= (op & UINT64_C(15)) << 8;
3855
20
      // op: addr
3856
20
      op = getT2AdrLabelOpValue(MI, 1, Fixups, STI);
3857
20
      Value |= (op & UINT64_C(2048)) << 15;
3858
20
      Value |= (op & UINT64_C(4096)) << 11;
3859
20
      Value |= (op & UINT64_C(4096)) << 9;
3860
20
      Value |= (op & UINT64_C(1792)) << 4;
3861
20
      Value |= op & UINT64_C(255);
3862
20
      break;
3863
0
    }
3864
668
    case ARM::t2BFC: {
3865
668
      // op: Rd
3866
668
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3867
668
      Value |= (op & UINT64_C(15)) << 8;
3868
668
      // op: imm
3869
668
      op = getBitfieldInvertedMaskOpValue(MI, 2, Fixups, STI);
3870
668
      Value |= (op & UINT64_C(28)) << 10;
3871
668
      Value |= (op & UINT64_C(3)) << 6;
3872
668
      Value |= (op & UINT64_C(992)) >> 5;
3873
668
      break;
3874
0
    }
3875
31.2k
    case ARM::t2MOVi16: {
3876
31.2k
      // op: Rd
3877
31.2k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3878
31.2k
      Value |= (op & UINT64_C(15)) << 8;
3879
31.2k
      // op: imm
3880
31.2k
      op = getHiLo16ImmOpValue(MI, 1, Fixups, STI);
3881
31.2k
      Value |= (op & UINT64_C(2048)) << 15;
3882
31.2k
      Value |= (op & UINT64_C(61440)) << 4;
3883
31.2k
      Value |= (op & UINT64_C(1792)) << 4;
3884
31.2k
      Value |= op & UINT64_C(255);
3885
31.2k
      break;
3886
0
    }
3887
26.9k
    case ARM::t2MOVTi16: {
3888
26.9k
      // op: Rd
3889
26.9k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3890
26.9k
      Value |= (op & UINT64_C(15)) << 8;
3891
26.9k
      // op: imm
3892
26.9k
      op = getHiLo16ImmOpValue(MI, 2, Fixups, STI);
3893
26.9k
      Value |= (op & UINT64_C(2048)) << 15;
3894
26.9k
      Value |= (op & UINT64_C(61440)) << 4;
3895
26.9k
      Value |= (op & UINT64_C(1792)) << 4;
3896
26.9k
      Value |= op & UINT64_C(255);
3897
26.9k
      break;
3898
0
    }
3899
584
    case ARM::t2SBFX:
3900
584
    case ARM::t2UBFX: {
3901
584
      // op: Rd
3902
584
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3903
584
      Value |= (op & UINT64_C(15)) << 8;
3904
584
      // op: msb
3905
584
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3906
584
      Value |= op & UINT64_C(31);
3907
584
      // op: lsb
3908
584
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3909
584
      Value |= (op & UINT64_C(28)) << 10;
3910
584
      Value |= (op & UINT64_C(3)) << 6;
3911
584
      // op: Rn
3912
584
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3913
584
      Value |= (op & UINT64_C(15)) << 16;
3914
584
      break;
3915
584
    }
3916
584
    case ARM::tADR: {
3917
42
      // op: Rd
3918
42
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3919
42
      Value |= (op & UINT64_C(7)) << 8;
3920
42
      // op: addr
3921
42
      op = getThumbAdrLabelOpValue(MI, 1, Fixups, STI);
3922
42
      Value |= op & UINT64_C(255);
3923
42
      break;
3924
584
    }
3925
40.7k
    case ARM::tMOVi8: {
3926
40.7k
      // op: Rd
3927
40.7k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3928
40.7k
      Value |= (op & UINT64_C(7)) << 8;
3929
40.7k
      // op: imm8
3930
40.7k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3931
40.7k
      Value |= op & UINT64_C(255);
3932
40.7k
      break;
3933
584
    }
3934
70.9k
    case ARM::tMOVr: {
3935
70.9k
      // op: Rd
3936
70.9k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3937
70.9k
      Value |= (op & UINT64_C(8)) << 4;
3938
70.9k
      Value |= op & UINT64_C(7);
3939
70.9k
      // op: Rm
3940
70.9k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3941
70.9k
      Value |= (op & UINT64_C(15)) << 3;
3942
70.9k
      break;
3943
584
    }
3944
584
    case ARM::t2STLEX: {
3945
0
      // op: Rd
3946
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3947
0
      Value |= op & UINT64_C(15);
3948
0
      // op: Rt
3949
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3950
0
      Value |= (op & UINT64_C(15)) << 12;
3951
0
      // op: addr
3952
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3953
0
      Value |= (op & UINT64_C(15)) << 16;
3954
0
      break;
3955
584
    }
3956
584
    case ARM::t2STLEXB:
3957
444
    case ARM::t2STLEXH:
3958
444
    case ARM::t2STREXB:
3959
444
    case ARM::t2STREXH: {
3960
444
      // op: Rd
3961
444
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3962
444
      Value |= op & UINT64_C(15);
3963
444
      // op: addr
3964
444
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3965
444
      Value |= (op & UINT64_C(15)) << 16;
3966
444
      // op: Rt
3967
444
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3968
444
      Value |= (op & UINT64_C(15)) << 12;
3969
444
      break;
3970
444
    }
3971
444
    case ARM::t2STLEXD:
3972
100
    case ARM::t2STREXD: {
3973
100
      // op: Rd
3974
100
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3975
100
      Value |= op & UINT64_C(15);
3976
100
      // op: addr
3977
100
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3978
100
      Value |= (op & UINT64_C(15)) << 16;
3979
100
      // op: Rt
3980
100
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3981
100
      Value |= (op & UINT64_C(15)) << 12;
3982
100
      // op: Rt2
3983
100
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3984
100
      Value |= (op & UINT64_C(15)) << 8;
3985
100
      break;
3986
100
    }
3987
100
    case ARM::tMOVSr: {
3988
54
      // op: Rd
3989
54
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3990
54
      Value |= op & UINT64_C(7);
3991
54
      // op: Rm
3992
54
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3993
54
      Value |= (op & UINT64_C(7)) << 3;
3994
54
      break;
3995
100
    }
3996
3.74k
    case ARM::tADDi3:
3997
3.74k
    case ARM::tSUBi3: {
3998
3.74k
      // op: Rd
3999
3.74k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4000
3.74k
      Value |= op & UINT64_C(7);
4001
3.74k
      // op: Rm
4002
3.74k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4003
3.74k
      Value |= (op & UINT64_C(7)) << 3;
4004
3.74k
      // op: imm3
4005
3.74k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4006
3.74k
      Value |= (op & UINT64_C(7)) << 6;
4007
3.74k
      break;
4008
3.74k
    }
4009
5.03k
    case ARM::tASRri:
4010
5.03k
    case ARM::tLSLri:
4011
5.03k
    case ARM::tLSRri: {
4012
5.03k
      // op: Rd
4013
5.03k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4014
5.03k
      Value |= op & UINT64_C(7);
4015
5.03k
      // op: Rm
4016
5.03k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4017
5.03k
      Value |= (op & UINT64_C(7)) << 3;
4018
5.03k
      // op: imm5
4019
5.03k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4020
5.03k
      Value |= (op & UINT64_C(31)) << 6;
4021
5.03k
      break;
4022
5.03k
    }
4023
5.03k
    case ARM::tMUL:
4024
1.88k
    case ARM::tMVN:
4025
1.88k
    case ARM::tRSB: {
4026
1.88k
      // op: Rd
4027
1.88k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4028
1.88k
      Value |= op & UINT64_C(7);
4029
1.88k
      // op: Rn
4030
1.88k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4031
1.88k
      Value |= (op & UINT64_C(7)) << 3;
4032
1.88k
      break;
4033
1.88k
    }
4034
1.88k
    case ARM::t2SMLALD:
4035
0
    case ARM::t2SMLALDX:
4036
0
    case ARM::t2SMLSLD:
4037
0
    case ARM::t2SMLSLDX: {
4038
0
      // op: Rd
4039
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4040
0
      Value |= (op & UINT64_C(15)) << 8;
4041
0
      // op: Rn
4042
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4043
0
      Value |= (op & UINT64_C(15)) << 16;
4044
0
      // op: Rm
4045
0
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4046
0
      Value |= op & UINT64_C(15);
4047
0
      // op: Ra
4048
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4049
0
      Value |= (op & UINT64_C(15)) << 12;
4050
0
      break;
4051
0
    }
4052
512
    case ARM::t2SMLAL:
4053
512
    case ARM::t2SMLALBB:
4054
512
    case ARM::t2SMLALBT:
4055
512
    case ARM::t2SMLALTB:
4056
512
    case ARM::t2SMLALTT:
4057
512
    case ARM::t2SMULL:
4058
512
    case ARM::t2UMAAL:
4059
512
    case ARM::t2UMLAL:
4060
512
    case ARM::t2UMULL: {
4061
512
      // op: RdLo
4062
512
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4063
512
      Value |= (op & UINT64_C(15)) << 12;
4064
512
      // op: RdHi
4065
512
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4066
512
      Value |= (op & UINT64_C(15)) << 8;
4067
512
      // op: Rn
4068
512
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4069
512
      Value |= (op & UINT64_C(15)) << 16;
4070
512
      // op: Rm
4071
512
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4072
512
      Value |= op & UINT64_C(15);
4073
512
      break;
4074
512
    }
4075
6.66k
    case ARM::tADDi8:
4076
6.66k
    case ARM::tSUBi8: {
4077
6.66k
      // op: Rdn
4078
6.66k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4079
6.66k
      Value |= (op & UINT64_C(7)) << 8;
4080
6.66k
      // op: imm8
4081
6.66k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4082
6.66k
      Value |= op & UINT64_C(255);
4083
6.66k
      break;
4084
6.66k
    }
4085
6.66k
    case ARM::tADDrSP: {
4086
0
      // op: Rdn
4087
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4088
0
      Value |= (op & UINT64_C(8)) << 4;
4089
0
      Value |= op & UINT64_C(7);
4090
0
      break;
4091
6.66k
    }
4092
29.8k
    case ARM::tADDhirr: {
4093
29.8k
      // op: Rdn
4094
29.8k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4095
29.8k
      Value |= (op & UINT64_C(8)) << 4;
4096
29.8k
      Value |= op & UINT64_C(7);
4097
29.8k
      // op: Rm
4098
29.8k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4099
29.8k
      Value |= (op & UINT64_C(15)) << 3;
4100
29.8k
      break;
4101
6.66k
    }
4102
6.66k
    case ARM::tADC:
4103
4.06k
    case ARM::tAND:
4104
4.06k
    case ARM::tASRrr:
4105
4.06k
    case ARM::tBIC:
4106
4.06k
    case ARM::tEOR:
4107
4.06k
    case ARM::tLSLrr:
4108
4.06k
    case ARM::tLSRrr:
4109
4.06k
    case ARM::tORR:
4110
4.06k
    case ARM::tROR:
4111
4.06k
    case ARM::tSBC: {
4112
4.06k
      // op: Rdn
4113
4.06k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4114
4.06k
      Value |= op & UINT64_C(7);
4115
4.06k
      // op: Rm
4116
4.06k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4117
4.06k
      Value |= (op & UINT64_C(7)) << 3;
4118
4.06k
      break;
4119
4.06k
    }
4120
4.57k
    case ARM::tBX:
4121
4.57k
    case ARM::tBXNS: {
4122
4.57k
      // op: Rm
4123
4.57k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4124
4.57k
      Value |= (op & UINT64_C(15)) << 3;
4125
4.57k
      break;
4126
4.57k
    }
4127
4.57k
    case ARM::tCMPhir: {
4128
2.82k
      // op: Rm
4129
2.82k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4130
2.82k
      Value |= (op & UINT64_C(15)) << 3;
4131
2.82k
      // op: Rn
4132
2.82k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4133
2.82k
      Value |= (op & UINT64_C(8)) << 4;
4134
2.82k
      Value |= op & UINT64_C(7);
4135
2.82k
      break;
4136
4.57k
    }
4137
4.57k
    case ARM::tREV:
4138
439
    case ARM::tREV16:
4139
439
    case ARM::tREVSH:
4140
439
    case ARM::tSXTB:
4141
439
    case ARM::tSXTH:
4142
439
    case ARM::tUXTB:
4143
439
    case ARM::tUXTH: {
4144
439
      // op: Rm
4145
439
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4146
439
      Value |= (op & UINT64_C(7)) << 3;
4147
439
      // op: Rd
4148
439
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4149
439
      Value |= op & UINT64_C(7);
4150
439
      break;
4151
439
    }
4152
8.14k
    case ARM::tCMNz:
4153
8.14k
    case ARM::tCMPr:
4154
8.14k
    case ARM::tTST: {
4155
8.14k
      // op: Rm
4156
8.14k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4157
8.14k
      Value |= (op & UINT64_C(7)) << 3;
4158
8.14k
      // op: Rn
4159
8.14k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4160
8.14k
      Value |= op & UINT64_C(7);
4161
8.14k
      break;
4162
8.14k
    }
4163
8.14k
    case ARM::tADDspr: {
4164
0
      // op: Rm
4165
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4166
0
      Value |= (op & UINT64_C(15)) << 3;
4167
0
      break;
4168
8.14k
    }
4169
8.14k
    case ARM::tADDrr:
4170
4.26k
    case ARM::tSUBrr: {
4171
4.26k
      // op: Rm
4172
4.26k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4173
4.26k
      Value |= (op & UINT64_C(7)) << 6;
4174
4.26k
      // op: Rn
4175
4.26k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4176
4.26k
      Value |= (op & UINT64_C(7)) << 3;
4177
4.26k
      // op: Rd
4178
4.26k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4179
4.26k
      Value |= op & UINT64_C(7);
4180
4.26k
      break;
4181
4.26k
    }
4182
4.26k
    case ARM::RFEDA:
4183
0
    case ARM::RFEDA_UPD:
4184
0
    case ARM::RFEDB:
4185
0
    case ARM::RFEDB_UPD:
4186
0
    case ARM::RFEIA:
4187
0
    case ARM::RFEIA_UPD:
4188
0
    case ARM::RFEIB:
4189
0
    case ARM::RFEIB_UPD:
4190
0
    case ARM::t2RFEDB:
4191
0
    case ARM::t2RFEDBW:
4192
0
    case ARM::t2RFEIA:
4193
0
    case ARM::t2RFEIAW: {
4194
0
      // op: Rn
4195
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4196
0
      Value |= (op & UINT64_C(15)) << 16;
4197
0
      break;
4198
0
    }
4199
308
    case ARM::t2CMNzrr:
4200
308
    case ARM::t2CMPrr:
4201
308
    case ARM::t2TBB:
4202
308
    case ARM::t2TBH:
4203
308
    case ARM::t2TEQrr:
4204
308
    case ARM::t2TSTrr: {
4205
308
      // op: Rn
4206
308
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4207
308
      Value |= (op & UINT64_C(15)) << 16;
4208
308
      // op: Rm
4209
308
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4210
308
      Value |= op & UINT64_C(15);
4211
308
      break;
4212
308
    }
4213
1.24k
    case ARM::t2CMNzrs:
4214
1.24k
    case ARM::t2CMPrs:
4215
1.24k
    case ARM::t2TEQrs:
4216
1.24k
    case ARM::t2TSTrs: {
4217
1.24k
      // op: Rn
4218
1.24k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4219
1.24k
      Value |= (op & UINT64_C(15)) << 16;
4220
1.24k
      // op: ShiftedRm
4221
1.24k
      op = getT2SORegOpValue(MI, 1, Fixups, STI);
4222
1.24k
      Value |= (op & UINT64_C(3584)) << 3;
4223
1.24k
      Value |= (op & UINT64_C(480)) >> 1;
4224
1.24k
      Value |= op & UINT64_C(15);
4225
1.24k
      break;
4226
1.24k
    }
4227
6.72k
    case ARM::t2CMNri:
4228
6.72k
    case ARM::t2CMPri:
4229
6.72k
    case ARM::t2TEQri:
4230
6.72k
    case ARM::t2TSTri: {
4231
6.72k
      // op: Rn
4232
6.72k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4233
6.72k
      Value |= (op & UINT64_C(15)) << 16;
4234
6.72k
      // op: imm
4235
6.72k
      op = getT2SOImmOpValue(MI, 1, Fixups, STI);
4236
6.72k
      Value |= (op & UINT64_C(2048)) << 15;
4237
6.72k
      Value |= (op & UINT64_C(1792)) << 4;
4238
6.72k
      Value |= op & UINT64_C(255);
4239
6.72k
      break;
4240
6.72k
    }
4241
6.72k
    case ARM::t2STMDB:
4242
425
    case ARM::t2STMIA: {
4243
425
      // op: Rn
4244
425
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4245
425
      Value |= (op & UINT64_C(15)) << 16;
4246
425
      // op: regs
4247
425
      op = getRegisterListOpValue(MI, 3, Fixups, STI);
4248
425
      Value |= op & UINT64_C(16384);
4249
425
      Value |= op & UINT64_C(8191);
4250
425
      break;
4251
425
    }
4252
425
    case ARM::t2LDMDB:
4253
40
    case ARM::t2LDMIA: {
4254
40
      // op: Rn
4255
40
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4256
40
      Value |= (op & UINT64_C(15)) << 16;
4257
40
      // op: regs
4258
40
      op = getRegisterListOpValue(MI, 3, Fixups, STI);
4259
40
      Value |= op & UINT64_C(65535);
4260
40
      break;
4261
40
    }
4262
22.7k
    case ARM::tCMPi8: {
4263
22.7k
      // op: Rn
4264
22.7k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4265
22.7k
      Value |= (op & UINT64_C(7)) << 8;
4266
22.7k
      // op: imm8
4267
22.7k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4268
22.7k
      Value |= op & UINT64_C(255);
4269
22.7k
      break;
4270
40
    }
4271
50
    case ARM::tLDMIA: {
4272
50
      // op: Rn
4273
50
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4274
50
      Value |= (op & UINT64_C(7)) << 8;
4275
50
      // op: regs
4276
50
      op = getRegisterListOpValue(MI, 3, Fixups, STI);
4277
50
      Value |= op & UINT64_C(255);
4278
50
      break;
4279
40
    }
4280
40
    case ARM::t2TT:
4281
0
    case ARM::t2TTA:
4282
0
    case ARM::t2TTAT:
4283
0
    case ARM::t2TTT: {
4284
0
      // op: Rn
4285
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4286
0
      Value |= (op & UINT64_C(15)) << 16;
4287
0
      // op: Rt
4288
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4289
0
      Value |= (op & UINT64_C(15)) << 8;
4290
0
      break;
4291
0
    }
4292
2.04k
    case ARM::t2STMDB_UPD:
4293
2.04k
    case ARM::t2STMIA_UPD: {
4294
2.04k
      // op: Rn
4295
2.04k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4296
2.04k
      Value |= (op & UINT64_C(15)) << 16;
4297
2.04k
      // op: regs
4298
2.04k
      op = getRegisterListOpValue(MI, 4, Fixups, STI);
4299
2.04k
      Value |= op & UINT64_C(16384);
4300
2.04k
      Value |= op & UINT64_C(8191);
4301
2.04k
      break;
4302
2.04k
    }
4303
5.46k
    case ARM::t2LDMDB_UPD:
4304
5.46k
    case ARM::t2LDMIA_UPD: {
4305
5.46k
      // op: Rn
4306
5.46k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4307
5.46k
      Value |= (op & UINT64_C(15)) << 16;
4308
5.46k
      // op: regs
4309
5.46k
      op = getRegisterListOpValue(MI, 4, Fixups, STI);
4310
5.46k
      Value |= op & UINT64_C(65535);
4311
5.46k
      break;
4312
5.46k
    }
4313
5.46k
    case ARM::tSTMIA_UPD: {
4314
66
      // op: Rn
4315
66
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4316
66
      Value |= (op & UINT64_C(7)) << 8;
4317
66
      // op: regs
4318
66
      op = getRegisterListOpValue(MI, 4, Fixups, STI);
4319
66
      Value |= op & UINT64_C(255);
4320
66
      break;
4321
5.46k
    }
4322
5.46k
    case ARM::t2LDRB_POST:
4323
1.86k
    case ARM::t2LDRH_POST:
4324
1.86k
    case ARM::t2LDRSB_POST:
4325
1.86k
    case ARM::t2LDRSH_POST:
4326
1.86k
    case ARM::t2LDR_POST: {
4327
1.86k
      // op: Rt
4328
1.86k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4329
1.86k
      Value |= (op & UINT64_C(15)) << 12;
4330
1.86k
      // op: Rn
4331
1.86k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4332
1.86k
      Value |= (op & UINT64_C(15)) << 16;
4333
1.86k
      // op: offset
4334
1.86k
      op = getT2AddrModeImm8OffsetOpValue(MI, 3, Fixups, STI);
4335
1.86k
      Value |= (op & UINT64_C(256)) << 1;
4336
1.86k
      Value |= op & UINT64_C(255);
4337
1.86k
      break;
4338
1.86k
    }
4339
1.86k
    case ARM::MRRC2:
4340
0
    case ARM::t2MRRC:
4341
0
    case ARM::t2MRRC2: {
4342
0
      // op: Rt
4343
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4344
0
      Value |= (op & UINT64_C(15)) << 12;
4345
0
      // op: Rt2
4346
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4347
0
      Value |= (op & UINT64_C(15)) << 16;
4348
0
      // op: cop
4349
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4350
0
      Value |= (op & UINT64_C(15)) << 8;
4351
0
      // op: opc1
4352
0
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4353
0
      Value |= (op & UINT64_C(15)) << 4;
4354
0
      // op: CRm
4355
0
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4356
0
      Value |= op & UINT64_C(15);
4357
0
      break;
4358
0
    }
4359
3
    case ARM::t2LDRD_POST: {
4360
3
      // op: Rt
4361
3
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4362
3
      Value |= (op & UINT64_C(15)) << 12;
4363
3
      // op: Rt2
4364
3
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4365
3
      Value |= (op & UINT64_C(15)) << 8;
4366
3
      // op: addr
4367
3
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4368
3
      Value |= (op & UINT64_C(15)) << 16;
4369
3
      // op: imm
4370
3
      op = getT2Imm8s4OpValue(MI, 4, Fixups, STI);
4371
3
      Value |= (op & UINT64_C(256)) << 15;
4372
3
      Value |= op & UINT64_C(255);
4373
3
      break;
4374
0
    }
4375
22.6k
    case ARM::t2LDRDi8:
4376
22.6k
    case ARM::t2STRDi8: {
4377
22.6k
      // op: Rt
4378
22.6k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4379
22.6k
      Value |= (op & UINT64_C(15)) << 12;
4380
22.6k
      // op: Rt2
4381
22.6k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4382
22.6k
      Value |= (op & UINT64_C(15)) << 8;
4383
22.6k
      // op: addr
4384
22.6k
      op = getT2AddrModeImm8s4OpValue(MI, 2, Fixups, STI);
4385
22.6k
      Value |= (op & UINT64_C(256)) << 15;
4386
22.6k
      Value |= (op & UINT64_C(7680)) << 7;
4387
22.6k
      Value |= op & UINT64_C(255);
4388
22.6k
      break;
4389
22.6k
    }
4390
22.6k
    case ARM::t2LDRD_PRE: {
4391
0
      // op: Rt
4392
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4393
0
      Value |= (op & UINT64_C(15)) << 12;
4394
0
      // op: Rt2
4395
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4396
0
      Value |= (op & UINT64_C(15)) << 8;
4397
0
      // op: addr
4398
0
      op = getT2AddrModeImm8s4OpValue(MI, 3, Fixups, STI);
4399
0
      Value |= (op & UINT64_C(256)) << 15;
4400
0
      Value |= (op & UINT64_C(7680)) << 7;
4401
0
      Value |= op & UINT64_C(255);
4402
0
      break;
4403
22.6k
    }
4404
22.6k
    case ARM::t2LDRBi12:
4405
19.4k
    case ARM::t2LDRHi12:
4406
19.4k
    case ARM::t2LDRSBi12:
4407
19.4k
    case ARM::t2LDRSHi12:
4408
19.4k
    case ARM::t2LDRi12:
4409
19.4k
    case ARM::t2STRBi12:
4410
19.4k
    case ARM::t2STRHi12:
4411
19.4k
    case ARM::t2STRi12: {
4412
19.4k
      // op: Rt
4413
19.4k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4414
19.4k
      Value |= (op & UINT64_C(15)) << 12;
4415
19.4k
      // op: addr
4416
19.4k
      op = getAddrModeImm12OpValue(MI, 1, Fixups, STI);
4417
19.4k
      Value |= (op & UINT64_C(122880)) << 3;
4418
19.4k
      Value |= op & UINT64_C(4095);
4419
19.4k
      break;
4420
19.4k
    }
4421
19.4k
    case ARM::t2LDRBpci:
4422
0
    case ARM::t2LDRHpci:
4423
0
    case ARM::t2LDRSBpci:
4424
0
    case ARM::t2LDRSHpci:
4425
0
    case ARM::t2LDRpci: {
4426
0
      // op: Rt
4427
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4428
0
      Value |= (op & UINT64_C(15)) << 12;
4429
0
      // op: addr
4430
0
      op = getAddrModeImm12OpValue(MI, 1, Fixups, STI);
4431
0
      Value |= (op & UINT64_C(4096)) << 11;
4432
0
      Value |= op & UINT64_C(4095);
4433
0
      break;
4434
0
    }
4435
0
    case ARM::t2LDA:
4436
0
    case ARM::t2LDAB:
4437
0
    case ARM::t2LDAEX:
4438
0
    case ARM::t2LDAH:
4439
0
    case ARM::t2STL:
4440
0
    case ARM::t2STLB:
4441
0
    case ARM::t2STLH: {
4442
0
      // op: Rt
4443
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4444
0
      Value |= (op & UINT64_C(15)) << 12;
4445
0
      // op: addr
4446
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4447
0
      Value |= (op & UINT64_C(15)) << 16;
4448
0
      break;
4449
0
    }
4450
427
    case ARM::t2LDREX: {
4451
427
      // op: Rt
4452
427
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4453
427
      Value |= (op & UINT64_C(15)) << 12;
4454
427
      // op: addr
4455
427
      op = getT2AddrModeImm0_1020s4OpValue(MI, 1, Fixups, STI);
4456
427
      Value |= (op & UINT64_C(3840)) << 8;
4457
427
      Value |= op & UINT64_C(255);
4458
427
      break;
4459
0
    }
4460
877
    case ARM::t2LDRBi8:
4461
877
    case ARM::t2LDRHi8:
4462
877
    case ARM::t2LDRSBi8:
4463
877
    case ARM::t2LDRSHi8:
4464
877
    case ARM::t2LDRi8:
4465
877
    case ARM::t2STRBi8:
4466
877
    case ARM::t2STRHi8:
4467
877
    case ARM::t2STRi8: {
4468
877
      // op: Rt
4469
877
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4470
877
      Value |= (op & UINT64_C(15)) << 12;
4471
877
      // op: addr
4472
877
      op = getT2AddrModeImm8OpValue(MI, 1, Fixups, STI);
4473
877
      Value |= (op & UINT64_C(7680)) << 7;
4474
877
      Value |= (op & UINT64_C(256)) << 1;
4475
877
      Value |= op & UINT64_C(255);
4476
877
      break;
4477
877
    }
4478
877
    case ARM::t2LDRBT:
4479
0
    case ARM::t2LDRHT:
4480
0
    case ARM::t2LDRSBT:
4481
0
    case ARM::t2LDRSHT:
4482
0
    case ARM::t2LDRT:
4483
0
    case ARM::t2STRBT:
4484
0
    case ARM::t2STRHT:
4485
0
    case ARM::t2STRT: {
4486
0
      // op: Rt
4487
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4488
0
      Value |= (op & UINT64_C(15)) << 12;
4489
0
      // op: addr
4490
0
      op = getT2AddrModeImm8OpValue(MI, 1, Fixups, STI);
4491
0
      Value |= (op & UINT64_C(7680)) << 7;
4492
0
      Value |= op & UINT64_C(255);
4493
0
      break;
4494
0
    }
4495
459
    case ARM::t2LDRB_PRE:
4496
459
    case ARM::t2LDRH_PRE:
4497
459
    case ARM::t2LDRSB_PRE:
4498
459
    case ARM::t2LDRSH_PRE:
4499
459
    case ARM::t2LDR_PRE: {
4500
459
      // op: Rt
4501
459
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4502
459
      Value |= (op & UINT64_C(15)) << 12;
4503
459
      // op: addr
4504
459
      op = getT2AddrModeImm8OpValue(MI, 2, Fixups, STI);
4505
459
      Value |= (op & UINT64_C(7680)) << 7;
4506
459
      Value |= (op & UINT64_C(256)) << 1;
4507
459
      Value |= op & UINT64_C(255);
4508
459
      break;
4509
459
    }
4510
2.54k
    case ARM::t2LDRBs:
4511
2.54k
    case ARM::t2LDRHs:
4512
2.54k
    case ARM::t2LDRSBs:
4513
2.54k
    case ARM::t2LDRSHs:
4514
2.54k
    case ARM::t2LDRs:
4515
2.54k
    case ARM::t2STRBs:
4516
2.54k
    case ARM::t2STRHs:
4517
2.54k
    case ARM::t2STRs: {
4518
2.54k
      // op: Rt
4519
2.54k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4520
2.54k
      Value |= (op & UINT64_C(15)) << 12;
4521
2.54k
      // op: addr
4522
2.54k
      op = getT2AddrModeSORegOpValue(MI, 1, Fixups, STI);
4523
2.54k
      Value |= (op & UINT64_C(960)) << 10;
4524
2.54k
      Value |= (op & UINT64_C(3)) << 4;
4525
2.54k
      Value |= (op & UINT64_C(60)) >> 2;
4526
2.54k
      break;
4527
2.54k
    }
4528
2.54k
    case ARM::MRC2:
4529
0
    case ARM::t2MRC:
4530
0
    case ARM::t2MRC2: {
4531
0
      // op: Rt
4532
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4533
0
      Value |= (op & UINT64_C(15)) << 12;
4534
0
      // op: cop
4535
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4536
0
      Value |= (op & UINT64_C(15)) << 8;
4537
0
      // op: opc1
4538
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4539
0
      Value |= (op & UINT64_C(7)) << 21;
4540
0
      // op: opc2
4541
0
      op = getMachineOpValue(MI, MI.getOperand(5), Fixups, STI);
4542
0
      Value |= (op & UINT64_C(7)) << 5;
4543
0
      // op: CRm
4544
0
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4545
0
      Value |= op & UINT64_C(15);
4546
0
      // op: CRn
4547
0
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4548
0
      Value |= (op & UINT64_C(15)) << 16;
4549
0
      break;
4550
0
    }
4551
1.97k
    case ARM::tLDRpci: {
4552
1.97k
      // op: Rt
4553
1.97k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4554
1.97k
      Value |= (op & UINT64_C(7)) << 8;
4555
1.97k
      // op: addr
4556
1.97k
      op = getAddrModePCOpValue(MI, 1, Fixups, STI);
4557
1.97k
      Value |= op & UINT64_C(255);
4558
1.97k
      break;
4559
0
    }
4560
39.9k
    case ARM::tLDRspi:
4561
39.9k
    case ARM::tSTRspi: {
4562
39.9k
      // op: Rt
4563
39.9k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4564
39.9k
      Value |= (op & UINT64_C(7)) << 8;
4565
39.9k
      // op: addr
4566
39.9k
      op = getAddrModeThumbSPOpValue(MI, 1, Fixups, STI);
4567
39.9k
      Value |= op & UINT64_C(255);
4568
39.9k
      break;
4569
39.9k
    }
4570
39.9k
    case ARM::tLDRBi:
4571
32.5k
    case ARM::tLDRHi:
4572
32.5k
    case ARM::tLDRi:
4573
32.5k
    case ARM::tSTRBi:
4574
32.5k
    case ARM::tSTRHi:
4575
32.5k
    case ARM::tSTRi: {
4576
32.5k
      // op: Rt
4577
32.5k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4578
32.5k
      Value |= op & UINT64_C(7);
4579
32.5k
      // op: addr
4580
32.5k
      op = getAddrModeISOpValue(MI, 1, Fixups, STI);
4581
32.5k
      Value |= (op & UINT64_C(255)) << 3;
4582
32.5k
      break;
4583
32.5k
    }
4584
32.5k
    case ARM::tLDRBr:
4585
4.92k
    case ARM::tLDRHr:
4586
4.92k
    case ARM::tLDRSB:
4587
4.92k
    case ARM::tLDRSH:
4588
4.92k
    case ARM::tLDRr:
4589
4.92k
    case ARM::tSTRBr:
4590
4.92k
    case ARM::tSTRHr:
4591
4.92k
    case ARM::tSTRr: {
4592
4.92k
      // op: Rt
4593
4.92k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4594
4.92k
      Value |= op & UINT64_C(7);
4595
4.92k
      // op: addr
4596
4.92k
      op = getThumbAddrModeRegRegOpValue(MI, 1, Fixups, STI);
4597
4.92k
      Value |= (op & UINT64_C(63)) << 3;
4598
4.92k
      break;
4599
4.92k
    }
4600
4.92k
    case ARM::t2STRB_POST:
4601
261
    case ARM::t2STRH_POST:
4602
261
    case ARM::t2STR_POST: {
4603
261
      // op: Rt
4604
261
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4605
261
      Value |= (op & UINT64_C(15)) << 12;
4606
261
      // op: Rn
4607
261
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4608
261
      Value |= (op & UINT64_C(15)) << 16;
4609
261
      // op: offset
4610
261
      op = getT2AddrModeImm8OffsetOpValue(MI, 3, Fixups, STI);
4611
261
      Value |= (op & UINT64_C(256)) << 1;
4612
261
      Value |= op & UINT64_C(255);
4613
261
      break;
4614
261
    }
4615
261
    case ARM::t2STRD_POST: {
4616
9
      // op: Rt
4617
9
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4618
9
      Value |= (op & UINT64_C(15)) << 12;
4619
9
      // op: Rt2
4620
9
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4621
9
      Value |= (op & UINT64_C(15)) << 8;
4622
9
      // op: addr
4623
9
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4624
9
      Value |= (op & UINT64_C(15)) << 16;
4625
9
      // op: imm
4626
9
      op = getT2Imm8s4OpValue(MI, 4, Fixups, STI);
4627
9
      Value |= (op & UINT64_C(256)) << 15;
4628
9
      Value |= op & UINT64_C(255);
4629
9
      break;
4630
261
    }
4631
261
    case ARM::t2STRD_PRE: {
4632
57
      // op: Rt
4633
57
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4634
57
      Value |= (op & UINT64_C(15)) << 12;
4635
57
      // op: Rt2
4636
57
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4637
57
      Value |= (op & UINT64_C(15)) << 8;
4638
57
      // op: addr
4639
57
      op = getT2AddrModeImm8s4OpValue(MI, 3, Fixups, STI);
4640
57
      Value |= (op & UINT64_C(256)) << 15;
4641
57
      Value |= (op & UINT64_C(7680)) << 7;
4642
57
      Value |= op & UINT64_C(255);
4643
57
      break;
4644
261
    }
4645
1.11k
    case ARM::t2STRB_PRE:
4646
1.11k
    case ARM::t2STRH_PRE:
4647
1.11k
    case ARM::t2STR_PRE: {
4648
1.11k
      // op: Rt
4649
1.11k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4650
1.11k
      Value |= (op & UINT64_C(15)) << 12;
4651
1.11k
      // op: addr
4652
1.11k
      op = getT2AddrModeImm8OpValue(MI, 2, Fixups, STI);
4653
1.11k
      Value |= (op & UINT64_C(7680)) << 7;
4654
1.11k
      Value |= (op & UINT64_C(256)) << 1;
4655
1.11k
      Value |= op & UINT64_C(255);
4656
1.11k
      break;
4657
1.11k
    }
4658
1.11k
    case ARM::MCRR2:
4659
0
    case ARM::t2MCRR:
4660
0
    case ARM::t2MCRR2: {
4661
0
      // op: Rt
4662
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4663
0
      Value |= (op & UINT64_C(15)) << 12;
4664
0
      // op: Rt2
4665
0
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4666
0
      Value |= (op & UINT64_C(15)) << 16;
4667
0
      // op: cop
4668
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4669
0
      Value |= (op & UINT64_C(15)) << 8;
4670
0
      // op: opc1
4671
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4672
0
      Value |= (op & UINT64_C(15)) << 4;
4673
0
      // op: CRm
4674
0
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4675
0
      Value |= op & UINT64_C(15);
4676
0
      break;
4677
0
    }
4678
0
    case ARM::MCR2:
4679
0
    case ARM::t2MCR:
4680
0
    case ARM::t2MCR2: {
4681
0
      // op: Rt
4682
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4683
0
      Value |= (op & UINT64_C(15)) << 12;
4684
0
      // op: cop
4685
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4686
0
      Value |= (op & UINT64_C(15)) << 8;
4687
0
      // op: opc1
4688
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4689
0
      Value |= (op & UINT64_C(7)) << 21;
4690
0
      // op: opc2
4691
0
      op = getMachineOpValue(MI, MI.getOperand(5), Fixups, STI);
4692
0
      Value |= (op & UINT64_C(7)) << 5;
4693
0
      // op: CRm
4694
0
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4695
0
      Value |= op & UINT64_C(15);
4696
0
      // op: CRn
4697
0
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4698
0
      Value |= (op & UINT64_C(15)) << 16;
4699
0
      break;
4700
0
    }
4701
0
    case ARM::t2MSR_M: {
4702
0
      // op: SYSm
4703
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4704
0
      Value |= op & UINT64_C(3072);
4705
0
      Value |= op & UINT64_C(255);
4706
0
      // op: Rn
4707
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4708
0
      Value |= (op & UINT64_C(15)) << 16;
4709
0
      break;
4710
0
    }
4711
0
    case ARM::VCVTASD:
4712
0
    case ARM::VCVTAUD:
4713
0
    case ARM::VCVTMSD:
4714
0
    case ARM::VCVTMUD:
4715
0
    case ARM::VCVTNSD:
4716
0
    case ARM::VCVTNUD:
4717
0
    case ARM::VCVTPSD:
4718
0
    case ARM::VCVTPUD: {
4719
0
      // op: Sd
4720
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4721
0
      Value |= (op & UINT64_C(1)) << 22;
4722
0
      Value |= (op & UINT64_C(30)) << 11;
4723
0
      // op: Dm
4724
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4725
0
      Value |= (op & UINT64_C(16)) << 1;
4726
0
      Value |= op & UINT64_C(15);
4727
0
      break;
4728
0
    }
4729
0
    case ARM::VCVTASH:
4730
0
    case ARM::VCVTASS:
4731
0
    case ARM::VCVTAUH:
4732
0
    case ARM::VCVTAUS:
4733
0
    case ARM::VCVTMSH:
4734
0
    case ARM::VCVTMSS:
4735
0
    case ARM::VCVTMUH:
4736
0
    case ARM::VCVTMUS:
4737
0
    case ARM::VCVTNSH:
4738
0
    case ARM::VCVTNSS:
4739
0
    case ARM::VCVTNUH:
4740
0
    case ARM::VCVTNUS:
4741
0
    case ARM::VCVTPSH:
4742
0
    case ARM::VCVTPSS:
4743
0
    case ARM::VCVTPUH:
4744
0
    case ARM::VCVTPUS:
4745
0
    case ARM::VINSH:
4746
0
    case ARM::VMOVH:
4747
0
    case ARM::VRINTAH:
4748
0
    case ARM::VRINTAS:
4749
0
    case ARM::VRINTMH:
4750
0
    case ARM::VRINTMS:
4751
0
    case ARM::VRINTNH:
4752
0
    case ARM::VRINTNS:
4753
0
    case ARM::VRINTPH:
4754
0
    case ARM::VRINTPS: {
4755
0
      // op: Sd
4756
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4757
0
      Value |= (op & UINT64_C(1)) << 22;
4758
0
      Value |= (op & UINT64_C(30)) << 11;
4759
0
      // op: Sm
4760
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4761
0
      Value |= (op & UINT64_C(1)) << 5;
4762
0
      Value |= (op & UINT64_C(30)) >> 1;
4763
0
      break;
4764
0
    }
4765
0
    case ARM::VMAXNMH:
4766
0
    case ARM::VMAXNMS:
4767
0
    case ARM::VMINNMH:
4768
0
    case ARM::VMINNMS:
4769
0
    case ARM::VSELEQH:
4770
0
    case ARM::VSELEQS:
4771
0
    case ARM::VSELGEH:
4772
0
    case ARM::VSELGES:
4773
0
    case ARM::VSELGTH:
4774
0
    case ARM::VSELGTS:
4775
0
    case ARM::VSELVSH:
4776
0
    case ARM::VSELVSS: {
4777
0
      // op: Sd
4778
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4779
0
      Value |= (op & UINT64_C(1)) << 22;
4780
0
      Value |= (op & UINT64_C(30)) << 11;
4781
0
      // op: Sn
4782
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4783
0
      Value |= (op & UINT64_C(30)) << 15;
4784
0
      Value |= (op & UINT64_C(1)) << 7;
4785
0
      // op: Sm
4786
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4787
0
      Value |= (op & UINT64_C(1)) << 5;
4788
0
      Value |= (op & UINT64_C(30)) >> 1;
4789
0
      break;
4790
0
    }
4791
22
    case ARM::VDUP16d:
4792
22
    case ARM::VDUP16q:
4793
22
    case ARM::VDUP32d:
4794
22
    case ARM::VDUP32q:
4795
22
    case ARM::VDUP8d:
4796
22
    case ARM::VDUP8q: {
4797
22
      // op: V
4798
22
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4799
22
      Value |= (op & UINT64_C(15)) << 16;
4800
22
      Value |= (op & UINT64_C(16)) << 3;
4801
22
      // op: R
4802
22
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4803
22
      Value |= (op & UINT64_C(15)) << 12;
4804
22
      // op: p
4805
22
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4806
22
      Value |= (op & UINT64_C(15)) << 28;
4807
22
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4808
22
      break;
4809
22
    }
4810
43
    case ARM::VSETLNi32: {
4811
43
      // op: V
4812
43
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4813
43
      Value |= (op & UINT64_C(15)) << 16;
4814
43
      Value |= (op & UINT64_C(16)) << 3;
4815
43
      // op: R
4816
43
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4817
43
      Value |= (op & UINT64_C(15)) << 12;
4818
43
      // op: p
4819
43
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4820
43
      Value |= (op & UINT64_C(15)) << 28;
4821
43
      // op: lane
4822
43
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4823
43
      Value |= (op & UINT64_C(1)) << 21;
4824
43
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4825
43
      break;
4826
22
    }
4827
22
    case ARM::VSETLNi16: {
4828
0
      // op: V
4829
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4830
0
      Value |= (op & UINT64_C(15)) << 16;
4831
0
      Value |= (op & UINT64_C(16)) << 3;
4832
0
      // op: R
4833
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4834
0
      Value |= (op & UINT64_C(15)) << 12;
4835
0
      // op: p
4836
0
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4837
0
      Value |= (op & UINT64_C(15)) << 28;
4838
0
      // op: lane
4839
0
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4840
0
      Value |= (op & UINT64_C(2)) << 20;
4841
0
      Value |= (op & UINT64_C(1)) << 6;
4842
0
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4843
0
      break;
4844
22
    }
4845
22
    case ARM::VSETLNi8: {
4846
0
      // op: V
4847
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4848
0
      Value |= (op & UINT64_C(15)) << 16;
4849
0
      Value |= (op & UINT64_C(16)) << 3;
4850
0
      // op: R
4851
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4852
0
      Value |= (op & UINT64_C(15)) << 12;
4853
0
      // op: p
4854
0
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4855
0
      Value |= (op & UINT64_C(15)) << 28;
4856
0
      // op: lane
4857
0
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4858
0
      Value |= (op & UINT64_C(4)) << 19;
4859
0
      Value |= (op & UINT64_C(3)) << 5;
4860
0
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4861
0
      break;
4862
22
    }
4863
26
    case ARM::VGETLNi32: {
4864
26
      // op: V
4865
26
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4866
26
      Value |= (op & UINT64_C(15)) << 16;
4867
26
      Value |= (op & UINT64_C(16)) << 3;
4868
26
      // op: R
4869
26
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4870
26
      Value |= (op & UINT64_C(15)) << 12;
4871
26
      // op: p
4872
26
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4873
26
      Value |= (op & UINT64_C(15)) << 28;
4874
26
      // op: lane
4875
26
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4876
26
      Value |= (op & UINT64_C(1)) << 21;
4877
26
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4878
26
      break;
4879
22
    }
4880
22
    case ARM::VGETLNs16:
4881
0
    case ARM::VGETLNu16: {
4882
0
      // op: V
4883
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4884
0
      Value |= (op & UINT64_C(15)) << 16;
4885
0
      Value |= (op & UINT64_C(16)) << 3;
4886
0
      // op: R
4887
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4888
0
      Value |= (op & UINT64_C(15)) << 12;
4889
0
      // op: p
4890
0
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4891
0
      Value |= (op & UINT64_C(15)) << 28;
4892
0
      // op: lane
4893
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4894
0
      Value |= (op & UINT64_C(2)) << 20;
4895
0
      Value |= (op & UINT64_C(1)) << 6;
4896
0
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4897
0
      break;
4898
0
    }
4899
0
    case ARM::VGETLNs8:
4900
0
    case ARM::VGETLNu8: {
4901
0
      // op: V
4902
0
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4903
0
      Value |= (op & UINT64_C(15)) << 16;
4904
0
      Value |= (op & UINT64_C(16)) << 3;
4905
0
      // op: R
4906
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4907
0
      Value |= (op & UINT64_C(15)) << 12;
4908
0
      // op: p
4909
0
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4910
0
      Value |= (op & UINT64_C(15)) << 28;
4911
0
      // op: lane
4912
0
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4913
0
      Value |= (op & UINT64_C(4)) << 19;
4914
0
      Value |= (op & UINT64_C(3)) << 5;
4915
0
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4916
0
      break;
4917
0
    }
4918
0
    case ARM::VLD1LNd8: {
4919
0
      // op: Vd
4920
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4921
0
      Value |= (op & UINT64_C(16)) << 18;
4922
0
      Value |= (op & UINT64_C(15)) << 12;
4923
0
      // op: Rn
4924
0
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4925
0
      Value |= (op & UINT64_C(15)) << 16;
4926
0
      // op: lane
4927
0
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4928
0
      Value |= (op & UINT64_C(7)) << 5;
4929
0
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4930
0
      break;
4931
0
    }
4932
0
    case ARM::VLD1d16:
4933
0
    case ARM::VLD1d16T:
4934
0
    case ARM::VLD1d32:
4935
0
    case ARM::VLD1d32T:
4936
0
    case ARM::VLD1d64:
4937
0
    case ARM::VLD1d64T:
4938
0
    case ARM::VLD1d8:
4939
0
    case ARM::VLD1d8T: {
4940
0
      // op: Vd
4941
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4942
0
      Value |= (op & UINT64_C(16)) << 18;
4943
0
      Value |= (op & UINT64_C(15)) << 12;
4944
0
      // op: Rn
4945
0
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4946
0
      Value |= (op & UINT64_C(15)) << 16;
4947
0
      Value |= op & UINT64_C(16);
4948
0
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4949
0
      break;
4950
0
    }
4951
0
    case ARM::VLD1LNd16: {
4952
0
      // op: Vd
4953
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4954
0
      Value |= (op & UINT64_C(16)) << 18;
4955
0
      Value |= (op & UINT64_C(15)) << 12;
4956
0
      // op: Rn
4957
0
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4958
0
      Value |= (op & UINT64_C(15)) << 16;
4959
0
      Value |= op & UINT64_C(48);
4960
0
      // op: lane
4961
0
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4962
0
      Value |= (op & UINT64_C(3)) << 6;
4963
0
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4964
0
      break;
4965
0
    }
4966
844
    case ARM::VLD1d16Q:
4967
844
    case ARM::VLD1d32Q:
4968
844
    case ARM::VLD1d64Q:
4969
844
    case ARM::VLD1d8Q:
4970
844
    case ARM::VLD1q16:
4971
844
    case ARM::VLD1q32:
4972
844
    case ARM::VLD1q64:
4973
844
    case ARM::VLD1q8:
4974
844
    case ARM::VLD2b16:
4975
844
    case ARM::VLD2b32:
4976
844
    case ARM::VLD2b8:
4977
844
    case ARM::VLD2d16:
4978
844
    case ARM::VLD2d32:
4979
844
    case ARM::VLD2d8:
4980
844
    case ARM::VLD2q16:
4981
844
    case ARM::VLD2q32:
4982
844
    case ARM::VLD2q8: {
4983
844
      // op: Vd
4984
844
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4985
844
      Value |= (op & UINT64_C(16)) << 18;
4986
844
      Value |= (op & UINT64_C(15)) << 12;
4987
844
      // op: Rn
4988
844
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4989
844
      Value |= (op & UINT64_C(15)) << 16;
4990
844
      Value |= op & UINT64_C(48);
4991
844
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4992
844
      break;
4993
844
    }
4994
844
    case ARM::VLD1LNd8_UPD: {
4995
0
      // op: Vd
4996
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4997
0
      Value |= (op & UINT64_C(16)) << 18;
4998
0
      Value |= (op & UINT64_C(15)) << 12;
4999
0
      // op: Rn
5000
0
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5001
0
      Value |= (op & UINT64_C(15)) << 16;
5002
0
      // op: Rm
5003
0
      op = getAddrMode6OffsetOpValue(MI, 4, Fixups, STI);
5004
0
      Value |= op & UINT64_C(15);
5005
0
      // op: lane
5006
0
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5007
0
      Value |= (op & UINT64_C(7)) << 5;
5008
0
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5009
0
      break;
5010
844
    }
5011
844
    case ARM::VLD1LNd32_UPD: {
5012
0
      // op: Vd
5013
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5014
0
      Value |= (op & UINT64_C(16)) << 18;
5015
0
      Value |= (op & UINT64_C(15)) << 12;
5016
0
      // op: Rn
5017
0
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5018
0
      Value |= (op & UINT64_C(15)) << 16;
5019
0
      Value |= (op & UINT64_C(16)) << 1;
5020
0
      Value |= op & UINT64_C(16);
5021
0
      // op: Rm
5022
0
      op = getAddrMode6OffsetOpValue(MI, 4, Fixups, STI);
5023
0
      Value |= op & UINT64_C(15);
5024
0
      // op: lane
5025
0
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5026
0
      Value |= (op & UINT64_C(1)) << 7;
5027
0
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5028
0
      break;
5029
844
    }
5030
844
    case ARM::VLD1LNd16_UPD: {
5031
0
      // op: Vd
5032
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5033
0
      Value |= (op & UINT64_C(16)) << 18;
5034
0
      Value |= (op & UINT64_C(15)) << 12;
5035
0
      // op: Rn
5036
0
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5037
0
      Value |= (op & UINT64_C(15)) << 16;
5038
0
      Value |= op & UINT64_C(16);
5039
0
      // op: Rm
5040
0
      op = getAddrMode6OffsetOpValue(MI, 4, Fixups, STI);
5041
0
      Value |= op & UINT64_C(15);
5042
0
      // op: lane
5043
0
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5044
0
      Value |= (op & UINT64_C(3)) << 6;
5045
0
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5046
0
      break;
5047
844
    }
5048
844
    case ARM::VLD1d16Twb_register:
5049
0
    case ARM::VLD1d16wb_register:
5050
0
    case ARM::VLD1d32Twb_register:
5051
0
    case ARM::VLD1d32wb_register:
5052
0
    case ARM::VLD1d64Twb_register:
5053
0
    case ARM::VLD1d64wb_register:
5054
0
    case ARM::VLD1d8Twb_register:
5055
0
    case ARM::VLD1d8wb_register: {
5056
0
      // op: Vd
5057
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5058
0
      Value |= (op & UINT64_C(16)) << 18;
5059
0
      Value |= (op & UINT64_C(15)) << 12;
5060
0
      // op: Rn
5061
0
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5062
0
      Value |= (op & UINT64_C(15)) << 16;
5063
0
      Value |= op & UINT64_C(16);
5064
0
      // op: Rm
5065
0
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
5066
0
      Value |= op & UINT64_C(15);
5067
0
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5068
0
      break;
5069
0
    }
5070
0
    case ARM::VLD2LNd32:
5071
0
    case ARM::VLD2LNq32: {
5072
0
      // op: Vd
5073
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5074
0
      Value |= (op & UINT64_C(16)) << 18;
5075
0
      Value |= (op & UINT64_C(15)) << 12;
5076
0
      // op: Rn
5077
0
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5078
0
      Value |= (op & UINT64_C(15)) << 16;
5079
0
      Value |= op & UINT64_C(16);
5080
0
      // op: lane
5081
0
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5082
0
      Value |= (op & UINT64_C(1)) << 7;
5083
0
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5084
0
      break;
5085
0
    }
5086
0
    case ARM::VLD2LNd16:
5087
0
    case ARM::VLD2LNq16: {
5088
0
      // op: Vd
5089
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5090
0
      Value |= (op & UINT64_C(16)) << 18;
5091
0
      Value |= (op & UINT64_C(15)) << 12;
5092
0
      // op: Rn
5093
0
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5094
0
      Value |= (op & UINT64_C(15)) << 16;
5095
0
      Value |= op & UINT64_C(16);
5096
0
      // op: lane
5097
0
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5098
0
      Value |= (op & UINT64_C(3)) << 6;
5099
0
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5100
0
      break;
5101
0
    }
5102
0
    case ARM::VLD2LNd8: {
5103
0
      // op: Vd
5104
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5105
0
      Value |= (op & UINT64_C(16)) << 18;
5106
0
      Value |= (op & UINT64_C(15)) << 12;
5107
0
      // op: Rn
5108
0
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5109
0
      Value |= (op & UINT64_C(15)) << 16;
5110
0
      Value |= op & UINT64_C(16);
5111
0
      // op: lane
5112
0
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5113
0
      Value |= (op & UINT64_C(7)) << 5;
5114
0
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5115
0
      break;
5116
0
    }
5117
0
    case ARM::VLD1d16Twb_fixed:
5118
0
    case ARM::VLD1d16wb_fixed:
5119
0
    case ARM::VLD1d32Twb_fixed:
5120
0
    case ARM::VLD1d32wb_fixed:
5121
0
    case ARM::VLD1d64Twb_fixed:
5122
0
    case ARM::VLD1d64wb_fixed:
5123
0
    case ARM::VLD1d8Twb_fixed:
5124
0
    case ARM::VLD1d8wb_fixed: {
5125
0
      // op: Vd
5126
0
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5127
0
      Value |= (op & UINT64_C(16)) << 18;
5128
0
      Value |= (op & UINT64_C(15)) << 12;
5129
0
      // op: Rn
5130
0
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5131
0
      Value |= (op & UINT64_C(15)) << 16;
5132
0
      Value |= op & UINT64_C(16);
5133
0
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5134
0
      break;
5135
0
    }
5136
161
    case ARM::VLD1d16Qwb_register:
5137
161
    case ARM::VLD1d32Qwb_register:
5138
161
    case ARM::VLD1d64Qwb_register:
5139
161
    case ARM::VLD1d8Qwb_register:
5140
161
    case ARM::VLD1q16wb_register:
5141
161
    case ARM::VLD1q32wb_register:
5142
161
    case ARM::VLD1q64wb_register:
5143
161
    case ARM::VLD1q8wb_register:
5144
161
    case ARM::VLD2b16wb_register:
5145
161
    case ARM::VLD2b32wb_register:
5146
161
    case ARM::VLD2b8wb_register:
5147
161
    case ARM::VLD2d16wb_register:
5148
161
    case ARM::VLD2d32wb_register:
5149
161
    case ARM::VLD2d8wb_register:
5150
161
    case ARM::VLD2q16wb_register:
5151
161
    case ARM::VLD2q32wb_register:
5152
161
    case ARM::VLD2q8wb_register: {
5153
161
      // op: Vd
5154
161
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5155
161
      Value |= (op & UINT64_C(16)) << 18;
5156
161
      Value |= (op & UINT64_C(15)) << 12;
5157
161
      // op: Rn
5158
161
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5159
161
      Value |= (op & UINT64_C(15)) << 16;
5160
161
      Value |= op & UINT64_C(48);
5161
161
      // op: Rm
5162
161
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
5163
161
      Value |= op & UINT64_C(15);
5164
161
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5165
161
      break;
5166
161
    }
5167
161
    case ARM::VLD1d16Qwb_fixed:
5168
110
    case ARM::VLD1d32Qwb_fixed:
5169
110
    case ARM::VLD1d64Qwb_fixed:
5170
110
    case ARM::VLD1d8Qwb_fixed:
5171
110
    case ARM::VLD1q16wb_fixed:
5172
110
    case ARM::VLD1q32wb_fixed:
5173
110
    case ARM::VLD1q64wb_fixed:
5174
110
    case ARM::VLD1q8wb_fixed:
5175
110
    case ARM::VLD2b16wb_fixed:
5176
110
    case ARM::VLD2b32wb_fixed:
5177
110
    case ARM::VLD2b8wb_fixed:
5178
110
    case ARM::VLD2d16wb_fixed:
5179
110
    case ARM::VLD2d32wb_fixed:
5180
110
    case ARM::VLD2d8wb_fixed:
5181
110
    case ARM::VLD2q16wb_fixed:
5182
110
    case ARM::VLD2q32wb_fixed:
5183
110
    case ARM::VLD2q8wb_fixed: {
5184
110
      // op: Vd
5185
110
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5186
110
      Value |= (op & UINT64_C(16)) << 18;
5187
110
      Value |= (op & UINT64_C(15)) << 12;
5188
110
      // op: Rn
5189
110
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5190
110
      Value |= (op & UINT64_C(15)) << 16;
5191