Coverage Report

Created: 2018-07-19 03:59

/Users/buildslave/jenkins/workspace/clang-stage2-coverage-R/clang-build/lib/Target/ARM/ARMGenMCCodeEmitter.inc
Line
Count
Source (jump to first uncovered line)
1
/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2
|*                                                                            *|
3
|* Machine Code Emitter                                                       *|
4
|*                                                                            *|
5
|* Automatically generated file, do not edit!                                 *|
6
|*                                                                            *|
7
\*===----------------------------------------------------------------------===*/
8
9
uint64_t ARMMCCodeEmitter::getBinaryCodeForInstr(const MCInst &MI,
10
    SmallVectorImpl<MCFixup> &Fixups,
11
697k
    const MCSubtargetInfo &STI) const {
12
697k
  static const uint64_t InstBits[] = {
13
697k
    UINT64_C(0),
14
697k
    UINT64_C(0),
15
697k
    UINT64_C(0),
16
697k
    UINT64_C(0),
17
697k
    UINT64_C(0),
18
697k
    UINT64_C(0),
19
697k
    UINT64_C(0),
20
697k
    UINT64_C(0),
21
697k
    UINT64_C(0),
22
697k
    UINT64_C(0),
23
697k
    UINT64_C(0),
24
697k
    UINT64_C(0),
25
697k
    UINT64_C(0),
26
697k
    UINT64_C(0),
27
697k
    UINT64_C(0),
28
697k
    UINT64_C(0),
29
697k
    UINT64_C(0),
30
697k
    UINT64_C(0),
31
697k
    UINT64_C(0),
32
697k
    UINT64_C(0),
33
697k
    UINT64_C(0),
34
697k
    UINT64_C(0),
35
697k
    UINT64_C(0),
36
697k
    UINT64_C(0),
37
697k
    UINT64_C(0),
38
697k
    UINT64_C(0),
39
697k
    UINT64_C(0),
40
697k
    UINT64_C(0),
41
697k
    UINT64_C(0),
42
697k
    UINT64_C(0),
43
697k
    UINT64_C(0),
44
697k
    UINT64_C(0),
45
697k
    UINT64_C(0),
46
697k
    UINT64_C(0),
47
697k
    UINT64_C(0),
48
697k
    UINT64_C(0),
49
697k
    UINT64_C(0),
50
697k
    UINT64_C(0),
51
697k
    UINT64_C(0),
52
697k
    UINT64_C(0),
53
697k
    UINT64_C(0),
54
697k
    UINT64_C(0),
55
697k
    UINT64_C(0),
56
697k
    UINT64_C(0),
57
697k
    UINT64_C(0),
58
697k
    UINT64_C(0),
59
697k
    UINT64_C(0),
60
697k
    UINT64_C(0),
61
697k
    UINT64_C(0),
62
697k
    UINT64_C(0),
63
697k
    UINT64_C(0),
64
697k
    UINT64_C(0),
65
697k
    UINT64_C(0),
66
697k
    UINT64_C(0),
67
697k
    UINT64_C(0),
68
697k
    UINT64_C(0),
69
697k
    UINT64_C(0),
70
697k
    UINT64_C(0),
71
697k
    UINT64_C(0),
72
697k
    UINT64_C(0),
73
697k
    UINT64_C(0),
74
697k
    UINT64_C(0),
75
697k
    UINT64_C(0),
76
697k
    UINT64_C(0),
77
697k
    UINT64_C(0),
78
697k
    UINT64_C(0),
79
697k
    UINT64_C(0),
80
697k
    UINT64_C(0),
81
697k
    UINT64_C(0),
82
697k
    UINT64_C(0),
83
697k
    UINT64_C(0),
84
697k
    UINT64_C(0),
85
697k
    UINT64_C(0),
86
697k
    UINT64_C(0),
87
697k
    UINT64_C(0),
88
697k
    UINT64_C(0),
89
697k
    UINT64_C(0),
90
697k
    UINT64_C(0),
91
697k
    UINT64_C(0),
92
697k
    UINT64_C(0),
93
697k
    UINT64_C(0),
94
697k
    UINT64_C(0),
95
697k
    UINT64_C(0),
96
697k
    UINT64_C(0),
97
697k
    UINT64_C(0),
98
697k
    UINT64_C(0),
99
697k
    UINT64_C(0),
100
697k
    UINT64_C(0),
101
697k
    UINT64_C(0),
102
697k
    UINT64_C(0),
103
697k
    UINT64_C(0),
104
697k
    UINT64_C(0),
105
697k
    UINT64_C(0),
106
697k
    UINT64_C(0),
107
697k
    UINT64_C(0),
108
697k
    UINT64_C(0),
109
697k
    UINT64_C(0),
110
697k
    UINT64_C(0),
111
697k
    UINT64_C(0),
112
697k
    UINT64_C(0),
113
697k
    UINT64_C(0),
114
697k
    UINT64_C(0),
115
697k
    UINT64_C(0),
116
697k
    UINT64_C(0),
117
697k
    UINT64_C(0),
118
697k
    UINT64_C(0),
119
697k
    UINT64_C(0),
120
697k
    UINT64_C(0),
121
697k
    UINT64_C(0),
122
697k
    UINT64_C(0),
123
697k
    UINT64_C(0),
124
697k
    UINT64_C(0),
125
697k
    UINT64_C(0),
126
697k
    UINT64_C(0),
127
697k
    UINT64_C(0),
128
697k
    UINT64_C(0),
129
697k
    UINT64_C(0),
130
697k
    UINT64_C(0),
131
697k
    UINT64_C(0),
132
697k
    UINT64_C(0),
133
697k
    UINT64_C(0),
134
697k
    UINT64_C(0),
135
697k
    UINT64_C(0),
136
697k
    UINT64_C(0),
137
697k
    UINT64_C(0),
138
697k
    UINT64_C(0),
139
697k
    UINT64_C(0),
140
697k
    UINT64_C(0),
141
697k
    UINT64_C(0),
142
697k
    UINT64_C(0),
143
697k
    UINT64_C(0),
144
697k
    UINT64_C(0),
145
697k
    UINT64_C(0),
146
697k
    UINT64_C(0),
147
697k
    UINT64_C(0),
148
697k
    UINT64_C(0),
149
697k
    UINT64_C(0),
150
697k
    UINT64_C(0),
151
697k
    UINT64_C(0),
152
697k
    UINT64_C(0),
153
697k
    UINT64_C(0),
154
697k
    UINT64_C(0),
155
697k
    UINT64_C(0),
156
697k
    UINT64_C(0),
157
697k
    UINT64_C(0),
158
697k
    UINT64_C(0),
159
697k
    UINT64_C(0),
160
697k
    UINT64_C(0),
161
697k
    UINT64_C(0),
162
697k
    UINT64_C(0),
163
697k
    UINT64_C(0),
164
697k
    UINT64_C(0),
165
697k
    UINT64_C(0),
166
697k
    UINT64_C(0),
167
697k
    UINT64_C(0),
168
697k
    UINT64_C(0),
169
697k
    UINT64_C(0),
170
697k
    UINT64_C(0),
171
697k
    UINT64_C(0),
172
697k
    UINT64_C(0),
173
697k
    UINT64_C(0),
174
697k
    UINT64_C(0),
175
697k
    UINT64_C(0),
176
697k
    UINT64_C(0),
177
697k
    UINT64_C(0),
178
697k
    UINT64_C(0),
179
697k
    UINT64_C(0),
180
697k
    UINT64_C(0),
181
697k
    UINT64_C(0),
182
697k
    UINT64_C(0),
183
697k
    UINT64_C(0),
184
697k
    UINT64_C(0),
185
697k
    UINT64_C(0),
186
697k
    UINT64_C(0),
187
697k
    UINT64_C(0),
188
697k
    UINT64_C(0),
189
697k
    UINT64_C(0),
190
697k
    UINT64_C(0),
191
697k
    UINT64_C(0),
192
697k
    UINT64_C(0),
193
697k
    UINT64_C(0),
194
697k
    UINT64_C(0),
195
697k
    UINT64_C(0),
196
697k
    UINT64_C(0),
197
697k
    UINT64_C(0),
198
697k
    UINT64_C(0),
199
697k
    UINT64_C(0),
200
697k
    UINT64_C(0),
201
697k
    UINT64_C(0),
202
697k
    UINT64_C(0),
203
697k
    UINT64_C(0),
204
697k
    UINT64_C(0),
205
697k
    UINT64_C(0),
206
697k
    UINT64_C(0),
207
697k
    UINT64_C(0),
208
697k
    UINT64_C(0),
209
697k
    UINT64_C(0),
210
697k
    UINT64_C(0),
211
697k
    UINT64_C(0),
212
697k
    UINT64_C(0),
213
697k
    UINT64_C(0),
214
697k
    UINT64_C(0),
215
697k
    UINT64_C(0),
216
697k
    UINT64_C(0),
217
697k
    UINT64_C(0),
218
697k
    UINT64_C(0),
219
697k
    UINT64_C(0),
220
697k
    UINT64_C(0),
221
697k
    UINT64_C(0),
222
697k
    UINT64_C(0),
223
697k
    UINT64_C(0),
224
697k
    UINT64_C(0),
225
697k
    UINT64_C(0),
226
697k
    UINT64_C(0),
227
697k
    UINT64_C(0),
228
697k
    UINT64_C(0),
229
697k
    UINT64_C(0),
230
697k
    UINT64_C(0),
231
697k
    UINT64_C(0),
232
697k
    UINT64_C(0),
233
697k
    UINT64_C(0),
234
697k
    UINT64_C(0),
235
697k
    UINT64_C(0),
236
697k
    UINT64_C(0),
237
697k
    UINT64_C(0),
238
697k
    UINT64_C(0),
239
697k
    UINT64_C(0),
240
697k
    UINT64_C(0),
241
697k
    UINT64_C(0),
242
697k
    UINT64_C(0),
243
697k
    UINT64_C(0),
244
697k
    UINT64_C(0),
245
697k
    UINT64_C(0),
246
697k
    UINT64_C(0),
247
697k
    UINT64_C(0),
248
697k
    UINT64_C(0),
249
697k
    UINT64_C(0),
250
697k
    UINT64_C(0),
251
697k
    UINT64_C(0),
252
697k
    UINT64_C(0),
253
697k
    UINT64_C(0),
254
697k
    UINT64_C(0),
255
697k
    UINT64_C(0),
256
697k
    UINT64_C(0),
257
697k
    UINT64_C(0),
258
697k
    UINT64_C(0),
259
697k
    UINT64_C(0),
260
697k
    UINT64_C(0),
261
697k
    UINT64_C(0),
262
697k
    UINT64_C(0),
263
697k
    UINT64_C(0),
264
697k
    UINT64_C(0),
265
697k
    UINT64_C(0),
266
697k
    UINT64_C(0),
267
697k
    UINT64_C(0),
268
697k
    UINT64_C(0),
269
697k
    UINT64_C(0),
270
697k
    UINT64_C(0),
271
697k
    UINT64_C(0),
272
697k
    UINT64_C(0),
273
697k
    UINT64_C(0),
274
697k
    UINT64_C(0),
275
697k
    UINT64_C(0),
276
697k
    UINT64_C(0),
277
697k
    UINT64_C(0),
278
697k
    UINT64_C(0),
279
697k
    UINT64_C(0),
280
697k
    UINT64_C(0),
281
697k
    UINT64_C(0),
282
697k
    UINT64_C(0),
283
697k
    UINT64_C(0),
284
697k
    UINT64_C(0),
285
697k
    UINT64_C(0),
286
697k
    UINT64_C(0),
287
697k
    UINT64_C(0),
288
697k
    UINT64_C(0),
289
697k
    UINT64_C(0),
290
697k
    UINT64_C(0),
291
697k
    UINT64_C(0),
292
697k
    UINT64_C(0),
293
697k
    UINT64_C(0),
294
697k
    UINT64_C(0),
295
697k
    UINT64_C(0),
296
697k
    UINT64_C(0),
297
697k
    UINT64_C(0),
298
697k
    UINT64_C(0),
299
697k
    UINT64_C(0),
300
697k
    UINT64_C(0),
301
697k
    UINT64_C(0),
302
697k
    UINT64_C(0),
303
697k
    UINT64_C(0),
304
697k
    UINT64_C(0),
305
697k
    UINT64_C(0),
306
697k
    UINT64_C(0),
307
697k
    UINT64_C(0),
308
697k
    UINT64_C(0),
309
697k
    UINT64_C(0),
310
697k
    UINT64_C(0),
311
697k
    UINT64_C(0),
312
697k
    UINT64_C(0),
313
697k
    UINT64_C(0),
314
697k
    UINT64_C(0),
315
697k
    UINT64_C(0),
316
697k
    UINT64_C(0),
317
697k
    UINT64_C(0),
318
697k
    UINT64_C(0),
319
697k
    UINT64_C(0),
320
697k
    UINT64_C(0),
321
697k
    UINT64_C(0),
322
697k
    UINT64_C(0),
323
697k
    UINT64_C(0),
324
697k
    UINT64_C(0),
325
697k
    UINT64_C(0),
326
697k
    UINT64_C(0),
327
697k
    UINT64_C(0),
328
697k
    UINT64_C(0),
329
697k
    UINT64_C(0),
330
697k
    UINT64_C(0),
331
697k
    UINT64_C(0),
332
697k
    UINT64_C(0),
333
697k
    UINT64_C(0),
334
697k
    UINT64_C(0),
335
697k
    UINT64_C(0),
336
697k
    UINT64_C(0),
337
697k
    UINT64_C(0),
338
697k
    UINT64_C(0),
339
697k
    UINT64_C(0),
340
697k
    UINT64_C(0),
341
697k
    UINT64_C(0),
342
697k
    UINT64_C(0),
343
697k
    UINT64_C(0),
344
697k
    UINT64_C(0),
345
697k
    UINT64_C(0),
346
697k
    UINT64_C(0),
347
697k
    UINT64_C(0),
348
697k
    UINT64_C(0),
349
697k
    UINT64_C(0),
350
697k
    UINT64_C(0),
351
697k
    UINT64_C(0),
352
697k
    UINT64_C(0),
353
697k
    UINT64_C(0),
354
697k
    UINT64_C(0),
355
697k
    UINT64_C(0),
356
697k
    UINT64_C(0),
357
697k
    UINT64_C(0),
358
697k
    UINT64_C(0),
359
697k
    UINT64_C(0),
360
697k
    UINT64_C(0),
361
697k
    UINT64_C(0),
362
697k
    UINT64_C(0),
363
697k
    UINT64_C(0),
364
697k
    UINT64_C(0),
365
697k
    UINT64_C(0),
366
697k
    UINT64_C(0),
367
697k
    UINT64_C(0),
368
697k
    UINT64_C(0),
369
697k
    UINT64_C(0),
370
697k
    UINT64_C(0),
371
697k
    UINT64_C(0),
372
697k
    UINT64_C(0),
373
697k
    UINT64_C(0),
374
697k
    UINT64_C(0),
375
697k
    UINT64_C(0),
376
697k
    UINT64_C(0),
377
697k
    UINT64_C(0),
378
697k
    UINT64_C(0),
379
697k
    UINT64_C(0),
380
697k
    UINT64_C(0),
381
697k
    UINT64_C(0),
382
697k
    UINT64_C(0),
383
697k
    UINT64_C(0),
384
697k
    UINT64_C(0),
385
697k
    UINT64_C(0),
386
697k
    UINT64_C(0),
387
697k
    UINT64_C(0),
388
697k
    UINT64_C(0),
389
697k
    UINT64_C(0),
390
697k
    UINT64_C(0),
391
697k
    UINT64_C(0),
392
697k
    UINT64_C(0),
393
697k
    UINT64_C(0),
394
697k
    UINT64_C(0),
395
697k
    UINT64_C(0),
396
697k
    UINT64_C(0),
397
697k
    UINT64_C(0),
398
697k
    UINT64_C(0),
399
697k
    UINT64_C(0),
400
697k
    UINT64_C(0),
401
697k
    UINT64_C(0),
402
697k
    UINT64_C(0),
403
697k
    UINT64_C(0),
404
697k
    UINT64_C(0),
405
697k
    UINT64_C(0),
406
697k
    UINT64_C(0),
407
697k
    UINT64_C(0),
408
697k
    UINT64_C(0),
409
697k
    UINT64_C(0),
410
697k
    UINT64_C(0),
411
697k
    UINT64_C(0),
412
697k
    UINT64_C(0),
413
697k
    UINT64_C(0),
414
697k
    UINT64_C(0),
415
697k
    UINT64_C(0),
416
697k
    UINT64_C(0),
417
697k
    UINT64_C(0),
418
697k
    UINT64_C(0),
419
697k
    UINT64_C(0),
420
697k
    UINT64_C(0),
421
697k
    UINT64_C(0),
422
697k
    UINT64_C(0),
423
697k
    UINT64_C(0),
424
697k
    UINT64_C(0),
425
697k
    UINT64_C(0),
426
697k
    UINT64_C(0),
427
697k
    UINT64_C(0),
428
697k
    UINT64_C(0),
429
697k
    UINT64_C(0),
430
697k
    UINT64_C(0),
431
697k
    UINT64_C(0),
432
697k
    UINT64_C(0),
433
697k
    UINT64_C(0),
434
697k
    UINT64_C(0),
435
697k
    UINT64_C(0),
436
697k
    UINT64_C(0),
437
697k
    UINT64_C(0),
438
697k
    UINT64_C(0),
439
697k
    UINT64_C(0),
440
697k
    UINT64_C(0),
441
697k
    UINT64_C(0),
442
697k
    UINT64_C(0),
443
697k
    UINT64_C(0),
444
697k
    UINT64_C(0),
445
697k
    UINT64_C(0),
446
697k
    UINT64_C(0),
447
697k
    UINT64_C(0),
448
697k
    UINT64_C(0),
449
697k
    UINT64_C(0),
450
697k
    UINT64_C(0),
451
697k
    UINT64_C(0),
452
697k
    UINT64_C(0),
453
697k
    UINT64_C(0),
454
697k
    UINT64_C(0),
455
697k
    UINT64_C(0),
456
697k
    UINT64_C(0),
457
697k
    UINT64_C(0),
458
697k
    UINT64_C(0),
459
697k
    UINT64_C(0),
460
697k
    UINT64_C(0),
461
697k
    UINT64_C(0),
462
697k
    UINT64_C(0),
463
697k
    UINT64_C(0),
464
697k
    UINT64_C(0),
465
697k
    UINT64_C(0),
466
697k
    UINT64_C(0),
467
697k
    UINT64_C(0),
468
697k
    UINT64_C(0),
469
697k
    UINT64_C(0),
470
697k
    UINT64_C(0),
471
697k
    UINT64_C(0),
472
697k
    UINT64_C(0),
473
697k
    UINT64_C(0),
474
697k
    UINT64_C(0),
475
697k
    UINT64_C(0),
476
697k
    UINT64_C(0),
477
697k
    UINT64_C(0),
478
697k
    UINT64_C(0),
479
697k
    UINT64_C(0),
480
697k
    UINT64_C(0),
481
697k
    UINT64_C(0),
482
697k
    UINT64_C(0),
483
697k
    UINT64_C(0),
484
697k
    UINT64_C(0),
485
697k
    UINT64_C(0),
486
697k
    UINT64_C(0),
487
697k
    UINT64_C(0),
488
697k
    UINT64_C(0),
489
697k
    UINT64_C(0),
490
697k
    UINT64_C(0),
491
697k
    UINT64_C(0),
492
697k
    UINT64_C(0),
493
697k
    UINT64_C(0),
494
697k
    UINT64_C(0),
495
697k
    UINT64_C(0),
496
697k
    UINT64_C(0),
497
697k
    UINT64_C(0),
498
697k
    UINT64_C(0),
499
697k
    UINT64_C(0),
500
697k
    UINT64_C(0),
501
697k
    UINT64_C(0),
502
697k
    UINT64_C(0),
503
697k
    UINT64_C(0),
504
697k
    UINT64_C(0),
505
697k
    UINT64_C(0),
506
697k
    UINT64_C(0),
507
697k
    UINT64_C(0),
508
697k
    UINT64_C(0),
509
697k
    UINT64_C(0),
510
697k
    UINT64_C(0),
511
697k
    UINT64_C(0),
512
697k
    UINT64_C(0),
513
697k
    UINT64_C(0),
514
697k
    UINT64_C(0),
515
697k
    UINT64_C(0),
516
697k
    UINT64_C(0),
517
697k
    UINT64_C(0),
518
697k
    UINT64_C(0),
519
697k
    UINT64_C(0),
520
697k
    UINT64_C(0),
521
697k
    UINT64_C(0),
522
697k
    UINT64_C(0),
523
697k
    UINT64_C(0),
524
697k
    UINT64_C(0),
525
697k
    UINT64_C(0),
526
697k
    UINT64_C(0),
527
697k
    UINT64_C(0),
528
697k
    UINT64_C(0),
529
697k
    UINT64_C(0),
530
697k
    UINT64_C(0),
531
697k
    UINT64_C(0),
532
697k
    UINT64_C(0),
533
697k
    UINT64_C(0),
534
697k
    UINT64_C(0),
535
697k
    UINT64_C(0),
536
697k
    UINT64_C(0),
537
697k
    UINT64_C(0),
538
697k
    UINT64_C(0),
539
697k
    UINT64_C(0),
540
697k
    UINT64_C(0),
541
697k
    UINT64_C(44040192), // ADCri
542
697k
    UINT64_C(10485760), // ADCrr
543
697k
    UINT64_C(10485760), // ADCrsi
544
697k
    UINT64_C(10485776), // ADCrsr
545
697k
    UINT64_C(41943040), // ADDri
546
697k
    UINT64_C(8388608),  // ADDrr
547
697k
    UINT64_C(8388608),  // ADDrsi
548
697k
    UINT64_C(8388624),  // ADDrsr
549
697k
    UINT64_C(34537472), // ADR
550
697k
    UINT64_C(4088398656), // AESD
551
697k
    UINT64_C(4088398592), // AESE
552
697k
    UINT64_C(4088398784), // AESIMC
553
697k
    UINT64_C(4088398720), // AESMC
554
697k
    UINT64_C(33554432), // ANDri
555
697k
    UINT64_C(0),  // ANDrr
556
697k
    UINT64_C(0),  // ANDrsi
557
697k
    UINT64_C(16), // ANDrsr
558
697k
    UINT64_C(130023455),  // BFC
559
697k
    UINT64_C(130023440),  // BFI
560
697k
    UINT64_C(62914560), // BICri
561
697k
    UINT64_C(29360128), // BICrr
562
697k
    UINT64_C(29360128), // BICrsi
563
697k
    UINT64_C(29360144), // BICrsr
564
697k
    UINT64_C(3776970864), // BKPT
565
697k
    UINT64_C(3942645760), // BL
566
697k
    UINT64_C(3778019120), // BLX
567
697k
    UINT64_C(19922736), // BLX_pred
568
697k
    UINT64_C(4194304000), // BLXi
569
697k
    UINT64_C(184549376),  // BL_pred
570
697k
    UINT64_C(3778019088), // BX
571
697k
    UINT64_C(19922720), // BXJ
572
697k
    UINT64_C(19922718), // BX_RET
573
697k
    UINT64_C(19922704), // BX_pred
574
697k
    UINT64_C(167772160),  // Bcc
575
697k
    UINT64_C(234881024),  // CDP
576
697k
    UINT64_C(4261412864), // CDP2
577
697k
    UINT64_C(4118802463), // CLREX
578
697k
    UINT64_C(24055568), // CLZ
579
697k
    UINT64_C(57671680), // CMNri
580
697k
    UINT64_C(24117248), // CMNzrr
581
697k
    UINT64_C(24117248), // CMNzrsi
582
697k
    UINT64_C(24117264), // CMNzrsr
583
697k
    UINT64_C(55574528), // CMPri
584
697k
    UINT64_C(22020096), // CMPrr
585
697k
    UINT64_C(22020096), // CMPrsi
586
697k
    UINT64_C(22020112), // CMPrsr
587
697k
    UINT64_C(4043440128), // CPS1p
588
697k
    UINT64_C(4043309056), // CPS2p
589
697k
    UINT64_C(4043440128), // CPS3p
590
697k
    UINT64_C(3774873664), // CRC32B
591
697k
    UINT64_C(3774874176), // CRC32CB
592
697k
    UINT64_C(3776971328), // CRC32CH
593
697k
    UINT64_C(3779068480), // CRC32CW
594
697k
    UINT64_C(3776970816), // CRC32H
595
697k
    UINT64_C(3779067968), // CRC32W
596
697k
    UINT64_C(52490480), // DBG
597
697k
    UINT64_C(4118802512), // DMB
598
697k
    UINT64_C(4118802496), // DSB
599
697k
    UINT64_C(35651584), // EORri
600
697k
    UINT64_C(2097152),  // EORrr
601
697k
    UINT64_C(2097152),  // EORrsi
602
697k
    UINT64_C(2097168),  // EORrsr
603
697k
    UINT64_C(23068782), // ERET
604
697k
    UINT64_C(246418176),  // FCONSTD
605
697k
    UINT64_C(246417664),  // FCONSTH
606
697k
    UINT64_C(246417920),  // FCONSTS
607
697k
    UINT64_C(221252353),  // FLDMXDB_UPD
608
697k
    UINT64_C(210766593),  // FLDMXIA
609
697k
    UINT64_C(212863745),  // FLDMXIA_UPD
610
697k
    UINT64_C(250739216),  // FMSTAT
611
697k
    UINT64_C(220203777),  // FSTMXDB_UPD
612
697k
    UINT64_C(209718017),  // FSTMXIA
613
697k
    UINT64_C(211815169),  // FSTMXIA_UPD
614
697k
    UINT64_C(52490240), // HINT
615
697k
    UINT64_C(3774873712), // HLT
616
697k
    UINT64_C(3779068016), // HVC
617
697k
    UINT64_C(4118802528), // ISB
618
697k
    UINT64_C(26217631), // LDA
619
697k
    UINT64_C(30411935), // LDAB
620
697k
    UINT64_C(26218143), // LDAEX
621
697k
    UINT64_C(30412447), // LDAEXB
622
697k
    UINT64_C(28315295), // LDAEXD
623
697k
    UINT64_C(32509599), // LDAEXH
624
697k
    UINT64_C(32509087), // LDAH
625
697k
    UINT64_C(4249878528), // LDC2L_OFFSET
626
697k
    UINT64_C(4241489920), // LDC2L_OPTION
627
697k
    UINT64_C(4235198464), // LDC2L_POST
628
697k
    UINT64_C(4251975680), // LDC2L_PRE
629
697k
    UINT64_C(4245684224), // LDC2_OFFSET
630
697k
    UINT64_C(4237295616), // LDC2_OPTION
631
697k
    UINT64_C(4231004160), // LDC2_POST
632
697k
    UINT64_C(4247781376), // LDC2_PRE
633
697k
    UINT64_C(223346688),  // LDCL_OFFSET
634
697k
    UINT64_C(214958080),  // LDCL_OPTION
635
697k
    UINT64_C(208666624),  // LDCL_POST
636
697k
    UINT64_C(225443840),  // LDCL_PRE
637
697k
    UINT64_C(219152384),  // LDC_OFFSET
638
697k
    UINT64_C(210763776),  // LDC_OPTION
639
697k
    UINT64_C(204472320),  // LDC_POST
640
697k
    UINT64_C(221249536),  // LDC_PRE
641
697k
    UINT64_C(135266304),  // LDMDA
642
697k
    UINT64_C(137363456),  // LDMDA_UPD
643
697k
    UINT64_C(152043520),  // LDMDB
644
697k
    UINT64_C(154140672),  // LDMDB_UPD
645
697k
    UINT64_C(143654912),  // LDMIA
646
697k
    UINT64_C(145752064),  // LDMIA_UPD
647
697k
    UINT64_C(160432128),  // LDMIB
648
697k
    UINT64_C(162529280),  // LDMIB_UPD
649
697k
    UINT64_C(74448896), // LDRBT_POST_IMM
650
697k
    UINT64_C(108003328),  // LDRBT_POST_REG
651
697k
    UINT64_C(72351744), // LDRB_POST_IMM
652
697k
    UINT64_C(105906176),  // LDRB_POST_REG
653
697k
    UINT64_C(91226112), // LDRB_PRE_IMM
654
697k
    UINT64_C(124780544),  // LDRB_PRE_REG
655
697k
    UINT64_C(89128960), // LDRBi12
656
697k
    UINT64_C(122683392),  // LDRBrs
657
697k
    UINT64_C(16777424), // LDRD
658
697k
    UINT64_C(208),  // LDRD_POST
659
697k
    UINT64_C(18874576), // LDRD_PRE
660
697k
    UINT64_C(26218399), // LDREX
661
697k
    UINT64_C(30412703), // LDREXB
662
697k
    UINT64_C(28315551), // LDREXD
663
697k
    UINT64_C(32509855), // LDREXH
664
697k
    UINT64_C(17825968), // LDRH
665
697k
    UINT64_C(7340208),  // LDRHTi
666
697k
    UINT64_C(3145904),  // LDRHTr
667
697k
    UINT64_C(1048752),  // LDRH_POST
668
697k
    UINT64_C(19923120), // LDRH_PRE
669
697k
    UINT64_C(17826000), // LDRSB
670
697k
    UINT64_C(7340240),  // LDRSBTi
671
697k
    UINT64_C(3145936),  // LDRSBTr
672
697k
    UINT64_C(1048784),  // LDRSB_POST
673
697k
    UINT64_C(19923152), // LDRSB_PRE
674
697k
    UINT64_C(17826032), // LDRSH
675
697k
    UINT64_C(7340272),  // LDRSHTi
676
697k
    UINT64_C(3145968),  // LDRSHTr
677
697k
    UINT64_C(1048816),  // LDRSH_POST
678
697k
    UINT64_C(19923184), // LDRSH_PRE
679
697k
    UINT64_C(70254592), // LDRT_POST_IMM
680
697k
    UINT64_C(103809024),  // LDRT_POST_REG
681
697k
    UINT64_C(68157440), // LDR_POST_IMM
682
697k
    UINT64_C(101711872),  // LDR_POST_REG
683
697k
    UINT64_C(87031808), // LDR_PRE_IMM
684
697k
    UINT64_C(120586240),  // LDR_PRE_REG
685
697k
    UINT64_C(85917696), // LDRcp
686
697k
    UINT64_C(84934656), // LDRi12
687
697k
    UINT64_C(118489088),  // LDRrs
688
697k
    UINT64_C(234881040),  // MCR
689
697k
    UINT64_C(4261412880), // MCR2
690
697k
    UINT64_C(205520896),  // MCRR
691
697k
    UINT64_C(4232052736), // MCRR2
692
697k
    UINT64_C(2097296),  // MLA
693
697k
    UINT64_C(6291600),  // MLS
694
697k
    UINT64_C(27324430), // MOVPCLR
695
697k
    UINT64_C(54525952), // MOVTi16
696
697k
    UINT64_C(60817408), // MOVi
697
697k
    UINT64_C(50331648), // MOVi16
698
697k
    UINT64_C(27262976), // MOVr
699
697k
    UINT64_C(27262976), // MOVr_TC
700
697k
    UINT64_C(27262976), // MOVsi
701
697k
    UINT64_C(27262992), // MOVsr
702
697k
    UINT64_C(235929616),  // MRC
703
697k
    UINT64_C(4262461456), // MRC2
704
697k
    UINT64_C(206569472),  // MRRC
705
697k
    UINT64_C(4233101312), // MRRC2
706
697k
    UINT64_C(17760256), // MRS
707
697k
    UINT64_C(16777728), // MRSbanked
708
697k
    UINT64_C(21954560), // MRSsys
709
697k
    UINT64_C(18935808), // MSR
710
697k
    UINT64_C(18936320), // MSRbanked
711
697k
    UINT64_C(52490240), // MSRi
712
697k
    UINT64_C(144),  // MUL
713
697k
    UINT64_C(65011712), // MVNi
714
697k
    UINT64_C(31457280), // MVNr
715
697k
    UINT64_C(31457280), // MVNsi
716
697k
    UINT64_C(31457296), // MVNsr
717
697k
    UINT64_C(58720256), // ORRri
718
697k
    UINT64_C(25165824), // ORRrr
719
697k
    UINT64_C(25165824), // ORRrsi
720
697k
    UINT64_C(25165840), // ORRrsr
721
697k
    UINT64_C(109051920),  // PKHBT
722
697k
    UINT64_C(109051984),  // PKHTB
723
697k
    UINT64_C(4111527936), // PLDWi12
724
697k
    UINT64_C(4145082368), // PLDWrs
725
697k
    UINT64_C(4115722240), // PLDi12
726
697k
    UINT64_C(4149276672), // PLDrs
727
697k
    UINT64_C(4098945024), // PLIi12
728
697k
    UINT64_C(4132499456), // PLIrs
729
697k
    UINT64_C(16777296), // QADD
730
697k
    UINT64_C(102764304),  // QADD16
731
697k
    UINT64_C(102764432),  // QADD8
732
697k
    UINT64_C(102764336),  // QASX
733
697k
    UINT64_C(20971600), // QDADD
734
697k
    UINT64_C(23068752), // QDSUB
735
697k
    UINT64_C(102764368),  // QSAX
736
697k
    UINT64_C(18874448), // QSUB
737
697k
    UINT64_C(102764400),  // QSUB16
738
697k
    UINT64_C(102764528),  // QSUB8
739
697k
    UINT64_C(117378864),  // RBIT
740
697k
    UINT64_C(113184560),  // REV
741
697k
    UINT64_C(113184688),  // REV16
742
697k
    UINT64_C(117378992),  // REVSH
743
697k
    UINT64_C(4161800704), // RFEDA
744
697k
    UINT64_C(4163897856), // RFEDA_UPD
745
697k
    UINT64_C(4178577920), // RFEDB
746
697k
    UINT64_C(4180675072), // RFEDB_UPD
747
697k
    UINT64_C(4170189312), // RFEIA
748
697k
    UINT64_C(4172286464), // RFEIA_UPD
749
697k
    UINT64_C(4186966528), // RFEIB
750
697k
    UINT64_C(4189063680), // RFEIB_UPD
751
697k
    UINT64_C(39845888), // RSBri
752
697k
    UINT64_C(6291456),  // RSBrr
753
697k
    UINT64_C(6291456),  // RSBrsi
754
697k
    UINT64_C(6291472),  // RSBrsr
755
697k
    UINT64_C(48234496), // RSCri
756
697k
    UINT64_C(14680064), // RSCrr
757
697k
    UINT64_C(14680064), // RSCrsi
758
697k
    UINT64_C(14680080), // RSCrsr
759
697k
    UINT64_C(101715728),  // SADD16
760
697k
    UINT64_C(101715856),  // SADD8
761
697k
    UINT64_C(101715760),  // SASX
762
697k
    UINT64_C(46137344), // SBCri
763
697k
    UINT64_C(12582912), // SBCrr
764
697k
    UINT64_C(12582912), // SBCrsi
765
697k
    UINT64_C(12582928), // SBCrsr
766
697k
    UINT64_C(127926352),  // SBFX
767
697k
    UINT64_C(118550544),  // SDIV
768
697k
    UINT64_C(109055920),  // SEL
769
697k
    UINT64_C(4043374592), // SETEND
770
697k
    UINT64_C(4044357632), // SETPAN
771
697k
    UINT64_C(4060089408), // SHA1C
772
697k
    UINT64_C(4088988352), // SHA1H
773
697k
    UINT64_C(4062186560), // SHA1M
774
697k
    UINT64_C(4061137984), // SHA1P
775
697k
    UINT64_C(4063235136), // SHA1SU0
776
697k
    UINT64_C(4089054080), // SHA1SU1
777
697k
    UINT64_C(4076866624), // SHA256H
778
697k
    UINT64_C(4077915200), // SHA256H2
779
697k
    UINT64_C(4089054144), // SHA256SU0
780
697k
    UINT64_C(4078963776), // SHA256SU1
781
697k
    UINT64_C(103812880),  // SHADD16
782
697k
    UINT64_C(103813008),  // SHADD8
783
697k
    UINT64_C(103812912),  // SHASX
784
697k
    UINT64_C(103812944),  // SHSAX
785
697k
    UINT64_C(103812976),  // SHSUB16
786
697k
    UINT64_C(103813104),  // SHSUB8
787
697k
    UINT64_C(23068784), // SMC
788
697k
    UINT64_C(16777344), // SMLABB
789
697k
    UINT64_C(16777408), // SMLABT
790
697k
    UINT64_C(117440528),  // SMLAD
791
697k
    UINT64_C(117440560),  // SMLADX
792
697k
    UINT64_C(14680208), // SMLAL
793
697k
    UINT64_C(20971648), // SMLALBB
794
697k
    UINT64_C(20971712), // SMLALBT
795
697k
    UINT64_C(121634832),  // SMLALD
796
697k
    UINT64_C(121634864),  // SMLALDX
797
697k
    UINT64_C(20971680), // SMLALTB
798
697k
    UINT64_C(20971744), // SMLALTT
799
697k
    UINT64_C(16777376), // SMLATB
800
697k
    UINT64_C(16777440), // SMLATT
801
697k
    UINT64_C(18874496), // SMLAWB
802
697k
    UINT64_C(18874560), // SMLAWT
803
697k
    UINT64_C(117440592),  // SMLSD
804
697k
    UINT64_C(117440624),  // SMLSDX
805
697k
    UINT64_C(121634896),  // SMLSLD
806
697k
    UINT64_C(121634928),  // SMLSLDX
807
697k
    UINT64_C(122683408),  // SMMLA
808
697k
    UINT64_C(122683440),  // SMMLAR
809
697k
    UINT64_C(122683600),  // SMMLS
810
697k
    UINT64_C(122683632),  // SMMLSR
811
697k
    UINT64_C(122744848),  // SMMUL
812
697k
    UINT64_C(122744880),  // SMMULR
813
697k
    UINT64_C(117501968),  // SMUAD
814
697k
    UINT64_C(117502000),  // SMUADX
815
697k
    UINT64_C(23068800), // SMULBB
816
697k
    UINT64_C(23068864), // SMULBT
817
697k
    UINT64_C(12583056), // SMULL
818
697k
    UINT64_C(23068832), // SMULTB
819
697k
    UINT64_C(23068896), // SMULTT
820
697k
    UINT64_C(18874528), // SMULWB
821
697k
    UINT64_C(18874592), // SMULWT
822
697k
    UINT64_C(117502032),  // SMUSD
823
697k
    UINT64_C(117502064),  // SMUSDX
824
697k
    UINT64_C(4165797120), // SRSDA
825
697k
    UINT64_C(4167894272), // SRSDA_UPD
826
697k
    UINT64_C(4182574336), // SRSDB
827
697k
    UINT64_C(4184671488), // SRSDB_UPD
828
697k
    UINT64_C(4174185728), // SRSIA
829
697k
    UINT64_C(4176282880), // SRSIA_UPD
830
697k
    UINT64_C(4190962944), // SRSIB
831
697k
    UINT64_C(4193060096), // SRSIB_UPD
832
697k
    UINT64_C(111149072),  // SSAT
833
697k
    UINT64_C(111152944),  // SSAT16
834
697k
    UINT64_C(101715792),  // SSAX
835
697k
    UINT64_C(101715824),  // SSUB16
836
697k
    UINT64_C(101715952),  // SSUB8
837
697k
    UINT64_C(4248829952), // STC2L_OFFSET
838
697k
    UINT64_C(4240441344), // STC2L_OPTION
839
697k
    UINT64_C(4234149888), // STC2L_POST
840
697k
    UINT64_C(4250927104), // STC2L_PRE
841
697k
    UINT64_C(4244635648), // STC2_OFFSET
842
697k
    UINT64_C(4236247040), // STC2_OPTION
843
697k
    UINT64_C(4229955584), // STC2_POST
844
697k
    UINT64_C(4246732800), // STC2_PRE
845
697k
    UINT64_C(222298112),  // STCL_OFFSET
846
697k
    UINT64_C(213909504),  // STCL_OPTION
847
697k
    UINT64_C(207618048),  // STCL_POST
848
697k
    UINT64_C(224395264),  // STCL_PRE
849
697k
    UINT64_C(218103808),  // STC_OFFSET
850
697k
    UINT64_C(209715200),  // STC_OPTION
851
697k
    UINT64_C(203423744),  // STC_POST
852
697k
    UINT64_C(220200960),  // STC_PRE
853
697k
    UINT64_C(25230480), // STL
854
697k
    UINT64_C(29424784), // STLB
855
697k
    UINT64_C(25169552), // STLEX
856
697k
    UINT64_C(29363856), // STLEXB
857
697k
    UINT64_C(27266704), // STLEXD
858
697k
    UINT64_C(31461008), // STLEXH
859
697k
    UINT64_C(31521936), // STLH
860
697k
    UINT64_C(134217728),  // STMDA
861
697k
    UINT64_C(136314880),  // STMDA_UPD
862
697k
    UINT64_C(150994944),  // STMDB
863
697k
    UINT64_C(153092096),  // STMDB_UPD
864
697k
    UINT64_C(142606336),  // STMIA
865
697k
    UINT64_C(144703488),  // STMIA_UPD
866
697k
    UINT64_C(159383552),  // STMIB
867
697k
    UINT64_C(161480704),  // STMIB_UPD
868
697k
    UINT64_C(73400320), // STRBT_POST_IMM
869
697k
    UINT64_C(106954752),  // STRBT_POST_REG
870
697k
    UINT64_C(71303168), // STRB_POST_IMM
871
697k
    UINT64_C(104857600),  // STRB_POST_REG
872
697k
    UINT64_C(90177536), // STRB_PRE_IMM
873
697k
    UINT64_C(123731968),  // STRB_PRE_REG
874
697k
    UINT64_C(88080384), // STRBi12
875
697k
    UINT64_C(121634816),  // STRBrs
876
697k
    UINT64_C(16777456), // STRD
877
697k
    UINT64_C(240),  // STRD_POST
878
697k
    UINT64_C(18874608), // STRD_PRE
879
697k
    UINT64_C(25169808), // STREX
880
697k
    UINT64_C(29364112), // STREXB
881
697k
    UINT64_C(27266960), // STREXD
882
697k
    UINT64_C(31461264), // STREXH
883
697k
    UINT64_C(16777392), // STRH
884
697k
    UINT64_C(6291632),  // STRHTi
885
697k
    UINT64_C(2097328),  // STRHTr
886
697k
    UINT64_C(176),  // STRH_POST
887
697k
    UINT64_C(18874544), // STRH_PRE
888
697k
    UINT64_C(69206016), // STRT_POST_IMM
889
697k
    UINT64_C(102760448),  // STRT_POST_REG
890
697k
    UINT64_C(67108864), // STR_POST_IMM
891
697k
    UINT64_C(100663296),  // STR_POST_REG
892
697k
    UINT64_C(85983232), // STR_PRE_IMM
893
697k
    UINT64_C(119537664),  // STR_PRE_REG
894
697k
    UINT64_C(83886080), // STRi12
895
697k
    UINT64_C(117440512),  // STRrs
896
697k
    UINT64_C(37748736), // SUBri
897
697k
    UINT64_C(4194304),  // SUBrr
898
697k
    UINT64_C(4194304),  // SUBrsi
899
697k
    UINT64_C(4194320),  // SUBrsr
900
697k
    UINT64_C(251658240),  // SVC
901
697k
    UINT64_C(16777360), // SWP
902
697k
    UINT64_C(20971664), // SWPB
903
697k
    UINT64_C(111149168),  // SXTAB
904
697k
    UINT64_C(109052016),  // SXTAB16
905
697k
    UINT64_C(112197744),  // SXTAH
906
697k
    UINT64_C(112132208),  // SXTB
907
697k
    UINT64_C(110035056),  // SXTB16
908
697k
    UINT64_C(113180784),  // SXTH
909
697k
    UINT64_C(53477376), // TEQri
910
697k
    UINT64_C(19922944), // TEQrr
911
697k
    UINT64_C(19922944), // TEQrsi
912
697k
    UINT64_C(19922960), // TEQrsr
913
697k
    UINT64_C(3892305662), // TRAP
914
697k
    UINT64_C(3892240112), // TRAPNaCl
915
697k
    UINT64_C(3810586642), // TSB
916
697k
    UINT64_C(51380224), // TSTri
917
697k
    UINT64_C(17825792), // TSTrr
918
697k
    UINT64_C(17825792), // TSTrsi
919
697k
    UINT64_C(17825808), // TSTrsr
920
697k
    UINT64_C(105910032),  // UADD16
921
697k
    UINT64_C(105910160),  // UADD8
922
697k
    UINT64_C(105910064),  // UASX
923
697k
    UINT64_C(132120656),  // UBFX
924
697k
    UINT64_C(3891265776), // UDF
925
697k
    UINT64_C(120647696),  // UDIV
926
697k
    UINT64_C(108007184),  // UHADD16
927
697k
    UINT64_C(108007312),  // UHADD8
928
697k
    UINT64_C(108007216),  // UHASX
929
697k
    UINT64_C(108007248),  // UHSAX
930
697k
    UINT64_C(108007280),  // UHSUB16
931
697k
    UINT64_C(108007408),  // UHSUB8
932
697k
    UINT64_C(4194448),  // UMAAL
933
697k
    UINT64_C(10485904), // UMLAL
934
697k
    UINT64_C(8388752),  // UMULL
935
697k
    UINT64_C(106958608),  // UQADD16
936
697k
    UINT64_C(106958736),  // UQADD8
937
697k
    UINT64_C(106958640),  // UQASX
938
697k
    UINT64_C(106958672),  // UQSAX
939
697k
    UINT64_C(106958704),  // UQSUB16
940
697k
    UINT64_C(106958832),  // UQSUB8
941
697k
    UINT64_C(125890576),  // USAD8
942
697k
    UINT64_C(125829136),  // USADA8
943
697k
    UINT64_C(115343376),  // USAT
944
697k
    UINT64_C(115347248),  // USAT16
945
697k
    UINT64_C(105910096),  // USAX
946
697k
    UINT64_C(105910128),  // USUB16
947
697k
    UINT64_C(105910256),  // USUB8
948
697k
    UINT64_C(115343472),  // UXTAB
949
697k
    UINT64_C(113246320),  // UXTAB16
950
697k
    UINT64_C(116392048),  // UXTAH
951
697k
    UINT64_C(116326512),  // UXTB
952
697k
    UINT64_C(114229360),  // UXTB16
953
697k
    UINT64_C(117375088),  // UXTH
954
697k
    UINT64_C(4070573312), // VABALsv2i64
955
697k
    UINT64_C(4069524736), // VABALsv4i32
956
697k
    UINT64_C(4068476160), // VABALsv8i16
957
697k
    UINT64_C(4087350528), // VABALuv2i64
958
697k
    UINT64_C(4086301952), // VABALuv4i32
959
697k
    UINT64_C(4085253376), // VABALuv8i16
960
697k
    UINT64_C(4060088144), // VABAsv16i8
961
697k
    UINT64_C(4062185232), // VABAsv2i32
962
697k
    UINT64_C(4061136656), // VABAsv4i16
963
697k
    UINT64_C(4062185296), // VABAsv4i32
964
697k
    UINT64_C(4061136720), // VABAsv8i16
965
697k
    UINT64_C(4060088080), // VABAsv8i8
966
697k
    UINT64_C(4076865360), // VABAuv16i8
967
697k
    UINT64_C(4078962448), // VABAuv2i32
968
697k
    UINT64_C(4077913872), // VABAuv4i16
969
697k
    UINT64_C(4078962512), // VABAuv4i32
970
697k
    UINT64_C(4077913936), // VABAuv8i16
971
697k
    UINT64_C(4076865296), // VABAuv8i8
972
697k
    UINT64_C(4070573824), // VABDLsv2i64
973
697k
    UINT64_C(4069525248), // VABDLsv4i32
974
697k
    UINT64_C(4068476672), // VABDLsv8i16
975
697k
    UINT64_C(4087351040), // VABDLuv2i64
976
697k
    UINT64_C(4086302464), // VABDLuv4i32
977
697k
    UINT64_C(4085253888), // VABDLuv8i16
978
697k
    UINT64_C(4078963968), // VABDfd
979
697k
    UINT64_C(4078964032), // VABDfq
980
697k
    UINT64_C(4080012544), // VABDhd
981
697k
    UINT64_C(4080012608), // VABDhq
982
697k
    UINT64_C(4060088128), // VABDsv16i8
983
697k
    UINT64_C(4062185216), // VABDsv2i32
984
697k
    UINT64_C(4061136640), // VABDsv4i16
985
697k
    UINT64_C(4062185280), // VABDsv4i32
986
697k
    UINT64_C(4061136704), // VABDsv8i16
987
697k
    UINT64_C(4060088064), // VABDsv8i8
988
697k
    UINT64_C(4076865344), // VABDuv16i8
989
697k
    UINT64_C(4078962432), // VABDuv2i32
990
697k
    UINT64_C(4077913856), // VABDuv4i16
991
697k
    UINT64_C(4078962496), // VABDuv4i32
992
697k
    UINT64_C(4077913920), // VABDuv8i16
993
697k
    UINT64_C(4076865280), // VABDuv8i8
994
697k
    UINT64_C(246418368),  // VABSD
995
697k
    UINT64_C(246417856),  // VABSH
996
697k
    UINT64_C(246418112),  // VABSS
997
697k
    UINT64_C(4088989440), // VABSfd
998
697k
    UINT64_C(4088989504), // VABSfq
999
697k
    UINT64_C(4088727296), // VABShd
1000
697k
    UINT64_C(4088727360), // VABShq
1001
697k
    UINT64_C(4088464192), // VABSv16i8
1002
697k
    UINT64_C(4088988416), // VABSv2i32
1003
697k
    UINT64_C(4088726272), // VABSv4i16
1004
697k
    UINT64_C(4088988480), // VABSv4i32
1005
697k
    UINT64_C(4088726336), // VABSv8i16
1006
697k
    UINT64_C(4088464128), // VABSv8i8
1007
697k
    UINT64_C(4076867088), // VACGEfd
1008
697k
    UINT64_C(4076867152), // VACGEfq
1009
697k
    UINT64_C(4077915664), // VACGEhd
1010
697k
    UINT64_C(4077915728), // VACGEhq
1011
697k
    UINT64_C(4078964240), // VACGTfd
1012
697k
    UINT64_C(4078964304), // VACGTfq
1013
697k
    UINT64_C(4080012816), // VACGThd
1014
697k
    UINT64_C(4080012880), // VACGThq
1015
697k
    UINT64_C(238029568),  // VADDD
1016
697k
    UINT64_C(238029056),  // VADDH
1017
697k
    UINT64_C(4070573056), // VADDHNv2i32
1018
697k
    UINT64_C(4069524480), // VADDHNv4i16
1019
697k
    UINT64_C(4068475904), // VADDHNv8i8
1020
697k
    UINT64_C(4070572032), // VADDLsv2i64
1021
697k
    UINT64_C(4069523456), // VADDLsv4i32
1022
697k
    UINT64_C(4068474880), // VADDLsv8i16
1023
697k
    UINT64_C(4087349248), // VADDLuv2i64
1024
697k
    UINT64_C(4086300672), // VADDLuv4i32
1025
697k
    UINT64_C(4085252096), // VADDLuv8i16
1026
697k
    UINT64_C(238029312),  // VADDS
1027
697k
    UINT64_C(4070572288), // VADDWsv2i64
1028
697k
    UINT64_C(4069523712), // VADDWsv4i32
1029
697k
    UINT64_C(4068475136), // VADDWsv8i16
1030
697k
    UINT64_C(4087349504), // VADDWuv2i64
1031
697k
    UINT64_C(4086300928), // VADDWuv4i32
1032
697k
    UINT64_C(4085252352), // VADDWuv8i16
1033
697k
    UINT64_C(4060089600), // VADDfd
1034
697k
    UINT64_C(4060089664), // VADDfq
1035
697k
    UINT64_C(4061138176), // VADDhd
1036
697k
    UINT64_C(4061138240), // VADDhq
1037
697k
    UINT64_C(4060088384), // VADDv16i8
1038
697k
    UINT64_C(4063234048), // VADDv1i64
1039
697k
    UINT64_C(4062185472), // VADDv2i32
1040
697k
    UINT64_C(4063234112), // VADDv2i64
1041
697k
    UINT64_C(4061136896), // VADDv4i16
1042
697k
    UINT64_C(4062185536), // VADDv4i32
1043
697k
    UINT64_C(4061136960), // VADDv8i16
1044
697k
    UINT64_C(4060088320), // VADDv8i8
1045
697k
    UINT64_C(4060086544), // VANDd
1046
697k
    UINT64_C(4060086608), // VANDq
1047
697k
    UINT64_C(4061135120), // VBICd
1048
697k
    UINT64_C(4068475184), // VBICiv2i32
1049
697k
    UINT64_C(4068477232), // VBICiv4i16
1050
697k
    UINT64_C(4068475248), // VBICiv4i32
1051
697k
    UINT64_C(4068477296), // VBICiv8i16
1052
697k
    UINT64_C(4061135184), // VBICq
1053
697k
    UINT64_C(4080009488), // VBIFd
1054
697k
    UINT64_C(4080009552), // VBIFq
1055
697k
    UINT64_C(4078960912), // VBITd
1056
697k
    UINT64_C(4078960976), // VBITq
1057
697k
    UINT64_C(4077912336), // VBSLd
1058
697k
    UINT64_C(4077912400), // VBSLq
1059
697k
    UINT64_C(4237297664), // VCADDv2f32
1060
697k
    UINT64_C(4236249088), // VCADDv4f16
1061
697k
    UINT64_C(4237297728), // VCADDv4f32
1062
697k
    UINT64_C(4236249152), // VCADDv8f16
1063
697k
    UINT64_C(4060089856), // VCEQfd
1064
697k
    UINT64_C(4060089920), // VCEQfq
1065
697k
    UINT64_C(4061138432), // VCEQhd
1066
697k
    UINT64_C(4061138496), // VCEQhq
1067
697k
    UINT64_C(4076865616), // VCEQv16i8
1068
697k
    UINT64_C(4078962704), // VCEQv2i32
1069
697k
    UINT64_C(4077914128), // VCEQv4i16
1070
697k
    UINT64_C(4078962768), // VCEQv4i32
1071
697k
    UINT64_C(4077914192), // VCEQv8i16
1072
697k
    UINT64_C(4076865552), // VCEQv8i8
1073
697k
    UINT64_C(4088463680), // VCEQzv16i8
1074
697k
    UINT64_C(4088988928), // VCEQzv2f32
1075
697k
    UINT64_C(4088987904), // VCEQzv2i32
1076
697k
    UINT64_C(4088726784), // VCEQzv4f16
1077
697k
    UINT64_C(4088988992), // VCEQzv4f32
1078
697k
    UINT64_C(4088725760), // VCEQzv4i16
1079
697k
    UINT64_C(4088987968), // VCEQzv4i32
1080
697k
    UINT64_C(4088726848), // VCEQzv8f16
1081
697k
    UINT64_C(4088725824), // VCEQzv8i16
1082
697k
    UINT64_C(4088463616), // VCEQzv8i8
1083
697k
    UINT64_C(4076867072), // VCGEfd
1084
697k
    UINT64_C(4076867136), // VCGEfq
1085
697k
    UINT64_C(4077915648), // VCGEhd
1086
697k
    UINT64_C(4077915712), // VCGEhq
1087
697k
    UINT64_C(4060087120), // VCGEsv16i8
1088
697k
    UINT64_C(4062184208), // VCGEsv2i32
1089
697k
    UINT64_C(4061135632), // VCGEsv4i16
1090
697k
    UINT64_C(4062184272), // VCGEsv4i32
1091
697k
    UINT64_C(4061135696), // VCGEsv8i16
1092
697k
    UINT64_C(4060087056), // VCGEsv8i8
1093
697k
    UINT64_C(4076864336), // VCGEuv16i8
1094
697k
    UINT64_C(4078961424), // VCGEuv2i32
1095
697k
    UINT64_C(4077912848), // VCGEuv4i16
1096
697k
    UINT64_C(4078961488), // VCGEuv4i32
1097
697k
    UINT64_C(4077912912), // VCGEuv8i16
1098
697k
    UINT64_C(4076864272), // VCGEuv8i8
1099
697k
    UINT64_C(4088463552), // VCGEzv16i8
1100
697k
    UINT64_C(4088988800), // VCGEzv2f32
1101
697k
    UINT64_C(4088987776), // VCGEzv2i32
1102
697k
    UINT64_C(4088726656), // VCGEzv4f16
1103
697k
    UINT64_C(4088988864), // VCGEzv4f32
1104
697k
    UINT64_C(4088725632), // VCGEzv4i16
1105
697k
    UINT64_C(4088987840), // VCGEzv4i32
1106
697k
    UINT64_C(4088726720), // VCGEzv8f16
1107
697k
    UINT64_C(4088725696), // VCGEzv8i16
1108
697k
    UINT64_C(4088463488), // VCGEzv8i8
1109
697k
    UINT64_C(4078964224), // VCGTfd
1110
697k
    UINT64_C(4078964288), // VCGTfq
1111
697k
    UINT64_C(4080012800), // VCGThd
1112
697k
    UINT64_C(4080012864), // VCGThq
1113
697k
    UINT64_C(4060087104), // VCGTsv16i8
1114
697k
    UINT64_C(4062184192), // VCGTsv2i32
1115
697k
    UINT64_C(4061135616), // VCGTsv4i16
1116
697k
    UINT64_C(4062184256), // VCGTsv4i32
1117
697k
    UINT64_C(4061135680), // VCGTsv8i16
1118
697k
    UINT64_C(4060087040), // VCGTsv8i8
1119
697k
    UINT64_C(4076864320), // VCGTuv16i8
1120
697k
    UINT64_C(4078961408), // VCGTuv2i32
1121
697k
    UINT64_C(4077912832), // VCGTuv4i16
1122
697k
    UINT64_C(4078961472), // VCGTuv4i32
1123
697k
    UINT64_C(4077912896), // VCGTuv8i16
1124
697k
    UINT64_C(4076864256), // VCGTuv8i8
1125
697k
    UINT64_C(4088463424), // VCGTzv16i8
1126
697k
    UINT64_C(4088988672), // VCGTzv2f32
1127
697k
    UINT64_C(4088987648), // VCGTzv2i32
1128
697k
    UINT64_C(4088726528), // VCGTzv4f16
1129
697k
    UINT64_C(4088988736), // VCGTzv4f32
1130
697k
    UINT64_C(4088725504), // VCGTzv4i16
1131
697k
    UINT64_C(4088987712), // VCGTzv4i32
1132
697k
    UINT64_C(4088726592), // VCGTzv8f16
1133
697k
    UINT64_C(4088725568), // VCGTzv8i16
1134
697k
    UINT64_C(4088463360), // VCGTzv8i8
1135
697k
    UINT64_C(4088463808), // VCLEzv16i8
1136
697k
    UINT64_C(4088989056), // VCLEzv2f32
1137
697k
    UINT64_C(4088988032), // VCLEzv2i32
1138
697k
    UINT64_C(4088726912), // VCLEzv4f16
1139
697k
    UINT64_C(4088989120), // VCLEzv4f32
1140
697k
    UINT64_C(4088725888), // VCLEzv4i16
1141
697k
    UINT64_C(4088988096), // VCLEzv4i32
1142
697k
    UINT64_C(4088726976), // VCLEzv8f16
1143
697k
    UINT64_C(4088725952), // VCLEzv8i16
1144
697k
    UINT64_C(4088463744), // VCLEzv8i8
1145
697k
    UINT64_C(4088398912), // VCLSv16i8
1146
697k
    UINT64_C(4088923136), // VCLSv2i32
1147
697k
    UINT64_C(4088660992), // VCLSv4i16
1148
697k
    UINT64_C(4088923200), // VCLSv4i32
1149
697k
    UINT64_C(4088661056), // VCLSv8i16
1150
697k
    UINT64_C(4088398848), // VCLSv8i8
1151
697k
    UINT64_C(4088463936), // VCLTzv16i8
1152
697k
    UINT64_C(4088989184), // VCLTzv2f32
1153
697k
    UINT64_C(4088988160), // VCLTzv2i32
1154
697k
    UINT64_C(4088727040), // VCLTzv4f16
1155
697k
    UINT64_C(4088989248), // VCLTzv4f32
1156
697k
    UINT64_C(4088726016), // VCLTzv4i16
1157
697k
    UINT64_C(4088988224), // VCLTzv4i32
1158
697k
    UINT64_C(4088727104), // VCLTzv8f16
1159
697k
    UINT64_C(4088726080), // VCLTzv8i16
1160
697k
    UINT64_C(4088463872), // VCLTzv8i8
1161
697k
    UINT64_C(4088399040), // VCLZv16i8
1162
697k
    UINT64_C(4088923264), // VCLZv2i32
1163
697k
    UINT64_C(4088661120), // VCLZv4i16
1164
697k
    UINT64_C(4088923328), // VCLZv4i32
1165
697k
    UINT64_C(4088661184), // VCLZv8i16
1166
697k
    UINT64_C(4088398976), // VCLZv8i8
1167
697k
    UINT64_C(4231006208), // VCMLAv2f32
1168
697k
    UINT64_C(4269803520), // VCMLAv2f32_indexed
1169
697k
    UINT64_C(4229957632), // VCMLAv4f16
1170
697k
    UINT64_C(4261414912), // VCMLAv4f16_indexed
1171
697k
    UINT64_C(4231006272), // VCMLAv4f32
1172
697k
    UINT64_C(4269803584), // VCMLAv4f32_indexed
1173
697k
    UINT64_C(4229957696), // VCMLAv8f16
1174
697k
    UINT64_C(4261414976), // VCMLAv8f16_indexed
1175
697k
    UINT64_C(246680384),  // VCMPD
1176
697k
    UINT64_C(246680512),  // VCMPED
1177
697k
    UINT64_C(246680000),  // VCMPEH
1178
697k
    UINT64_C(246680256),  // VCMPES
1179
697k
    UINT64_C(246746048),  // VCMPEZD
1180
697k
    UINT64_C(246745536),  // VCMPEZH
1181
697k
    UINT64_C(246745792),  // VCMPEZS
1182
697k
    UINT64_C(246679872),  // VCMPH
1183
697k
    UINT64_C(246680128),  // VCMPS
1184
697k
    UINT64_C(246745920),  // VCMPZD
1185
697k
    UINT64_C(246745408),  // VCMPZH
1186
697k
    UINT64_C(246745664),  // VCMPZS
1187
697k
    UINT64_C(4088399104), // VCNTd
1188
697k
    UINT64_C(4088399168), // VCNTq
1189
697k
    UINT64_C(4089118720), // VCVTANSDf
1190
697k
    UINT64_C(4088856576), // VCVTANSDh
1191
697k
    UINT64_C(4089118784), // VCVTANSQf
1192
697k
    UINT64_C(4088856640), // VCVTANSQh
1193
697k
    UINT64_C(4089118848), // VCVTANUDf
1194
697k
    UINT64_C(4088856704), // VCVTANUDh
1195
697k
    UINT64_C(4089118912), // VCVTANUQf
1196
697k
    UINT64_C(4088856768), // VCVTANUQh
1197
697k
    UINT64_C(4273736640), // VCVTASD
1198
697k
    UINT64_C(4273736128), // VCVTASH
1199
697k
    UINT64_C(4273736384), // VCVTASS
1200
697k
    UINT64_C(4273736512), // VCVTAUD
1201
697k
    UINT64_C(4273736000), // VCVTAUH
1202
697k
    UINT64_C(4273736256), // VCVTAUS
1203
697k
    UINT64_C(246614848),  // VCVTBDH
1204
697k
    UINT64_C(246549312),  // VCVTBHD
1205
697k
    UINT64_C(246549056),  // VCVTBHS
1206
697k
    UINT64_C(246614592),  // VCVTBSH
1207
697k
    UINT64_C(246876864),  // VCVTDS
1208
697k
    UINT64_C(4089119488), // VCVTMNSDf
1209
697k
    UINT64_C(4088857344), // VCVTMNSDh
1210
697k
    UINT64_C(4089119552), // VCVTMNSQf
1211
697k
    UINT64_C(4088857408), // VCVTMNSQh
1212
697k
    UINT64_C(4089119616), // VCVTMNUDf
1213
697k
    UINT64_C(4088857472), // VCVTMNUDh
1214
697k
    UINT64_C(4089119680), // VCVTMNUQf
1215
697k
    UINT64_C(4088857536), // VCVTMNUQh
1216
697k
    UINT64_C(4273933248), // VCVTMSD
1217
697k
    UINT64_C(4273932736), // VCVTMSH
1218
697k
    UINT64_C(4273932992), // VCVTMSS
1219
697k
    UINT64_C(4273933120), // VCVTMUD
1220
697k
    UINT64_C(4273932608), // VCVTMUH
1221
697k
    UINT64_C(4273932864), // VCVTMUS
1222
697k
    UINT64_C(4089118976), // VCVTNNSDf
1223
697k
    UINT64_C(4088856832), // VCVTNNSDh
1224
697k
    UINT64_C(4089119040), // VCVTNNSQf
1225
697k
    UINT64_C(4088856896), // VCVTNNSQh
1226
697k
    UINT64_C(4089119104), // VCVTNNUDf
1227
697k
    UINT64_C(4088856960), // VCVTNNUDh
1228
697k
    UINT64_C(4089119168), // VCVTNNUQf
1229
697k
    UINT64_C(4088857024), // VCVTNNUQh
1230
697k
    UINT64_C(4273802176), // VCVTNSD
1231
697k
    UINT64_C(4273801664), // VCVTNSH
1232
697k
    UINT64_C(4273801920), // VCVTNSS
1233
697k
    UINT64_C(4273802048), // VCVTNUD
1234
697k
    UINT64_C(4273801536), // VCVTNUH
1235
697k
    UINT64_C(4273801792), // VCVTNUS
1236
697k
    UINT64_C(4089119232), // VCVTPNSDf
1237
697k
    UINT64_C(4088857088), // VCVTPNSDh
1238
697k
    UINT64_C(4089119296), // VCVTPNSQf
1239
697k
    UINT64_C(4088857152), // VCVTPNSQh
1240
697k
    UINT64_C(4089119360), // VCVTPNUDf
1241
697k
    UINT64_C(4088857216), // VCVTPNUDh
1242
697k
    UINT64_C(4089119424), // VCVTPNUQf
1243
697k
    UINT64_C(4088857280), // VCVTPNUQh
1244
697k
    UINT64_C(4273867712), // VCVTPSD
1245
697k
    UINT64_C(4273867200), // VCVTPSH
1246
697k
    UINT64_C(4273867456), // VCVTPSS
1247
697k
    UINT64_C(4273867584), // VCVTPUD
1248
697k
    UINT64_C(4273867072), // VCVTPUH
1249
697k
    UINT64_C(4273867328), // VCVTPUS
1250
697k
    UINT64_C(246877120),  // VCVTSD
1251
697k
    UINT64_C(246614976),  // VCVTTDH
1252
697k
    UINT64_C(246549440),  // VCVTTHD
1253
697k
    UINT64_C(246549184),  // VCVTTHS
1254
697k
    UINT64_C(246614720),  // VCVTTSH
1255
697k
    UINT64_C(4088792576), // VCVTf2h
1256
697k
    UINT64_C(4089120512), // VCVTf2sd
1257
697k
    UINT64_C(4089120576), // VCVTf2sq
1258
697k
    UINT64_C(4089120640), // VCVTf2ud
1259
697k
    UINT64_C(4089120704), // VCVTf2uq
1260
697k
    UINT64_C(4068478736), // VCVTf2xsd
1261
697k
    UINT64_C(4068478800), // VCVTf2xsq
1262
697k
    UINT64_C(4085255952), // VCVTf2xud
1263
697k
    UINT64_C(4085256016), // VCVTf2xuq
1264
697k
    UINT64_C(4088792832), // VCVTh2f
1265
697k
    UINT64_C(4088858368), // VCVTh2sd
1266
697k
    UINT64_C(4088858432), // VCVTh2sq
1267
697k
    UINT64_C(4088858496), // VCVTh2ud
1268
697k
    UINT64_C(4088858560), // VCVTh2uq
1269
697k
    UINT64_C(4068478224), // VCVTh2xsd
1270
697k
    UINT64_C(4068478288), // VCVTh2xsq
1271
697k
    UINT64_C(4085255440), // VCVTh2xud
1272
697k
    UINT64_C(4085255504), // VCVTh2xuq
1273
697k
    UINT64_C(4089120256), // VCVTs2fd
1274
697k
    UINT64_C(4089120320), // VCVTs2fq
1275
697k
    UINT64_C(4088858112), // VCVTs2hd
1276
697k
    UINT64_C(4088858176), // VCVTs2hq
1277
697k
    UINT64_C(4089120384), // VCVTu2fd
1278
697k
    UINT64_C(4089120448), // VCVTu2fq
1279
697k
    UINT64_C(4088858240), // VCVTu2hd
1280
697k
    UINT64_C(4088858304), // VCVTu2hq
1281
697k
    UINT64_C(4068478480), // VCVTxs2fd
1282
697k
    UINT64_C(4068478544), // VCVTxs2fq
1283
697k
    UINT64_C(4068477968), // VCVTxs2hd
1284
697k
    UINT64_C(4068478032), // VCVTxs2hq
1285
697k
    UINT64_C(4085255696), // VCVTxu2fd
1286
697k
    UINT64_C(4085255760), // VCVTxu2fq
1287
697k
    UINT64_C(4085255184), // VCVTxu2hd
1288
697k
    UINT64_C(4085255248), // VCVTxu2hq
1289
697k
    UINT64_C(243272448),  // VDIVD
1290
697k
    UINT64_C(243271936),  // VDIVH
1291
697k
    UINT64_C(243272192),  // VDIVS
1292
697k
    UINT64_C(243272496),  // VDUP16d
1293
697k
    UINT64_C(245369648),  // VDUP16q
1294
697k
    UINT64_C(243272464),  // VDUP32d
1295
697k
    UINT64_C(245369616),  // VDUP32q
1296
697k
    UINT64_C(247466768),  // VDUP8d
1297
697k
    UINT64_C(249563920),  // VDUP8q
1298
697k
    UINT64_C(4088531968), // VDUPLN16d
1299
697k
    UINT64_C(4088532032), // VDUPLN16q
1300
697k
    UINT64_C(4088663040), // VDUPLN32d
1301
697k
    UINT64_C(4088663104), // VDUPLN32q
1302
697k
    UINT64_C(4088466432), // VDUPLN8d
1303
697k
    UINT64_C(4088466496), // VDUPLN8q
1304
697k
    UINT64_C(4076863760), // VEORd
1305
697k
    UINT64_C(4076863824), // VEORq
1306
697k
    UINT64_C(4071620608), // VEXTd16
1307
697k
    UINT64_C(4071620608), // VEXTd32
1308
697k
    UINT64_C(4071620608), // VEXTd8
1309
697k
    UINT64_C(4071620672), // VEXTq16
1310
697k
    UINT64_C(4071620672), // VEXTq32
1311
697k
    UINT64_C(4071620672), // VEXTq64
1312
697k
    UINT64_C(4071620672), // VEXTq8
1313
697k
    UINT64_C(245369600),  // VFMAD
1314
697k
    UINT64_C(245369088),  // VFMAH
1315
697k
    UINT64_C(245369344),  // VFMAS
1316
697k
    UINT64_C(4060089360), // VFMAfd
1317
697k
    UINT64_C(4060089424), // VFMAfq
1318
697k
    UINT64_C(4061137936), // VFMAhd
1319
697k
    UINT64_C(4061138000), // VFMAhq
1320
697k
    UINT64_C(245369664),  // VFMSD
1321
697k
    UINT64_C(245369152),  // VFMSH
1322
697k
    UINT64_C(245369408),  // VFMSS
1323
697k
    UINT64_C(4062186512), // VFMSfd
1324
697k
    UINT64_C(4062186576), // VFMSfq
1325
697k
    UINT64_C(4063235088), // VFMShd
1326
697k
    UINT64_C(4063235152), // VFMShq
1327
697k
    UINT64_C(244321088),  // VFNMAD
1328
697k
    UINT64_C(244320576),  // VFNMAH
1329
697k
    UINT64_C(244320832),  // VFNMAS
1330
697k
    UINT64_C(244321024),  // VFNMSD
1331
697k
    UINT64_C(244320512),  // VFNMSH
1332
697k
    UINT64_C(244320768),  // VFNMSS
1333
697k
    UINT64_C(235932432),  // VGETLNi32
1334
697k
    UINT64_C(235932464),  // VGETLNs16
1335
697k
    UINT64_C(240126736),  // VGETLNs8
1336
697k
    UINT64_C(244321072),  // VGETLNu16
1337
697k
    UINT64_C(248515344),  // VGETLNu8
1338
697k
    UINT64_C(4060086336), // VHADDsv16i8
1339
697k
    UINT64_C(4062183424), // VHADDsv2i32
1340
697k
    UINT64_C(4061134848), // VHADDsv4i16
1341
697k
    UINT64_C(4062183488), // VHADDsv4i32
1342
697k
    UINT64_C(4061134912), // VHADDsv8i16
1343
697k
    UINT64_C(4060086272), // VHADDsv8i8
1344
697k
    UINT64_C(4076863552), // VHADDuv16i8
1345
697k
    UINT64_C(4078960640), // VHADDuv2i32
1346
697k
    UINT64_C(4077912064), // VHADDuv4i16
1347
697k
    UINT64_C(4078960704), // VHADDuv4i32
1348
697k
    UINT64_C(4077912128), // VHADDuv8i16
1349
697k
    UINT64_C(4076863488), // VHADDuv8i8
1350
697k
    UINT64_C(4060086848), // VHSUBsv16i8
1351
697k
    UINT64_C(4062183936), // VHSUBsv2i32
1352
697k
    UINT64_C(4061135360), // VHSUBsv4i16
1353
697k
    UINT64_C(4062184000), // VHSUBsv4i32
1354
697k
    UINT64_C(4061135424), // VHSUBsv8i16
1355
697k
    UINT64_C(4060086784), // VHSUBsv8i8
1356
697k
    UINT64_C(4076864064), // VHSUBuv16i8
1357
697k
    UINT64_C(4078961152), // VHSUBuv2i32
1358
697k
    UINT64_C(4077912576), // VHSUBuv4i16
1359
697k
    UINT64_C(4078961216), // VHSUBuv4i32
1360
697k
    UINT64_C(4077912640), // VHSUBuv8i16
1361
697k
    UINT64_C(4076864000), // VHSUBuv8i8
1362
697k
    UINT64_C(4272949952), // VINSH
1363
697k
    UINT64_C(247008192),  // VJCVT
1364
697k
    UINT64_C(4104129615), // VLD1DUPd16
1365
697k
    UINT64_C(4104129613), // VLD1DUPd16wb_fixed
1366
697k
    UINT64_C(4104129600), // VLD1DUPd16wb_register
1367
697k
    UINT64_C(4104129679), // VLD1DUPd32
1368
697k
    UINT64_C(4104129677), // VLD1DUPd32wb_fixed
1369
697k
    UINT64_C(4104129664), // VLD1DUPd32wb_register
1370
697k
    UINT64_C(4104129551), // VLD1DUPd8
1371
697k
    UINT64_C(4104129549), // VLD1DUPd8wb_fixed
1372
697k
    UINT64_C(4104129536), // VLD1DUPd8wb_register
1373
697k
    UINT64_C(4104129647), // VLD1DUPq16
1374
697k
    UINT64_C(4104129645), // VLD1DUPq16wb_fixed
1375
697k
    UINT64_C(4104129632), // VLD1DUPq16wb_register
1376
697k
    UINT64_C(4104129711), // VLD1DUPq32
1377
697k
    UINT64_C(4104129709), // VLD1DUPq32wb_fixed
1378
697k
    UINT64_C(4104129696), // VLD1DUPq32wb_register
1379
697k
    UINT64_C(4104129583), // VLD1DUPq8
1380
697k
    UINT64_C(4104129581), // VLD1DUPq8wb_fixed
1381
697k
    UINT64_C(4104129568), // VLD1DUPq8wb_register
1382
697k
    UINT64_C(4104127503), // VLD1LNd16
1383
697k
    UINT64_C(4104127488), // VLD1LNd16_UPD
1384
697k
    UINT64_C(4104128527), // VLD1LNd32
1385
697k
    UINT64_C(4104128512), // VLD1LNd32_UPD
1386
697k
    UINT64_C(4104126479), // VLD1LNd8
1387
697k
    UINT64_C(4104126464), // VLD1LNd8_UPD
1388
697k
    UINT64_C(0),  // VLD1LNq16Pseudo
1389
697k
    UINT64_C(0),  // VLD1LNq16Pseudo_UPD
1390
697k
    UINT64_C(0),  // VLD1LNq32Pseudo
1391
697k
    UINT64_C(0),  // VLD1LNq32Pseudo_UPD
1392
697k
    UINT64_C(0),  // VLD1LNq8Pseudo
1393
697k
    UINT64_C(0),  // VLD1LNq8Pseudo_UPD
1394
697k
    UINT64_C(4095739727), // VLD1d16
1395
697k
    UINT64_C(4095738447), // VLD1d16Q
1396
697k
    UINT64_C(0),  // VLD1d16QPseudo
1397
697k
    UINT64_C(4095738445), // VLD1d16Qwb_fixed
1398
697k
    UINT64_C(4095738432), // VLD1d16Qwb_register
1399
697k
    UINT64_C(4095739471), // VLD1d16T
1400
697k
    UINT64_C(0),  // VLD1d16TPseudo
1401
697k
    UINT64_C(4095739469), // VLD1d16Twb_fixed
1402
697k
    UINT64_C(4095739456), // VLD1d16Twb_register
1403
697k
    UINT64_C(4095739725), // VLD1d16wb_fixed
1404
697k
    UINT64_C(4095739712), // VLD1d16wb_register
1405
697k
    UINT64_C(4095739791), // VLD1d32
1406
697k
    UINT64_C(4095738511), // VLD1d32Q
1407
697k
    UINT64_C(0),  // VLD1d32QPseudo
1408
697k
    UINT64_C(4095738509), // VLD1d32Qwb_fixed
1409
697k
    UINT64_C(4095738496), // VLD1d32Qwb_register
1410
697k
    UINT64_C(4095739535), // VLD1d32T
1411
697k
    UINT64_C(0),  // VLD1d32TPseudo
1412
697k
    UINT64_C(4095739533), // VLD1d32Twb_fixed
1413
697k
    UINT64_C(4095739520), // VLD1d32Twb_register
1414
697k
    UINT64_C(4095739789), // VLD1d32wb_fixed
1415
697k
    UINT64_C(4095739776), // VLD1d32wb_register
1416
697k
    UINT64_C(4095739855), // VLD1d64
1417
697k
    UINT64_C(4095738575), // VLD1d64Q
1418
697k
    UINT64_C(0),  // VLD1d64QPseudo
1419
697k
    UINT64_C(0),  // VLD1d64QPseudoWB_fixed
1420
697k
    UINT64_C(0),  // VLD1d64QPseudoWB_register
1421
697k
    UINT64_C(4095738573), // VLD1d64Qwb_fixed
1422
697k
    UINT64_C(4095738560), // VLD1d64Qwb_register
1423
697k
    UINT64_C(4095739599), // VLD1d64T
1424
697k
    UINT64_C(0),  // VLD1d64TPseudo
1425
697k
    UINT64_C(0),  // VLD1d64TPseudoWB_fixed
1426
697k
    UINT64_C(0),  // VLD1d64TPseudoWB_register
1427
697k
    UINT64_C(4095739597), // VLD1d64Twb_fixed
1428
697k
    UINT64_C(4095739584), // VLD1d64Twb_register
1429
697k
    UINT64_C(4095739853), // VLD1d64wb_fixed
1430
697k
    UINT64_C(4095739840), // VLD1d64wb_register
1431
697k
    UINT64_C(4095739663), // VLD1d8
1432
697k
    UINT64_C(4095738383), // VLD1d8Q
1433
697k
    UINT64_C(0),  // VLD1d8QPseudo
1434
697k
    UINT64_C(4095738381), // VLD1d8Qwb_fixed
1435
697k
    UINT64_C(4095738368), // VLD1d8Qwb_register
1436
697k
    UINT64_C(4095739407), // VLD1d8T
1437
697k
    UINT64_C(0),  // VLD1d8TPseudo
1438
697k
    UINT64_C(4095739405), // VLD1d8Twb_fixed
1439
697k
    UINT64_C(4095739392), // VLD1d8Twb_register
1440
697k
    UINT64_C(4095739661), // VLD1d8wb_fixed
1441
697k
    UINT64_C(4095739648), // VLD1d8wb_register
1442
697k
    UINT64_C(4095740495), // VLD1q16
1443
697k
    UINT64_C(0),  // VLD1q16HighQPseudo
1444
697k
    UINT64_C(0),  // VLD1q16HighTPseudo
1445
697k
    UINT64_C(0),  // VLD1q16LowQPseudo_UPD
1446
697k
    UINT64_C(0),  // VLD1q16LowTPseudo_UPD
1447
697k
    UINT64_C(4095740493), // VLD1q16wb_fixed
1448
697k
    UINT64_C(4095740480), // VLD1q16wb_register
1449
697k
    UINT64_C(4095740559), // VLD1q32
1450
697k
    UINT64_C(0),  // VLD1q32HighQPseudo
1451
697k
    UINT64_C(0),  // VLD1q32HighTPseudo
1452
697k
    UINT64_C(0),  // VLD1q32LowQPseudo_UPD
1453
697k
    UINT64_C(0),  // VLD1q32LowTPseudo_UPD
1454
697k
    UINT64_C(4095740557), // VLD1q32wb_fixed
1455
697k
    UINT64_C(4095740544), // VLD1q32wb_register
1456
697k
    UINT64_C(4095740623), // VLD1q64
1457
697k
    UINT64_C(0),  // VLD1q64HighQPseudo
1458
697k
    UINT64_C(0),  // VLD1q64HighTPseudo
1459
697k
    UINT64_C(0),  // VLD1q64LowQPseudo_UPD
1460
697k
    UINT64_C(0),  // VLD1q64LowTPseudo_UPD
1461
697k
    UINT64_C(4095740621), // VLD1q64wb_fixed
1462
697k
    UINT64_C(4095740608), // VLD1q64wb_register
1463
697k
    UINT64_C(4095740431), // VLD1q8
1464
697k
    UINT64_C(0),  // VLD1q8HighQPseudo
1465
697k
    UINT64_C(0),  // VLD1q8HighTPseudo
1466
697k
    UINT64_C(0),  // VLD1q8LowQPseudo_UPD
1467
697k
    UINT64_C(0),  // VLD1q8LowTPseudo_UPD
1468
697k
    UINT64_C(4095740429), // VLD1q8wb_fixed
1469
697k
    UINT64_C(4095740416), // VLD1q8wb_register
1470
697k
    UINT64_C(4104129871), // VLD2DUPd16
1471
697k
    UINT64_C(4104129869), // VLD2DUPd16wb_fixed
1472
697k
    UINT64_C(4104129856), // VLD2DUPd16wb_register
1473
697k
    UINT64_C(4104129903), // VLD2DUPd16x2
1474
697k
    UINT64_C(4104129901), // VLD2DUPd16x2wb_fixed
1475
697k
    UINT64_C(4104129888), // VLD2DUPd16x2wb_register
1476
697k
    UINT64_C(4104129935), // VLD2DUPd32
1477
697k
    UINT64_C(4104129933), // VLD2DUPd32wb_fixed
1478
697k
    UINT64_C(4104129920), // VLD2DUPd32wb_register
1479
697k
    UINT64_C(4104129967), // VLD2DUPd32x2
1480
697k
    UINT64_C(4104129965), // VLD2DUPd32x2wb_fixed
1481
697k
    UINT64_C(4104129952), // VLD2DUPd32x2wb_register
1482
697k
    UINT64_C(4104129807), // VLD2DUPd8
1483
697k
    UINT64_C(4104129805), // VLD2DUPd8wb_fixed
1484
697k
    UINT64_C(4104129792), // VLD2DUPd8wb_register
1485
697k
    UINT64_C(4104129839), // VLD2DUPd8x2
1486
697k
    UINT64_C(4104129837), // VLD2DUPd8x2wb_fixed
1487
697k
    UINT64_C(4104129824), // VLD2DUPd8x2wb_register
1488
697k
    UINT64_C(0),  // VLD2DUPq16EvenPseudo
1489
697k
    UINT64_C(0),  // VLD2DUPq16OddPseudo
1490
697k
    UINT64_C(0),  // VLD2DUPq32EvenPseudo
1491
697k
    UINT64_C(0),  // VLD2DUPq32OddPseudo
1492
697k
    UINT64_C(0),  // VLD2DUPq8EvenPseudo
1493
697k
    UINT64_C(0),  // VLD2DUPq8OddPseudo
1494
697k
    UINT64_C(4104127759), // VLD2LNd16
1495
697k
    UINT64_C(0),  // VLD2LNd16Pseudo
1496
697k
    UINT64_C(0),  // VLD2LNd16Pseudo_UPD
1497
697k
    UINT64_C(4104127744), // VLD2LNd16_UPD
1498
697k
    UINT64_C(4104128783), // VLD2LNd32
1499
697k
    UINT64_C(0),  // VLD2LNd32Pseudo
1500
697k
    UINT64_C(0),  // VLD2LNd32Pseudo_UPD
1501
697k
    UINT64_C(4104128768), // VLD2LNd32_UPD
1502
697k
    UINT64_C(4104126735), // VLD2LNd8
1503
697k
    UINT64_C(0),  // VLD2LNd8Pseudo
1504
697k
    UINT64_C(0),  // VLD2LNd8Pseudo_UPD
1505
697k
    UINT64_C(4104126720), // VLD2LNd8_UPD
1506
697k
    UINT64_C(4104127791), // VLD2LNq16
1507
697k
    UINT64_C(0),  // VLD2LNq16Pseudo
1508
697k
    UINT64_C(0),  // VLD2LNq16Pseudo_UPD
1509
697k
    UINT64_C(4104127776), // VLD2LNq16_UPD
1510
697k
    UINT64_C(4104128847), // VLD2LNq32
1511
697k
    UINT64_C(0),  // VLD2LNq32Pseudo
1512
697k
    UINT64_C(0),  // VLD2LNq32Pseudo_UPD
1513
697k
    UINT64_C(4104128832), // VLD2LNq32_UPD
1514
697k
    UINT64_C(4095740239), // VLD2b16
1515
697k
    UINT64_C(4095740237), // VLD2b16wb_fixed
1516
697k
    UINT64_C(4095740224), // VLD2b16wb_register
1517
697k
    UINT64_C(4095740303), // VLD2b32
1518
697k
    UINT64_C(4095740301), // VLD2b32wb_fixed
1519
697k
    UINT64_C(4095740288), // VLD2b32wb_register
1520
697k
    UINT64_C(4095740175), // VLD2b8
1521
697k
    UINT64_C(4095740173), // VLD2b8wb_fixed
1522
697k
    UINT64_C(4095740160), // VLD2b8wb_register
1523
697k
    UINT64_C(4095739983), // VLD2d16
1524
697k
    UINT64_C(4095739981), // VLD2d16wb_fixed
1525
697k
    UINT64_C(4095739968), // VLD2d16wb_register
1526
697k
    UINT64_C(4095740047), // VLD2d32
1527
697k
    UINT64_C(4095740045), // VLD2d32wb_fixed
1528
697k
    UINT64_C(4095740032), // VLD2d32wb_register
1529
697k
    UINT64_C(4095739919), // VLD2d8
1530
697k
    UINT64_C(4095739917), // VLD2d8wb_fixed
1531
697k
    UINT64_C(4095739904), // VLD2d8wb_register
1532
697k
    UINT64_C(4095738703), // VLD2q16
1533
697k
    UINT64_C(0),  // VLD2q16Pseudo
1534
697k
    UINT64_C(0),  // VLD2q16PseudoWB_fixed
1535
697k
    UINT64_C(0),  // VLD2q16PseudoWB_register
1536
697k
    UINT64_C(4095738701), // VLD2q16wb_fixed
1537
697k
    UINT64_C(4095738688), // VLD2q16wb_register
1538
697k
    UINT64_C(4095738767), // VLD2q32
1539
697k
    UINT64_C(0),  // VLD2q32Pseudo
1540
697k
    UINT64_C(0),  // VLD2q32PseudoWB_fixed
1541
697k
    UINT64_C(0),  // VLD2q32PseudoWB_register
1542
697k
    UINT64_C(4095738765), // VLD2q32wb_fixed
1543
697k
    UINT64_C(4095738752), // VLD2q32wb_register
1544
697k
    UINT64_C(4095738639), // VLD2q8
1545
697k
    UINT64_C(0),  // VLD2q8Pseudo
1546
697k
    UINT64_C(0),  // VLD2q8PseudoWB_fixed
1547
697k
    UINT64_C(0),  // VLD2q8PseudoWB_register
1548
697k
    UINT64_C(4095738637), // VLD2q8wb_fixed
1549
697k
    UINT64_C(4095738624), // VLD2q8wb_register
1550
697k
    UINT64_C(4104130127), // VLD3DUPd16
1551
697k
    UINT64_C(0),  // VLD3DUPd16Pseudo
1552
697k
    UINT64_C(0),  // VLD3DUPd16Pseudo_UPD
1553
697k
    UINT64_C(4104130112), // VLD3DUPd16_UPD
1554
697k
    UINT64_C(4104130191), // VLD3DUPd32
1555
697k
    UINT64_C(0),  // VLD3DUPd32Pseudo
1556
697k
    UINT64_C(0),  // VLD3DUPd32Pseudo_UPD
1557
697k
    UINT64_C(4104130176), // VLD3DUPd32_UPD
1558
697k
    UINT64_C(4104130063), // VLD3DUPd8
1559
697k
    UINT64_C(0),  // VLD3DUPd8Pseudo
1560
697k
    UINT64_C(0),  // VLD3DUPd8Pseudo_UPD
1561
697k
    UINT64_C(4104130048), // VLD3DUPd8_UPD
1562
697k
    UINT64_C(4104130159), // VLD3DUPq16
1563
697k
    UINT64_C(0),  // VLD3DUPq16EvenPseudo
1564
697k
    UINT64_C(0),  // VLD3DUPq16OddPseudo
1565
697k
    UINT64_C(4104130144), // VLD3DUPq16_UPD
1566
697k
    UINT64_C(4104130223), // VLD3DUPq32
1567
697k
    UINT64_C(0),  // VLD3DUPq32EvenPseudo
1568
697k
    UINT64_C(0),  // VLD3DUPq32OddPseudo
1569
697k
    UINT64_C(4104130208), // VLD3DUPq32_UPD
1570
697k
    UINT64_C(4104130095), // VLD3DUPq8
1571
697k
    UINT64_C(0),  // VLD3DUPq8EvenPseudo
1572
697k
    UINT64_C(0),  // VLD3DUPq8OddPseudo
1573
697k
    UINT64_C(4104130080), // VLD3DUPq8_UPD
1574
697k
    UINT64_C(4104128015), // VLD3LNd16
1575
697k
    UINT64_C(0),  // VLD3LNd16Pseudo
1576
697k
    UINT64_C(0),  // VLD3LNd16Pseudo_UPD
1577
697k
    UINT64_C(4104128000), // VLD3LNd16_UPD
1578
697k
    UINT64_C(4104129039), // VLD3LNd32
1579
697k
    UINT64_C(0),  // VLD3LNd32Pseudo
1580
697k
    UINT64_C(0),  // VLD3LNd32Pseudo_UPD
1581
697k
    UINT64_C(4104129024), // VLD3LNd32_UPD
1582
697k
    UINT64_C(4104126991), // VLD3LNd8
1583
697k
    UINT64_C(0),  // VLD3LNd8Pseudo
1584
697k
    UINT64_C(0),  // VLD3LNd8Pseudo_UPD
1585
697k
    UINT64_C(4104126976), // VLD3LNd8_UPD
1586
697k
    UINT64_C(4104128047), // VLD3LNq16
1587
697k
    UINT64_C(0),  // VLD3LNq16Pseudo
1588
697k
    UINT64_C(0),  // VLD3LNq16Pseudo_UPD
1589
697k
    UINT64_C(4104128032), // VLD3LNq16_UPD
1590
697k
    UINT64_C(4104129103), // VLD3LNq32
1591
697k
    UINT64_C(0),  // VLD3LNq32Pseudo
1592
697k
    UINT64_C(0),  // VLD3LNq32Pseudo_UPD
1593
697k
    UINT64_C(4104129088), // VLD3LNq32_UPD
1594
697k
    UINT64_C(4095738959), // VLD3d16
1595
697k
    UINT64_C(0),  // VLD3d16Pseudo
1596
697k
    UINT64_C(0),  // VLD3d16Pseudo_UPD
1597
697k
    UINT64_C(4095738944), // VLD3d16_UPD
1598
697k
    UINT64_C(4095739023), // VLD3d32
1599
697k
    UINT64_C(0),  // VLD3d32Pseudo
1600
697k
    UINT64_C(0),  // VLD3d32Pseudo_UPD
1601
697k
    UINT64_C(4095739008), // VLD3d32_UPD
1602
697k
    UINT64_C(4095738895), // VLD3d8
1603
697k
    UINT64_C(0),  // VLD3d8Pseudo
1604
697k
    UINT64_C(0),  // VLD3d8Pseudo_UPD
1605
697k
    UINT64_C(4095738880), // VLD3d8_UPD
1606
697k
    UINT64_C(4095739215), // VLD3q16
1607
697k
    UINT64_C(0),  // VLD3q16Pseudo_UPD
1608
697k
    UINT64_C(4095739200), // VLD3q16_UPD
1609
697k
    UINT64_C(0),  // VLD3q16oddPseudo
1610
697k
    UINT64_C(0),  // VLD3q16oddPseudo_UPD
1611
697k
    UINT64_C(4095739279), // VLD3q32
1612
697k
    UINT64_C(0),  // VLD3q32Pseudo_UPD
1613
697k
    UINT64_C(4095739264), // VLD3q32_UPD
1614
697k
    UINT64_C(0),  // VLD3q32oddPseudo
1615
697k
    UINT64_C(0),  // VLD3q32oddPseudo_UPD
1616
697k
    UINT64_C(4095739151), // VLD3q8
1617
697k
    UINT64_C(0),  // VLD3q8Pseudo_UPD
1618
697k
    UINT64_C(4095739136), // VLD3q8_UPD
1619
697k
    UINT64_C(0),  // VLD3q8oddPseudo
1620
697k
    UINT64_C(0),  // VLD3q8oddPseudo_UPD
1621
697k
    UINT64_C(4104130383), // VLD4DUPd16
1622
697k
    UINT64_C(0),  // VLD4DUPd16Pseudo
1623
697k
    UINT64_C(0),  // VLD4DUPd16Pseudo_UPD
1624
697k
    UINT64_C(4104130368), // VLD4DUPd16_UPD
1625
697k
    UINT64_C(4104130447), // VLD4DUPd32
1626
697k
    UINT64_C(0),  // VLD4DUPd32Pseudo
1627
697k
    UINT64_C(0),  // VLD4DUPd32Pseudo_UPD
1628
697k
    UINT64_C(4104130432), // VLD4DUPd32_UPD
1629
697k
    UINT64_C(4104130319), // VLD4DUPd8
1630
697k
    UINT64_C(0),  // VLD4DUPd8Pseudo
1631
697k
    UINT64_C(0),  // VLD4DUPd8Pseudo_UPD
1632
697k
    UINT64_C(4104130304), // VLD4DUPd8_UPD
1633
697k
    UINT64_C(4104130415), // VLD4DUPq16
1634
697k
    UINT64_C(0),  // VLD4DUPq16EvenPseudo
1635
697k
    UINT64_C(0),  // VLD4DUPq16OddPseudo
1636
697k
    UINT64_C(4104130400), // VLD4DUPq16_UPD
1637
697k
    UINT64_C(4104130479), // VLD4DUPq32
1638
697k
    UINT64_C(0),  // VLD4DUPq32EvenPseudo
1639
697k
    UINT64_C(0),  // VLD4DUPq32OddPseudo
1640
697k
    UINT64_C(4104130464), // VLD4DUPq32_UPD
1641
697k
    UINT64_C(4104130351), // VLD4DUPq8
1642
697k
    UINT64_C(0),  // VLD4DUPq8EvenPseudo
1643
697k
    UINT64_C(0),  // VLD4DUPq8OddPseudo
1644
697k
    UINT64_C(4104130336), // VLD4DUPq8_UPD
1645
697k
    UINT64_C(4104128271), // VLD4LNd16
1646
697k
    UINT64_C(0),  // VLD4LNd16Pseudo
1647
697k
    UINT64_C(0),  // VLD4LNd16Pseudo_UPD
1648
697k
    UINT64_C(4104128256), // VLD4LNd16_UPD
1649
697k
    UINT64_C(4104129295), // VLD4LNd32
1650
697k
    UINT64_C(0),  // VLD4LNd32Pseudo
1651
697k
    UINT64_C(0),  // VLD4LNd32Pseudo_UPD
1652
697k
    UINT64_C(4104129280), // VLD4LNd32_UPD
1653
697k
    UINT64_C(4104127247), // VLD4LNd8
1654
697k
    UINT64_C(0),  // VLD4LNd8Pseudo
1655
697k
    UINT64_C(0),  // VLD4LNd8Pseudo_UPD
1656
697k
    UINT64_C(4104127232), // VLD4LNd8_UPD
1657
697k
    UINT64_C(4104128303), // VLD4LNq16
1658
697k
    UINT64_C(0),  // VLD4LNq16Pseudo
1659
697k
    UINT64_C(0),  // VLD4LNq16Pseudo_UPD
1660
697k
    UINT64_C(4104128288), // VLD4LNq16_UPD
1661
697k
    UINT64_C(4104129359), // VLD4LNq32
1662
697k
    UINT64_C(0),  // VLD4LNq32Pseudo
1663
697k
    UINT64_C(0),  // VLD4LNq32Pseudo_UPD
1664
697k
    UINT64_C(4104129344), // VLD4LNq32_UPD
1665
697k
    UINT64_C(4095737935), // VLD4d16
1666
697k
    UINT64_C(0),  // VLD4d16Pseudo
1667
697k
    UINT64_C(0),  // VLD4d16Pseudo_UPD
1668
697k
    UINT64_C(4095737920), // VLD4d16_UPD
1669
697k
    UINT64_C(4095737999), // VLD4d32
1670
697k
    UINT64_C(0),  // VLD4d32Pseudo
1671
697k
    UINT64_C(0),  // VLD4d32Pseudo_UPD
1672
697k
    UINT64_C(4095737984), // VLD4d32_UPD
1673
697k
    UINT64_C(4095737871), // VLD4d8
1674
697k
    UINT64_C(0),  // VLD4d8Pseudo
1675
697k
    UINT64_C(0),  // VLD4d8Pseudo_UPD
1676
697k
    UINT64_C(4095737856), // VLD4d8_UPD
1677
697k
    UINT64_C(4095738191), // VLD4q16
1678
697k
    UINT64_C(0),  // VLD4q16Pseudo_UPD
1679
697k
    UINT64_C(4095738176), // VLD4q16_UPD
1680
697k
    UINT64_C(0),  // VLD4q16oddPseudo
1681
697k
    UINT64_C(0),  // VLD4q16oddPseudo_UPD
1682
697k
    UINT64_C(4095738255), // VLD4q32
1683
697k
    UINT64_C(0),  // VLD4q32Pseudo_UPD
1684
697k
    UINT64_C(4095738240), // VLD4q32_UPD
1685
697k
    UINT64_C(0),  // VLD4q32oddPseudo
1686
697k
    UINT64_C(0),  // VLD4q32oddPseudo_UPD
1687
697k
    UINT64_C(4095738127), // VLD4q8
1688
697k
    UINT64_C(0),  // VLD4q8Pseudo_UPD
1689
697k
    UINT64_C(4095738112), // VLD4q8_UPD
1690
697k
    UINT64_C(0),  // VLD4q8oddPseudo
1691
697k
    UINT64_C(0),  // VLD4q8oddPseudo_UPD
1692
697k
    UINT64_C(221252352),  // VLDMDDB_UPD
1693
697k
    UINT64_C(210766592),  // VLDMDIA
1694
697k
    UINT64_C(212863744),  // VLDMDIA_UPD
1695
697k
    UINT64_C(0),  // VLDMQIA
1696
697k
    UINT64_C(221252096),  // VLDMSDB_UPD
1697
697k
    UINT64_C(210766336),  // VLDMSIA
1698
697k
    UINT64_C(212863488),  // VLDMSIA_UPD
1699
697k
    UINT64_C(219155200),  // VLDRD
1700
697k
    UINT64_C(219154688),  // VLDRH
1701
697k
    UINT64_C(219154944),  // VLDRS
1702
697k
    UINT64_C(204474880),  // VLLDM
1703
697k
    UINT64_C(203426304),  // VLSTM
1704
697k
    UINT64_C(4269804288), // VMAXNMD
1705
697k
    UINT64_C(4269803776), // VMAXNMH
1706
697k
    UINT64_C(4076867344), // VMAXNMNDf
1707
697k
    UINT64_C(4077915920), // VMAXNMNDh
1708
697k
    UINT64_C(4076867408), // VMAXNMNQf
1709
697k
    UINT64_C(4077915984), // VMAXNMNQh
1710
697k
    UINT64_C(4269804032), // VMAXNMS
1711
697k
    UINT64_C(4060090112), // VMAXfd
1712
697k
    UINT64_C(4060090176), // VMAXfq
1713
697k
    UINT64_C(4061138688), // VMAXhd
1714
697k
    UINT64_C(4061138752), // VMAXhq
1715
697k
    UINT64_C(4060087872), // VMAXsv16i8
1716
697k
    UINT64_C(4062184960), // VMAXsv2i32
1717
697k
    UINT64_C(4061136384), // VMAXsv4i16
1718
697k
    UINT64_C(4062185024), // VMAXsv4i32
1719
697k
    UINT64_C(4061136448), // VMAXsv8i16
1720
697k
    UINT64_C(4060087808), // VMAXsv8i8
1721
697k
    UINT64_C(4076865088), // VMAXuv16i8
1722
697k
    UINT64_C(4078962176), // VMAXuv2i32
1723
697k
    UINT64_C(4077913600), // VMAXuv4i16
1724
697k
    UINT64_C(4078962240), // VMAXuv4i32
1725
697k
    UINT64_C(4077913664), // VMAXuv8i16
1726
697k
    UINT64_C(4076865024), // VMAXuv8i8
1727
697k
    UINT64_C(4269804352), // VMINNMD
1728
697k
    UINT64_C(4269803840), // VMINNMH
1729
697k
    UINT64_C(4078964496), // VMINNMNDf
1730
697k
    UINT64_C(4080013072), // VMINNMNDh
1731
697k
    UINT64_C(4078964560), // VMINNMNQf
1732
697k
    UINT64_C(4080013136), // VMINNMNQh
1733
697k
    UINT64_C(4269804096), // VMINNMS
1734
697k
    UINT64_C(4062187264), // VMINfd
1735
697k
    UINT64_C(4062187328), // VMINfq
1736
697k
    UINT64_C(4063235840), // VMINhd
1737
697k
    UINT64_C(4063235904), // VMINhq
1738
697k
    UINT64_C(4060087888), // VMINsv16i8
1739
697k
    UINT64_C(4062184976), // VMINsv2i32
1740
697k
    UINT64_C(4061136400), // VMINsv4i16
1741
697k
    UINT64_C(4062185040), // VMINsv4i32
1742
697k
    UINT64_C(4061136464), // VMINsv8i16
1743
697k
    UINT64_C(4060087824), // VMINsv8i8
1744
697k
    UINT64_C(4076865104), // VMINuv16i8
1745
697k
    UINT64_C(4078962192), // VMINuv2i32
1746
697k
    UINT64_C(4077913616), // VMINuv4i16
1747
697k
    UINT64_C(4078962256), // VMINuv4i32
1748
697k
    UINT64_C(4077913680), // VMINuv8i16
1749
697k
    UINT64_C(4076865040), // VMINuv8i8
1750
697k
    UINT64_C(234883840),  // VMLAD
1751
697k
    UINT64_C(234883328),  // VMLAH
1752
697k
    UINT64_C(4070572608), // VMLALslsv2i32
1753
697k
    UINT64_C(4069524032), // VMLALslsv4i16
1754
697k
    UINT64_C(4087349824), // VMLALsluv2i32
1755
697k
    UINT64_C(4086301248), // VMLALsluv4i16
1756
697k
    UINT64_C(4070574080), // VMLALsv2i64
1757
697k
    UINT64_C(4069525504), // VMLALsv4i32
1758
697k
    UINT64_C(4068476928), // VMLALsv8i16
1759
697k
    UINT64_C(4087351296), // VMLALuv2i64
1760
697k
    UINT64_C(4086302720), // VMLALuv4i32
1761
697k
    UINT64_C(4085254144), // VMLALuv8i16
1762
697k
    UINT64_C(234883584),  // VMLAS
1763
697k
    UINT64_C(4060089616), // VMLAfd
1764
697k
    UINT64_C(4060089680), // VMLAfq
1765
697k
    UINT64_C(4061138192), // VMLAhd
1766
697k
    UINT64_C(4061138256), // VMLAhq
1767
697k
    UINT64_C(4070572352), // VMLAslfd
1768
697k
    UINT64_C(4087349568), // VMLAslfq
1769
697k
    UINT64_C(4069523776), // VMLAslhd
1770
697k
    UINT64_C(4086300992), // VMLAslhq
1771
697k
    UINT64_C(4070572096), // VMLAslv2i32
1772
697k
    UINT64_C(4069523520), // VMLAslv4i16
1773
697k
    UINT64_C(4087349312), // VMLAslv4i32
1774
697k
    UINT64_C(4086300736), // VMLAslv8i16
1775
697k
    UINT64_C(4060088640), // VMLAv16i8
1776
697k
    UINT64_C(4062185728), // VMLAv2i32
1777
697k
    UINT64_C(4061137152), // VMLAv4i16
1778
697k
    UINT64_C(4062185792), // VMLAv4i32
1779
697k
    UINT64_C(4061137216), // VMLAv8i16
1780
697k
    UINT64_C(4060088576), // VMLAv8i8
1781
697k
    UINT64_C(234883904),  // VMLSD
1782
697k
    UINT64_C(234883392),  // VMLSH
1783
697k
    UINT64_C(4070573632), // VMLSLslsv2i32
1784
697k
    UINT64_C(4069525056), // VMLSLslsv4i16
1785
697k
    UINT64_C(4087350848), // VMLSLsluv2i32
1786
697k
    UINT64_C(4086302272), // VMLSLsluv4i16
1787
697k
    UINT64_C(4070574592), // VMLSLsv2i64
1788
697k
    UINT64_C(4069526016), // VMLSLsv4i32
1789
697k
    UINT64_C(4068477440), // VMLSLsv8i16
1790
697k
    UINT64_C(4087351808), // VMLSLuv2i64
1791
697k
    UINT64_C(4086303232), // VMLSLuv4i32
1792
697k
    UINT64_C(4085254656), // VMLSLuv8i16
1793
697k
    UINT64_C(234883648),  // VMLSS
1794
697k
    UINT64_C(4062186768), // VMLSfd
1795
697k
    UINT64_C(4062186832), // VMLSfq
1796
697k
    UINT64_C(4063235344), // VMLShd
1797
697k
    UINT64_C(4063235408), // VMLShq
1798
697k
    UINT64_C(4070573376), // VMLSslfd
1799
697k
    UINT64_C(4087350592), // VMLSslfq
1800
697k
    UINT64_C(4069524800), // VMLSslhd
1801
697k
    UINT64_C(4086302016), // VMLSslhq
1802
697k
    UINT64_C(4070573120), // VMLSslv2i32
1803
697k
    UINT64_C(4069524544), // VMLSslv4i16
1804
697k
    UINT64_C(4087350336), // VMLSslv4i32
1805
697k
    UINT64_C(4086301760), // VMLSslv8i16
1806
697k
    UINT64_C(4076865856), // VMLSv16i8
1807
697k
    UINT64_C(4078962944), // VMLSv2i32
1808
697k
    UINT64_C(4077914368), // VMLSv4i16
1809
697k
    UINT64_C(4078963008), // VMLSv4i32
1810
697k
    UINT64_C(4077914432), // VMLSv8i16
1811
697k
    UINT64_C(4076865792), // VMLSv8i8
1812
697k
    UINT64_C(246418240),  // VMOVD
1813
697k
    UINT64_C(205523728),  // VMOVDRR
1814
697k
    UINT64_C(4272949824), // VMOVH
1815
697k
    UINT64_C(234883344),  // VMOVHR
1816
697k
    UINT64_C(4070574608), // VMOVLsv2i64
1817
697k
    UINT64_C(4069526032), // VMOVLsv4i32
1818
697k
    UINT64_C(4069001744), // VMOVLsv8i16
1819
697k
    UINT64_C(4087351824), // VMOVLuv2i64
1820
697k
    UINT64_C(4086303248), // VMOVLuv4i32
1821
697k
    UINT64_C(4085778960), // VMOVLuv8i16
1822
697k
    UINT64_C(4089053696), // VMOVNv2i32
1823
697k
    UINT64_C(4088791552), // VMOVNv4i16
1824
697k
    UINT64_C(4088529408), // VMOVNv8i8
1825
697k
    UINT64_C(235931920),  // VMOVRH
1826
697k
    UINT64_C(206572304),  // VMOVRRD
1827
697k
    UINT64_C(206572048),  // VMOVRRS
1828
697k
    UINT64_C(235932176),  // VMOVRS
1829
697k
    UINT64_C(246417984),  // VMOVS
1830
697k
    UINT64_C(234883600),  // VMOVSR
1831
697k
    UINT64_C(205523472),  // VMOVSRR
1832
697k
    UINT64_C(4068478544), // VMOVv16i8
1833
697k
    UINT64_C(4068478512), // VMOVv1i64
1834
697k
    UINT64_C(4068478736), // VMOVv2f32
1835
697k
    UINT64_C(4068474896), // VMOVv2i32
1836
697k
    UINT64_C(4068478576), // VMOVv2i64
1837
697k
    UINT64_C(4068478800), // VMOVv4f32
1838
697k
    UINT64_C(4068476944), // VMOVv4i16
1839
697k
    UINT64_C(4068474960), // VMOVv4i32
1840
697k
    UINT64_C(4068477008), // VMOVv8i16
1841
697k
    UINT64_C(4068478480), // VMOVv8i8
1842
697k
    UINT64_C(250677776),  // VMRS
1843
697k
    UINT64_C(251136528),  // VMRS_FPEXC
1844
697k
    UINT64_C(251202064),  // VMRS_FPINST
1845
697k
    UINT64_C(251267600),  // VMRS_FPINST2
1846
697k
    UINT64_C(250612240),  // VMRS_FPSID
1847
697k
    UINT64_C(251070992),  // VMRS_MVFR0
1848
697k
    UINT64_C(251005456),  // VMRS_MVFR1
1849
697k
    UINT64_C(250939920),  // VMRS_MVFR2
1850
697k
    UINT64_C(249629200),  // VMSR
1851
697k
    UINT64_C(250087952),  // VMSR_FPEXC
1852
697k
    UINT64_C(250153488),  // VMSR_FPINST
1853
697k
    UINT64_C(250219024),  // VMSR_FPINST2
1854
697k
    UINT64_C(249563664),  // VMSR_FPSID
1855
697k
    UINT64_C(236980992),  // VMULD
1856
697k
    UINT64_C(236980480),  // VMULH
1857
697k
    UINT64_C(4070575616), // VMULLp64
1858
697k
    UINT64_C(4068478464), // VMULLp8
1859
697k
    UINT64_C(4070574656), // VMULLslsv2i32
1860
697k
    UINT64_C(4069526080), // VMULLslsv4i16
1861
697k
    UINT64_C(4087351872), // VMULLsluv2i32
1862
697k
    UINT64_C(4086303296), // VMULLsluv4i16
1863
697k
    UINT64_C(4070575104), // VMULLsv2i64
1864
697k
    UINT64_C(4069526528), // VMULLsv4i32
1865
697k
    UINT64_C(4068477952), // VMULLsv8i16
1866
697k
    UINT64_C(4087352320), // VMULLuv2i64
1867
697k
    UINT64_C(4086303744), // VMULLuv4i32
1868
697k
    UINT64_C(4085255168), // VMULLuv8i16
1869
697k
    UINT64_C(236980736),  // VMULS
1870
697k
    UINT64_C(4076866832), // VMULfd
1871
697k
    UINT64_C(4076866896), // VMULfq
1872
697k
    UINT64_C(4077915408), // VMULhd
1873
697k
    UINT64_C(4077915472), // VMULhq
1874
697k
    UINT64_C(4076865808), // VMULpd
1875
697k
    UINT64_C(4076865872), // VMULpq
1876
697k
    UINT64_C(4070574400), // VMULslfd
1877
697k
    UINT64_C(4087351616), // VMULslfq
1878
697k
    UINT64_C(4069525824), // VMULslhd
1879
697k
    UINT64_C(4086303040), // VMULslhq
1880
697k
    UINT64_C(4070574144), // VMULslv2i32
1881
697k
    UINT64_C(4069525568), // VMULslv4i16
1882
697k
    UINT64_C(4087351360), // VMULslv4i32
1883
697k
    UINT64_C(4086302784), // VMULslv8i16
1884
697k
    UINT64_C(4060088656), // VMULv16i8
1885
697k
    UINT64_C(4062185744), // VMULv2i32
1886
697k
    UINT64_C(4061137168), // VMULv4i16
1887
697k
    UINT64_C(4062185808), // VMULv4i32
1888
697k
    UINT64_C(4061137232), // VMULv8i16
1889
697k
    UINT64_C(4060088592), // VMULv8i8
1890
697k
    UINT64_C(4088399232), // VMVNd
1891
697k
    UINT64_C(4088399296), // VMVNq
1892
697k
    UINT64_C(4068474928), // VMVNv2i32
1893
697k
    UINT64_C(4068476976), // VMVNv4i16
1894
697k
    UINT64_C(4068474992), // VMVNv4i32
1895
697k
    UINT64_C(4068477040), // VMVNv8i16
1896
697k
    UINT64_C(246483776),  // VNEGD
1897
697k
    UINT64_C(246483264),  // VNEGH
1898
697k
    UINT64_C(246483520),  // VNEGS
1899
697k
    UINT64_C(4088989632), // VNEGf32q
1900
697k
    UINT64_C(4088989568), // VNEGfd
1901
697k
    UINT64_C(4088727424), // VNEGhd
1902
697k
    UINT64_C(4088727488), // VNEGhq
1903
697k
    UINT64_C(4088726400), // VNEGs16d
1904
697k
    UINT64_C(4088726464), // VNEGs16q
1905
697k
    UINT64_C(4088988544), // VNEGs32d
1906
697k
    UINT64_C(4088988608), // VNEGs32q
1907
697k
    UINT64_C(4088464256), // VNEGs8d
1908
697k
    UINT64_C(4088464320), // VNEGs8q
1909
697k
    UINT64_C(235932480),  // VNMLAD
1910
697k
    UINT64_C(235931968),  // VNMLAH
1911
697k
    UINT64_C(235932224),  // VNMLAS
1912
697k
    UINT64_C(235932416),  // VNMLSD
1913
697k
    UINT64_C(235931904),  // VNMLSH
1914
697k
    UINT64_C(235932160),  // VNMLSS
1915
697k
    UINT64_C(236981056),  // VNMULD
1916
697k
    UINT64_C(236980544),  // VNMULH
1917
697k
    UINT64_C(236980800),  // VNMULS
1918
697k
    UINT64_C(4063232272), // VORNd
1919
697k
    UINT64_C(4063232336), // VORNq
1920
697k
    UINT64_C(4062183696), // VORRd
1921
697k
    UINT64_C(4068475152), // VORRiv2i32
1922
697k
    UINT64_C(4068477200), // VORRiv4i16
1923
697k
    UINT64_C(4068475216), // VORRiv4i32
1924
697k
    UINT64_C(4068477264), // VORRiv8i16
1925
697k
    UINT64_C(4062183760), // VORRq
1926
697k
    UINT64_C(4088399424), // VPADALsv16i8
1927
697k
    UINT64_C(4088923648), // VPADALsv2i32
1928
697k
    UINT64_C(4088661504), // VPADALsv4i16
1929
697k
    UINT64_C(4088923712), // VPADALsv4i32
1930
697k
    UINT64_C(4088661568), // VPADALsv8i16
1931
697k
    UINT64_C(4088399360), // VPADALsv8i8
1932
697k
    UINT64_C(4088399552), // VPADALuv16i8
1933
697k
    UINT64_C(4088923776), // VPADALuv2i32
1934
697k
    UINT64_C(4088661632), // VPADALuv4i16
1935
697k
    UINT64_C(4088923840), // VPADALuv4i32
1936
697k
    UINT64_C(4088661696), // VPADALuv8i16
1937
697k
    UINT64_C(4088399488), // VPADALuv8i8
1938
697k
    UINT64_C(4088398400), // VPADDLsv16i8
1939
697k
    UINT64_C(4088922624), // VPADDLsv2i32
1940
697k
    UINT64_C(4088660480), // VPADDLsv4i16
1941
697k
    UINT64_C(4088922688), // VPADDLsv4i32
1942
697k
    UINT64_C(4088660544), // VPADDLsv8i16
1943
697k
    UINT64_C(4088398336), // VPADDLsv8i8
1944
697k
    UINT64_C(4088398528), // VPADDLuv16i8
1945
697k
    UINT64_C(4088922752), // VPADDLuv2i32
1946
697k
    UINT64_C(4088660608), // VPADDLuv4i16
1947
697k
    UINT64_C(4088922816), // VPADDLuv4i32
1948
697k
    UINT64_C(4088660672), // VPADDLuv8i16
1949
697k
    UINT64_C(4088398464), // VPADDLuv8i8
1950
697k
    UINT64_C(4076866816), // VPADDf
1951
697k
    UINT64_C(4077915392), // VPADDh
1952
697k
    UINT64_C(4061137680), // VPADDi16
1953
697k
    UINT64_C(4062186256), // VPADDi32
1954
697k
    UINT64_C(4060089104), // VPADDi8
1955
697k
    UINT64_C(4076867328), // VPMAXf
1956
697k
    UINT64_C(4077915904), // VPMAXh
1957
697k
    UINT64_C(4061137408), // VPMAXs16
1958
697k
    UINT64_C(4062185984), // VPMAXs32
1959
697k
    UINT64_C(4060088832), // VPMAXs8
1960
697k
    UINT64_C(4077914624), // VPMAXu16
1961
697k
    UINT64_C(4078963200), // VPMAXu32
1962
697k
    UINT64_C(4076866048), // VPMAXu8
1963
697k
    UINT64_C(4078964480), // VPMINf
1964
697k
    UINT64_C(4080013056), // VPMINh
1965
697k
    UINT64_C(4061137424), // VPMINs16
1966
697k
    UINT64_C(4062186000), // VPMINs32
1967
697k
    UINT64_C(4060088848), // VPMINs8
1968
697k
    UINT64_C(4077914640), // VPMINu16
1969
697k
    UINT64_C(4078963216), // VPMINu32
1970
697k
    UINT64_C(4076866064), // VPMINu8
1971
697k
    UINT64_C(4088399680), // VQABSv16i8
1972
697k
    UINT64_C(4088923904), // VQABSv2i32
1973
697k
    UINT64_C(4088661760), // VQABSv4i16
1974
697k
    UINT64_C(4088923968), // VQABSv4i32
1975
697k
    UINT64_C(4088661824), // VQABSv8i16
1976
697k
    UINT64_C(4088399616), // VQABSv8i8
1977
697k
    UINT64_C(4060086352), // VQADDsv16i8
1978
697k
    UINT64_C(4063232016), // VQADDsv1i64
1979
697k
    UINT64_C(4062183440), // VQADDsv2i32
1980
697k
    UINT64_C(4063232080), // VQADDsv2i64
1981
697k
    UINT64_C(4061134864), // VQADDsv4i16
1982
697k
    UINT64_C(4062183504), // VQADDsv4i32
1983
697k
    UINT64_C(4061134928), // VQADDsv8i16
1984
697k
    UINT64_C(4060086288), // VQADDsv8i8
1985
697k
    UINT64_C(4076863568), // VQADDuv16i8
1986
697k
    UINT64_C(4080009232), // VQADDuv1i64
1987
697k
    UINT64_C(4078960656), // VQADDuv2i32
1988
697k
    UINT64_C(4080009296), // VQADDuv2i64
1989
697k
    UINT64_C(4077912080), // VQADDuv4i16
1990
697k
    UINT64_C(4078960720), // VQADDuv4i32
1991
697k
    UINT64_C(4077912144), // VQADDuv8i16
1992
697k
    UINT64_C(4076863504), // VQADDuv8i8
1993
697k
    UINT64_C(4070572864), // VQDMLALslv2i32
1994
697k
    UINT64_C(4069524288), // VQDMLALslv4i16
1995
697k
    UINT64_C(4070574336), // VQDMLALv2i64
1996
697k
    UINT64_C(4069525760), // VQDMLALv4i32
1997
697k
    UINT64_C(4070573888), // VQDMLSLslv2i32
1998
697k
    UINT64_C(4069525312), // VQDMLSLslv4i16
1999
697k
    UINT64_C(4070574848), // VQDMLSLv2i64
2000
697k
    UINT64_C(4069526272), // VQDMLSLv4i32
2001
697k
    UINT64_C(4070575168), // VQDMULHslv2i32
2002
697k
    UINT64_C(4069526592), // VQDMULHslv4i16
2003
697k
    UINT64_C(4087352384), // VQDMULHslv4i32
2004
697k
    UINT64_C(4086303808), // VQDMULHslv8i16
2005
697k
    UINT64_C(4062186240), // VQDMULHv2i32
2006
697k
    UINT64_C(4061137664), // VQDMULHv4i16
2007
697k
    UINT64_C(4062186304), // VQDMULHv4i32
2008
697k
    UINT64_C(4061137728), // VQDMULHv8i16
2009
697k
    UINT64_C(4070574912), // VQDMULLslv2i32
2010
697k
    UINT64_C(4069526336), // VQDMULLslv4i16
2011
697k
    UINT64_C(4070575360), // VQDMULLv2i64
2012
697k
    UINT64_C(4069526784), // VQDMULLv4i32
2013
697k
    UINT64_C(4089053760), // VQMOVNsuv2i32
2014
697k
    UINT64_C(4088791616), // VQMOVNsuv4i16
2015
697k
    UINT64_C(4088529472), // VQMOVNsuv8i8
2016
697k
    UINT64_C(4089053824), // VQMOVNsv2i32
2017
697k
    UINT64_C(4088791680), // VQMOVNsv4i16
2018
697k
    UINT64_C(4088529536), // VQMOVNsv8i8
2019
697k
    UINT64_C(4089053888), // VQMOVNuv2i32
2020
697k
    UINT64_C(4088791744), // VQMOVNuv4i16
2021
697k
    UINT64_C(4088529600), // VQMOVNuv8i8
2022
697k
    UINT64_C(4088399808), // VQNEGv16i8
2023
697k
    UINT64_C(4088924032), // VQNEGv2i32
2024
697k
    UINT64_C(4088661888), // VQNEGv4i16
2025
697k
    UINT64_C(4088924096), // VQNEGv4i32
2026
697k
    UINT64_C(4088661952), // VQNEGv8i16
2027
697k
    UINT64_C(4088399744), // VQNEGv8i8
2028
697k
    UINT64_C(4070575680), // VQRDMLAHslv2i32
2029
697k
    UINT64_C(4069527104), // VQRDMLAHslv4i16
2030
697k
    UINT64_C(4087352896), // VQRDMLAHslv4i32
2031
697k
    UINT64_C(4086304320), // VQRDMLAHslv8i16
2032
697k
    UINT64_C(4078963472), // VQRDMLAHv2i32
2033
697k
    UINT64_C(4077914896), // VQRDMLAHv4i16
2034
697k
    UINT64_C(4078963536), // VQRDMLAHv4i32
2035
697k
    UINT64_C(4077914960), // VQRDMLAHv8i16
2036
697k
    UINT64_C(4070575936), // VQRDMLSHslv2i32
2037
697k
    UINT64_C(4069527360), // VQRDMLSHslv4i16
2038
697k
    UINT64_C(4087353152), // VQRDMLSHslv4i32
2039
697k
    UINT64_C(4086304576), // VQRDMLSHslv8i16
2040
697k
    UINT64_C(4078963728), // VQRDMLSHv2i32
2041
697k
    UINT64_C(4077915152), // VQRDMLSHv4i16
2042
697k
    UINT64_C(4078963792), // VQRDMLSHv4i32
2043
697k
    UINT64_C(4077915216), // VQRDMLSHv8i16
2044
697k
    UINT64_C(4070575424), // VQRDMULHslv2i32
2045
697k
    UINT64_C(4069526848), // VQRDMULHslv4i16
2046
697k
    UINT64_C(4087352640), // VQRDMULHslv4i32
2047
697k
    UINT64_C(4086304064), // VQRDMULHslv8i16
2048
697k
    UINT64_C(4078963456), // VQRDMULHv2i32
2049
697k
    UINT64_C(4077914880), // VQRDMULHv4i16
2050
697k
    UINT64_C(4078963520), // VQRDMULHv4i32
2051
697k
    UINT64_C(4077914944), // VQRDMULHv8i16
2052
697k
    UINT64_C(4060087632), // VQRSHLsv16i8
2053
697k
    UINT64_C(4063233296), // VQRSHLsv1i64
2054
697k
    UINT64_C(4062184720), // VQRSHLsv2i32
2055
697k
    UINT64_C(4063233360), // VQRSHLsv2i64
2056
697k
    UINT64_C(4061136144), // VQRSHLsv4i16
2057
697k
    UINT64_C(4062184784), // VQRSHLsv4i32
2058
697k
    UINT64_C(4061136208), // VQRSHLsv8i16
2059
697k
    UINT64_C(4060087568), // VQRSHLsv8i8
2060
697k
    UINT64_C(4076864848), // VQRSHLuv16i8
2061
697k
    UINT64_C(4080010512), // VQRSHLuv1i64
2062
697k
    UINT64_C(4078961936), // VQRSHLuv2i32
2063
697k
    UINT64_C(4080010576), // VQRSHLuv2i64
2064
697k
    UINT64_C(4077913360), // VQRSHLuv4i16
2065
697k
    UINT64_C(4078962000), // VQRSHLuv4i32
2066
697k
    UINT64_C(4077913424), // VQRSHLuv8i16
2067
697k
    UINT64_C(4076864784), // VQRSHLuv8i8
2068
697k
    UINT64_C(4070574416), // VQRSHRNsv2i32
2069
697k
    UINT64_C(4069525840), // VQRSHRNsv4i16
2070
697k
    UINT64_C(4069001552), // VQRSHRNsv8i8
2071
697k
    UINT64_C(4087351632), // VQRSHRNuv2i32
2072
697k
    UINT64_C(4086303056), // VQRSHRNuv4i16
2073
697k
    UINT64_C(4085778768), // VQRSHRNuv8i8
2074
697k
    UINT64_C(4087351376), // VQRSHRUNv2i32
2075
697k
    UINT64_C(4086302800), // VQRSHRUNv4i16
2076
697k
    UINT64_C(4085778512), // VQRSHRUNv8i8
2077
697k
    UINT64_C(4069001040), // VQSHLsiv16i8
2078
697k
    UINT64_C(4068476816), // VQSHLsiv1i64
2079
697k
    UINT64_C(4070573840), // VQSHLsiv2i32
2080
697k
    UINT64_C(4068476880), // VQSHLsiv2i64
2081
697k
    UINT64_C(4069525264), // VQSHLsiv4i16
2082
697k
    UINT64_C(4070573904), // VQSHLsiv4i32
2083
697k
    UINT64_C(4069525328), // VQSHLsiv8i16
2084
697k
    UINT64_C(4069000976), // VQSHLsiv8i8
2085
697k
    UINT64_C(4085778000), // VQSHLsuv16i8
2086
697k
    UINT64_C(4085253776), // VQSHLsuv1i64
2087
697k
    UINT64_C(4087350800), // VQSHLsuv2i32
2088
697k
    UINT64_C(4085253840), // VQSHLsuv2i64
2089
697k
    UINT64_C(4086302224), // VQSHLsuv4i16
2090
697k
    UINT64_C(4087350864), // VQSHLsuv4i32
2091
697k
    UINT64_C(4086302288), // VQSHLsuv8i16
2092
697k
    UINT64_C(4085777936), // VQSHLsuv8i8
2093
697k
    UINT64_C(4060087376), // VQSHLsv16i8
2094
697k
    UINT64_C(4063233040), // VQSHLsv1i64
2095
697k
    UINT64_C(4062184464), // VQSHLsv2i32
2096
697k
    UINT64_C(4063233104), // VQSHLsv2i64
2097
697k
    UINT64_C(4061135888), // VQSHLsv4i16
2098
697k
    UINT64_C(4062184528), // VQSHLsv4i32
2099
697k
    UINT64_C(4061135952), // VQSHLsv8i16
2100
697k
    UINT64_C(4060087312), // VQSHLsv8i8
2101
697k
    UINT64_C(4085778256), // VQSHLuiv16i8
2102
697k
    UINT64_C(4085254032), // VQSHLuiv1i64
2103
697k
    UINT64_C(4087351056), // VQSHLuiv2i32
2104
697k
    UINT64_C(4085254096), // VQSHLuiv2i64
2105
697k
    UINT64_C(4086302480), // VQSHLuiv4i16
2106
697k
    UINT64_C(4087351120), // VQSHLuiv4i32
2107
697k
    UINT64_C(4086302544), // VQSHLuiv8i16
2108
697k
    UINT64_C(4085778192), // VQSHLuiv8i8
2109
697k
    UINT64_C(4076864592), // VQSHLuv16i8
2110
697k
    UINT64_C(4080010256), // VQSHLuv1i64
2111
697k
    UINT64_C(4078961680), // VQSHLuv2i32
2112
697k
    UINT64_C(4080010320), // VQSHLuv2i64
2113
697k
    UINT64_C(4077913104), // VQSHLuv4i16
2114
697k
    UINT64_C(4078961744), // VQSHLuv4i32
2115
697k
    UINT64_C(4077913168), // VQSHLuv8i16
2116
697k
    UINT64_C(4076864528), // VQSHLuv8i8
2117
697k
    UINT64_C(4070574352), // VQSHRNsv2i32
2118
697k
    UINT64_C(4069525776), // VQSHRNsv4i16
2119
697k
    UINT64_C(4069001488), // VQSHRNsv8i8
2120
697k
    UINT64_C(4087351568), // VQSHRNuv2i32
2121
697k
    UINT64_C(4086302992), // VQSHRNuv4i16
2122
697k
    UINT64_C(4085778704), // VQSHRNuv8i8
2123
697k
    UINT64_C(4087351312), // VQSHRUNv2i32
2124
697k
    UINT64_C(4086302736), // VQSHRUNv4i16
2125
697k
    UINT64_C(4085778448), // VQSHRUNv8i8
2126
697k
    UINT64_C(4060086864), // VQSUBsv16i8
2127
697k
    UINT64_C(4063232528), // VQSUBsv1i64
2128
697k
    UINT64_C(4062183952), // VQSUBsv2i32
2129
697k
    UINT64_C(4063232592), // VQSUBsv2i64
2130
697k
    UINT64_C(4061135376), // VQSUBsv4i16
2131
697k
    UINT64_C(4062184016), // VQSUBsv4i32
2132
697k
    UINT64_C(4061135440), // VQSUBsv8i16
2133
697k
    UINT64_C(4060086800), // VQSUBsv8i8
2134
697k
    UINT64_C(4076864080), // VQSUBuv16i8
2135
697k
    UINT64_C(4080009744), // VQSUBuv1i64
2136
697k
    UINT64_C(4078961168), // VQSUBuv2i32
2137
697k
    UINT64_C(4080009808), // VQSUBuv2i64
2138
697k
    UINT64_C(4077912592), // VQSUBuv4i16
2139
697k
    UINT64_C(4078961232), // VQSUBuv4i32
2140
697k
    UINT64_C(4077912656), // VQSUBuv8i16
2141
697k
    UINT64_C(4076864016), // VQSUBuv8i8
2142
697k
    UINT64_C(4087350272), // VRADDHNv2i32
2143
697k
    UINT64_C(4086301696), // VRADDHNv4i16
2144
697k
    UINT64_C(4085253120), // VRADDHNv8i8
2145
697k
    UINT64_C(4089119744), // VRECPEd
2146
697k
    UINT64_C(4089120000), // VRECPEfd
2147
697k
    UINT64_C(4089120064), // VRECPEfq
2148
697k
    UINT64_C(4088857856), // VRECPEhd
2149
697k
    UINT64_C(4088857920), // VRECPEhq
2150
697k
    UINT64_C(4089119808), // VRECPEq
2151
697k
    UINT64_C(4060090128), // VRECPSfd
2152
697k
    UINT64_C(4060090192), // VRECPSfq
2153
697k
    UINT64_C(4061138704), // VRECPShd
2154
697k
    UINT64_C(4061138768), // VRECPShq
2155
697k
    UINT64_C(4088398080), // VREV16d8
2156
697k
    UINT64_C(4088398144), // VREV16q8
2157
697k
    UINT64_C(4088660096), // VREV32d16
2158
697k
    UINT64_C(4088397952), // VREV32d8
2159
697k
    UINT64_C(4088660160), // VREV32q16
2160
697k
    UINT64_C(4088398016), // VREV32q8
2161
697k
    UINT64_C(4088659968), // VREV64d16
2162
697k
    UINT64_C(4088922112), // VREV64d32
2163
697k
    UINT64_C(4088397824), // VREV64d8
2164
697k
    UINT64_C(4088660032), // VREV64q16
2165
697k
    UINT64_C(4088922176), // VREV64q32
2166
697k
    UINT64_C(4088397888), // VREV64q8
2167
697k
    UINT64_C(4060086592), // VRHADDsv16i8
2168
697k
    UINT64_C(4062183680), // VRHADDsv2i32
2169
697k
    UINT64_C(4061135104), // VRHADDsv4i16
2170
697k
    UINT64_C(4062183744), // VRHADDsv4i32
2171
697k
    UINT64_C(4061135168), // VRHADDsv8i16
2172
697k
    UINT64_C(4060086528), // VRHADDsv8i8
2173
697k
    UINT64_C(4076863808), // VRHADDuv16i8
2174
697k
    UINT64_C(4078960896), // VRHADDuv2i32
2175
697k
    UINT64_C(4077912320), // VRHADDuv4i16
2176
697k
    UINT64_C(4078960960), // VRHADDuv4i32
2177
697k
    UINT64_C(4077912384), // VRHADDuv8i16
2178
697k
    UINT64_C(4076863744), // VRHADDuv8i8
2179
697k
    UINT64_C(4273474368), // VRINTAD
2180
697k
    UINT64_C(4273473856), // VRINTAH
2181
697k
    UINT64_C(4089054464), // VRINTANDf
2182
697k
    UINT64_C(4088792320), // VRINTANDh
2183
697k
    UINT64_C(4089054528), // VRINTANQf
2184
697k
    UINT64_C(4088792384), // VRINTANQh
2185
697k
    UINT64_C(4273474112), // VRINTAS
2186
697k
    UINT64_C(4273670976), // VRINTMD
2187
697k
    UINT64_C(4273670464), // VRINTMH
2188
697k
    UINT64_C(4089054848), // VRINTMNDf
2189
697k
    UINT64_C(4088792704), // VRINTMNDh
2190
697k
    UINT64_C(4089054912), // VRINTMNQf
2191
697k
    UINT64_C(4088792768), // VRINTMNQh
2192
697k
    UINT64_C(4273670720), // VRINTMS
2193
697k
    UINT64_C(4273539904), // VRINTND
2194
697k
    UINT64_C(4273539392), // VRINTNH
2195
697k
    UINT64_C(4089054208), // VRINTNNDf
2196
697k
    UINT64_C(4088792064), // VRINTNNDh
2197
697k
    UINT64_C(4089054272), // VRINTNNQf
2198
697k
    UINT64_C(4088792128), // VRINTNNQh
2199
697k
    UINT64_C(4273539648), // VRINTNS
2200
697k
    UINT64_C(4273605440), // VRINTPD
2201
697k
    UINT64_C(4273604928), // VRINTPH
2202
697k
    UINT64_C(4089055104), // VRINTPNDf
2203
697k
    UINT64_C(4088792960), // VRINTPNDh
2204
697k
    UINT64_C(4089055168), // VRINTPNQf
2205
697k
    UINT64_C(4088793024), // VRINTPNQh
2206
697k
    UINT64_C(4273605184), // VRINTPS
2207
697k
    UINT64_C(246811456),  // VRINTRD
2208
697k
    UINT64_C(246810944),  // VRINTRH
2209
697k
    UINT64_C(246811200),  // VRINTRS
2210
697k
    UINT64_C(246876992),  // VRINTXD
2211
697k
    UINT64_C(246876480),  // VRINTXH
2212
697k
    UINT64_C(4089054336), // VRINTXNDf
2213
697k
    UINT64_C(4088792192), // VRINTXNDh
2214
697k
    UINT64_C(4089054400), // VRINTXNQf
2215
697k
    UINT64_C(4088792256), // VRINTXNQh
2216
697k
    UINT64_C(246876736),  // VRINTXS
2217
697k
    UINT64_C(246811584),  // VRINTZD
2218
697k
    UINT64_C(246811072),  // VRINTZH
2219
697k
    UINT64_C(4089054592), // VRINTZNDf
2220
697k
    UINT64_C(4088792448), // VRINTZNDh
2221
697k
    UINT64_C(4089054656), // VRINTZNQf
2222
697k
    UINT64_C(4088792512), // VRINTZNQh
2223
697k
    UINT64_C(246811328),  // VRINTZS
2224
697k
    UINT64_C(4060087616), // VRSHLsv16i8
2225
697k
    UINT64_C(4063233280), // VRSHLsv1i64
2226
697k
    UINT64_C(4062184704), // VRSHLsv2i32
2227
697k
    UINT64_C(4063233344), // VRSHLsv2i64
2228
697k
    UINT64_C(4061136128), // VRSHLsv4i16
2229
697k
    UINT64_C(4062184768), // VRSHLsv4i32
2230
697k
    UINT64_C(4061136192), // VRSHLsv8i16
2231
697k
    UINT64_C(4060087552), // VRSHLsv8i8
2232
697k
    UINT64_C(4076864832), // VRSHLuv16i8
2233
697k
    UINT64_C(4080010496), // VRSHLuv1i64
2234
697k
    UINT64_C(4078961920), // VRSHLuv2i32
2235
697k
    UINT64_C(4080010560), // VRSHLuv2i64
2236
697k
    UINT64_C(4077913344), // VRSHLuv4i16
2237
697k
    UINT64_C(4078961984), // VRSHLuv4i32
2238
697k
    UINT64_C(4077913408), // VRSHLuv8i16
2239
697k
    UINT64_C(4076864768), // VRSHLuv8i8
2240
697k
    UINT64_C(4070574160), // VRSHRNv2i32
2241
697k
    UINT64_C(4069525584), // VRSHRNv4i16
2242
697k
    UINT64_C(4069001296), // VRSHRNv8i8
2243
697k
    UINT64_C(4068999760), // VRSHRsv16i8
2244
697k
    UINT64_C(4068475536), // VRSHRsv1i64
2245
697k
    UINT64_C(4070572560), // VRSHRsv2i32
2246
697k
    UINT64_C(4068475600), // VRSHRsv2i64
2247
697k
    UINT64_C(4069523984), // VRSHRsv4i16
2248
697k
    UINT64_C(4070572624), // VRSHRsv4i32
2249
697k
    UINT64_C(4069524048), // VRSHRsv8i16
2250
697k
    UINT64_C(4068999696), // VRSHRsv8i8
2251
697k
    UINT64_C(4085776976), // VRSHRuv16i8
2252
697k
    UINT64_C(4085252752), // VRSHRuv1i64
2253
697k
    UINT64_C(4087349776), // VRSHRuv2i32
2254
697k
    UINT64_C(4085252816), // VRSHRuv2i64
2255
697k
    UINT64_C(4086301200), // VRSHRuv4i16
2256
697k
    UINT64_C(4087349840), // VRSHRuv4i32
2257
697k
    UINT64_C(4086301264), // VRSHRuv8i16
2258
697k
    UINT64_C(4085776912), // VRSHRuv8i8
2259
697k
    UINT64_C(4089119872), // VRSQRTEd
2260
697k
    UINT64_C(4089120128), // VRSQRTEfd
2261
697k
    UINT64_C(4089120192), // VRSQRTEfq
2262
697k
    UINT64_C(4088857984), // VRSQRTEhd
2263
697k
    UINT64_C(4088858048), // VRSQRTEhq
2264
697k
    UINT64_C(4089119936), // VRSQRTEq
2265
697k
    UINT64_C(4062187280), // VRSQRTSfd
2266
697k
    UINT64_C(4062187344), // VRSQRTSfq
2267
697k
    UINT64_C(4063235856), // VRSQRTShd
2268
697k
    UINT64_C(4063235920), // VRSQRTShq
2269
697k
    UINT64_C(4069000016), // VRSRAsv16i8
2270
697k
    UINT64_C(4068475792), // VRSRAsv1i64
2271
697k
    UINT64_C(4070572816), // VRSRAsv2i32
2272
697k
    UINT64_C(4068475856), // VRSRAsv2i64
2273
697k
    UINT64_C(4069524240), // VRSRAsv4i16
2274
697k
    UINT64_C(4070572880), // VRSRAsv4i32
2275
697k
    UINT64_C(4069524304), // VRSRAsv8i16
2276
697k
    UINT64_C(4068999952), // VRSRAsv8i8
2277
697k
    UINT64_C(4085777232), // VRSRAuv16i8
2278
697k
    UINT64_C(4085253008), // VRSRAuv1i64
2279
697k
    UINT64_C(4087350032), // VRSRAuv2i32
2280
697k
    UINT64_C(4085253072), // VRSRAuv2i64
2281
697k
    UINT64_C(4086301456), // VRSRAuv4i16
2282
697k
    UINT64_C(4087350096), // VRSRAuv4i32
2283
697k
    UINT64_C(4086301520), // VRSRAuv8i16
2284
697k
    UINT64_C(4085777168), // VRSRAuv8i8
2285
697k
    UINT64_C(4087350784), // VRSUBHNv2i32
2286
697k
    UINT64_C(4086302208), // VRSUBHNv4i16
2287
697k
    UINT64_C(4085253632), // VRSUBHNv8i8
2288
697k
    UINT64_C(4229958912), // VSDOTD
2289
697k
    UINT64_C(4263513344), // VSDOTDI
2290
697k
    UINT64_C(4229958976), // VSDOTQ
2291
697k
    UINT64_C(4263513408), // VSDOTQI
2292
697k
    UINT64_C(4261415680), // VSELEQD
2293
697k
    UINT64_C(4261415168), // VSELEQH
2294
697k
    UINT64_C(4261415424), // VSELEQS
2295
697k
    UINT64_C(4263512832), // VSELGED
2296
697k
    UINT64_C(4263512320), // VSELGEH
2297
697k
    UINT64_C(4263512576), // VSELGES
2298
697k
    UINT64_C(4264561408), // VSELGTD
2299
697k
    UINT64_C(4264560896), // VSELGTH
2300
697k
    UINT64_C(4264561152), // VSELGTS
2301
697k
    UINT64_C(4262464256), // VSELVSD
2302
697k
    UINT64_C(4262463744), // VSELVSH
2303
697k
    UINT64_C(4262464000), // VSELVSS
2304
697k
    UINT64_C(234883888),  // VSETLNi16
2305
697k
    UINT64_C(234883856),  // VSETLNi32
2306
697k
    UINT64_C(239078160),  // VSETLNi8
2307
697k
    UINT64_C(4088791808), // VSHLLi16
2308
697k
    UINT64_C(4089053952), // VSHLLi32
2309
697k
    UINT64_C(4088529664), // VSHLLi8
2310
697k
    UINT64_C(4070574608), // VSHLLsv2i64
2311
697k
    UINT64_C(4069526032), // VSHLLsv4i32
2312
697k
    UINT64_C(4069001744), // VSHLLsv8i16
2313
697k
    UINT64_C(4087351824), // VSHLLuv2i64
2314
697k
    UINT64_C(4086303248), // VSHLLuv4i32
2315
697k
    UINT64_C(4085778960), // VSHLLuv8i16
2316
697k
    UINT64_C(4069000528), // VSHLiv16i8
2317
697k
    UINT64_C(4068476304), // VSHLiv1i64
2318
697k
    UINT64_C(4070573328), // VSHLiv2i32
2319
697k
    UINT64_C(4068476368), // VSHLiv2i64
2320
697k
    UINT64_C(4069524752), // VSHLiv4i16
2321
697k
    UINT64_C(4070573392), // VSHLiv4i32
2322
697k
    UINT64_C(4069524816), // VSHLiv8i16
2323
697k
    UINT64_C(4069000464), // VSHLiv8i8
2324
697k
    UINT64_C(4060087360), // VSHLsv16i8
2325
697k
    UINT64_C(4063233024), // VSHLsv1i64
2326
697k
    UINT64_C(4062184448), // VSHLsv2i32
2327
697k
    UINT64_C(4063233088), // VSHLsv2i64
2328
697k
    UINT64_C(4061135872), // VSHLsv4i16
2329
697k
    UINT64_C(4062184512), // VSHLsv4i32
2330
697k
    UINT64_C(4061135936), // VSHLsv8i16
2331
697k
    UINT64_C(4060087296), // VSHLsv8i8
2332
697k
    UINT64_C(4076864576), // VSHLuv16i8
2333
697k
    UINT64_C(4080010240), // VSHLuv1i64
2334
697k
    UINT64_C(4078961664), // VSHLuv2i32
2335
697k
    UINT64_C(4080010304), // VSHLuv2i64
2336
697k
    UINT64_C(4077913088), // VSHLuv4i16
2337
697k
    UINT64_C(4078961728), // VSHLuv4i32
2338
697k
    UINT64_C(4077913152), // VSHLuv8i16
2339
697k
    UINT64_C(4076864512), // VSHLuv8i8
2340
697k
    UINT64_C(4070574096), // VSHRNv2i32
2341
697k
    UINT64_C(4069525520), // VSHRNv4i16
2342
697k
    UINT64_C(4069001232), // VSHRNv8i8
2343
697k
    UINT64_C(4068999248), // VSHRsv16i8
2344
697k
    UINT64_C(4068475024), // VSHRsv1i64
2345
697k
    UINT64_C(4070572048), // VSHRsv2i32
2346
697k
    UINT64_C(4068475088), // VSHRsv2i64
2347
697k
    UINT64_C(4069523472), // VSHRsv4i16
2348
697k
    UINT64_C(4070572112), // VSHRsv4i32
2349
697k
    UINT64_C(4069523536), // VSHRsv8i16
2350
697k
    UINT64_C(4068999184), // VSHRsv8i8
2351
697k
    UINT64_C(4085776464), // VSHRuv16i8
2352
697k
    UINT64_C(4085252240), // VSHRuv1i64
2353
697k
    UINT64_C(4087349264), // VSHRuv2i32
2354
697k
    UINT64_C(4085252304), // VSHRuv2i64
2355
697k
    UINT64_C(4086300688), // VSHRuv4i16
2356
697k
    UINT64_C(4087349328), // VSHRuv4i32
2357
697k
    UINT64_C(4086300752), // VSHRuv8i16
2358
697k
    UINT64_C(4085776400), // VSHRuv8i8
2359
697k
    UINT64_C(247073600),  // VSHTOD
2360
697k
    UINT64_C(247073088),  // VSHTOH
2361
697k
    UINT64_C(247073344),  // VSHTOS
2362
697k
    UINT64_C(246942656),  // VSITOD
2363
697k
    UINT64_C(246942144),  // VSITOH
2364
697k
    UINT64_C(246942400),  // VSITOS
2365
697k
    UINT64_C(4085777744), // VSLIv16i8
2366
697k
    UINT64_C(4085253520), // VSLIv1i64
2367
697k
    UINT64_C(4087350544), // VSLIv2i32
2368
697k
    UINT64_C(4085253584), // VSLIv2i64
2369
697k
    UINT64_C(4086301968), // VSLIv4i16
2370
697k
    UINT64_C(4087350608), // VSLIv4i32
2371
697k
    UINT64_C(4086302032), // VSLIv8i16
2372
697k
    UINT64_C(4085777680), // VSLIv8i8
2373
697k
    UINT64_C(247073728),  // VSLTOD
2374
697k
    UINT64_C(247073216),  // VSLTOH
2375
697k
    UINT64_C(247073472),  // VSLTOS
2376
697k
    UINT64_C(246483904),  // VSQRTD
2377
697k
    UINT64_C(246483392),  // VSQRTH
2378
697k
    UINT64_C(246483648),  // VSQRTS
2379
697k
    UINT64_C(4068999504), // VSRAsv16i8
2380
697k
    UINT64_C(4068475280), // VSRAsv1i64
2381
697k
    UINT64_C(4070572304), // VSRAsv2i32
2382
697k
    UINT64_C(4068475344), // VSRAsv2i64
2383
697k
    UINT64_C(4069523728), // VSRAsv4i16
2384
697k
    UINT64_C(4070572368), // VSRAsv4i32
2385
697k
    UINT64_C(4069523792), // VSRAsv8i16
2386
697k
    UINT64_C(4068999440), // VSRAsv8i8
2387
697k
    UINT64_C(4085776720), // VSRAuv16i8
2388
697k
    UINT64_C(4085252496), // VSRAuv1i64
2389
697k
    UINT64_C(4087349520), // VSRAuv2i32
2390
697k
    UINT64_C(4085252560), // VSRAuv2i64
2391
697k
    UINT64_C(4086300944), // VSRAuv4i16
2392
697k
    UINT64_C(4087349584), // VSRAuv4i32
2393
697k
    UINT64_C(4086301008), // VSRAuv8i16
2394
697k
    UINT64_C(4085776656), // VSRAuv8i8
2395
697k
    UINT64_C(4085777488), // VSRIv16i8
2396
697k
    UINT64_C(4085253264), // VSRIv1i64
2397
697k
    UINT64_C(4087350288), // VSRIv2i32
2398
697k
    UINT64_C(4085253328), // VSRIv2i64
2399
697k
    UINT64_C(4086301712), // VSRIv4i16
2400
697k
    UINT64_C(4087350352), // VSRIv4i32
2401
697k
    UINT64_C(4086301776), // VSRIv8i16
2402
697k
    UINT64_C(4085777424), // VSRIv8i8
2403
697k
    UINT64_C(4102030351), // VST1LNd16
2404
697k
    UINT64_C(4102030336), // VST1LNd16_UPD
2405
697k
    UINT64_C(4102031375), // VST1LNd32
2406
697k
    UINT64_C(4102031360), // VST1LNd32_UPD
2407
697k
    UINT64_C(4102029327), // VST1LNd8
2408
697k
    UINT64_C(4102029312), // VST1LNd8_UPD
2409
697k
    UINT64_C(0),  // VST1LNq16Pseudo
2410
697k
    UINT64_C(0),  // VST1LNq16Pseudo_UPD
2411
697k
    UINT64_C(0),  // VST1LNq32Pseudo
2412
697k
    UINT64_C(0),  // VST1LNq32Pseudo_UPD
2413
697k
    UINT64_C(0),  // VST1LNq8Pseudo
2414
697k
    UINT64_C(0),  // VST1LNq8Pseudo_UPD
2415
697k
    UINT64_C(4093642575), // VST1d16
2416
697k
    UINT64_C(4093641295), // VST1d16Q
2417
697k
    UINT64_C(0),  // VST1d16QPseudo
2418
697k
    UINT64_C(4093641293), // VST1d16Qwb_fixed
2419
697k
    UINT64_C(4093641280), // VST1d16Qwb_register
2420
697k
    UINT64_C(4093642319), // VST1d16T
2421
697k
    UINT64_C(0),  // VST1d16TPseudo
2422
697k
    UINT64_C(4093642317), // VST1d16Twb_fixed
2423
697k
    UINT64_C(4093642304), // VST1d16Twb_register
2424
697k
    UINT64_C(4093642573), // VST1d16wb_fixed
2425
697k
    UINT64_C(4093642560), // VST1d16wb_register
2426
697k
    UINT64_C(4093642639), // VST1d32
2427
697k
    UINT64_C(4093641359), // VST1d32Q
2428
697k
    UINT64_C(0),  // VST1d32QPseudo
2429
697k
    UINT64_C(4093641357), // VST1d32Qwb_fixed
2430
697k
    UINT64_C(4093641344), // VST1d32Qwb_register
2431
697k
    UINT64_C(4093642383), // VST1d32T
2432
697k
    UINT64_C(0),  // VST1d32TPseudo
2433
697k
    UINT64_C(4093642381), // VST1d32Twb_fixed
2434
697k
    UINT64_C(4093642368), // VST1d32Twb_register
2435
697k
    UINT64_C(4093642637), // VST1d32wb_fixed
2436
697k
    UINT64_C(4093642624), // VST1d32wb_register
2437
697k
    UINT64_C(4093642703), // VST1d64
2438
697k
    UINT64_C(4093641423), // VST1d64Q
2439
697k
    UINT64_C(0),  // VST1d64QPseudo
2440
697k
    UINT64_C(0),  // VST1d64QPseudoWB_fixed
2441
697k
    UINT64_C(0),  // VST1d64QPseudoWB_register
2442
697k
    UINT64_C(4093641421), // VST1d64Qwb_fixed
2443
697k
    UINT64_C(4093641408), // VST1d64Qwb_register
2444
697k
    UINT64_C(4093642447), // VST1d64T
2445
697k
    UINT64_C(0),  // VST1d64TPseudo
2446
697k
    UINT64_C(0),  // VST1d64TPseudoWB_fixed
2447
697k
    UINT64_C(0),  // VST1d64TPseudoWB_register
2448
697k
    UINT64_C(4093642445), // VST1d64Twb_fixed
2449
697k
    UINT64_C(4093642432), // VST1d64Twb_register
2450
697k
    UINT64_C(4093642701), // VST1d64wb_fixed
2451
697k
    UINT64_C(4093642688), // VST1d64wb_register
2452
697k
    UINT64_C(4093642511), // VST1d8
2453
697k
    UINT64_C(4093641231), // VST1d8Q
2454
697k
    UINT64_C(0),  // VST1d8QPseudo
2455
697k
    UINT64_C(4093641229), // VST1d8Qwb_fixed
2456
697k
    UINT64_C(4093641216), // VST1d8Qwb_register
2457
697k
    UINT64_C(4093642255), // VST1d8T
2458
697k
    UINT64_C(0),  // VST1d8TPseudo
2459
697k
    UINT64_C(4093642253), // VST1d8Twb_fixed
2460
697k
    UINT64_C(4093642240), // VST1d8Twb_register
2461
697k
    UINT64_C(4093642509), // VST1d8wb_fixed
2462
697k
    UINT64_C(4093642496), // VST1d8wb_register
2463
697k
    UINT64_C(4093643343), // VST1q16
2464
697k
    UINT64_C(0),  // VST1q16HighQPseudo
2465
697k
    UINT64_C(0),  // VST1q16HighTPseudo
2466
697k
    UINT64_C(0),  // VST1q16LowQPseudo_UPD
2467
697k
    UINT64_C(0),  // VST1q16LowTPseudo_UPD
2468
697k
    UINT64_C(4093643341), // VST1q16wb_fixed
2469
697k
    UINT64_C(4093643328), // VST1q16wb_register
2470
697k
    UINT64_C(4093643407), // VST1q32
2471
697k
    UINT64_C(0),  // VST1q32HighQPseudo
2472
697k
    UINT64_C(0),  // VST1q32HighTPseudo
2473
697k
    UINT64_C(0),  // VST1q32LowQPseudo_UPD
2474
697k
    UINT64_C(0),  // VST1q32LowTPseudo_UPD
2475
697k
    UINT64_C(4093643405), // VST1q32wb_fixed
2476
697k
    UINT64_C(4093643392), // VST1q32wb_register
2477
697k
    UINT64_C(4093643471), // VST1q64
2478
697k
    UINT64_C(0),  // VST1q64HighQPseudo
2479
697k
    UINT64_C(0),  // VST1q64HighTPseudo
2480
697k
    UINT64_C(0),  // VST1q64LowQPseudo_UPD
2481
697k
    UINT64_C(0),  // VST1q64LowTPseudo_UPD
2482
697k
    UINT64_C(4093643469), // VST1q64wb_fixed
2483
697k
    UINT64_C(4093643456), // VST1q64wb_register
2484
697k
    UINT64_C(4093643279), // VST1q8
2485
697k
    UINT64_C(0),  // VST1q8HighQPseudo
2486
697k
    UINT64_C(0),  // VST1q8HighTPseudo
2487
697k
    UINT64_C(0),  // VST1q8LowQPseudo_UPD
2488
697k
    UINT64_C(0),  // VST1q8LowTPseudo_UPD
2489
697k
    UINT64_C(4093643277), // VST1q8wb_fixed
2490
697k
    UINT64_C(4093643264), // VST1q8wb_register
2491
697k
    UINT64_C(4102030607), // VST2LNd16
2492
697k
    UINT64_C(0),  // VST2LNd16Pseudo
2493
697k
    UINT64_C(0),  // VST2LNd16Pseudo_UPD
2494
697k
    UINT64_C(4102030592), // VST2LNd16_UPD
2495
697k
    UINT64_C(4102031631), // VST2LNd32
2496
697k
    UINT64_C(0),  // VST2LNd32Pseudo
2497
697k
    UINT64_C(0),  // VST2LNd32Pseudo_UPD
2498
697k
    UINT64_C(4102031616), // VST2LNd32_UPD
2499
697k
    UINT64_C(4102029583), // VST2LNd8
2500
697k
    UINT64_C(0),  // VST2LNd8Pseudo
2501
697k
    UINT64_C(0),  // VST2LNd8Pseudo_UPD
2502
697k
    UINT64_C(4102029568), // VST2LNd8_UPD
2503
697k
    UINT64_C(4102030639), // VST2LNq16
2504
697k
    UINT64_C(0),  // VST2LNq16Pseudo
2505
697k
    UINT64_C(0),  // VST2LNq16Pseudo_UPD
2506
697k
    UINT64_C(4102030624), // VST2LNq16_UPD
2507
697k
    UINT64_C(4102031695), // VST2LNq32
2508
697k
    UINT64_C(0),  // VST2LNq32Pseudo
2509
697k
    UINT64_C(0),  // VST2LNq32Pseudo_UPD
2510
697k
    UINT64_C(4102031680), // VST2LNq32_UPD
2511
697k
    UINT64_C(4093643087), // VST2b16
2512
697k
    UINT64_C(4093643085), // VST2b16wb_fixed
2513
697k
    UINT64_C(4093643072), // VST2b16wb_register
2514
697k
    UINT64_C(4093643151), // VST2b32
2515
697k
    UINT64_C(4093643149), // VST2b32wb_fixed
2516
697k
    UINT64_C(4093643136), // VST2b32wb_register
2517
697k
    UINT64_C(4093643023), // VST2b8
2518
697k
    UINT64_C(4093643021), // VST2b8wb_fixed
2519
697k
    UINT64_C(4093643008), // VST2b8wb_register
2520
697k
    UINT64_C(4093642831), // VST2d16
2521
697k
    UINT64_C(4093642829), // VST2d16wb_fixed
2522
697k
    UINT64_C(4093642816), // VST2d16wb_register
2523
697k
    UINT64_C(4093642895), // VST2d32
2524
697k
    UINT64_C(4093642893), // VST2d32wb_fixed
2525
697k
    UINT64_C(4093642880), // VST2d32wb_register
2526
697k
    UINT64_C(4093642767), // VST2d8
2527
697k
    UINT64_C(4093642765), // VST2d8wb_fixed
2528
697k
    UINT64_C(4093642752), // VST2d8wb_register
2529
697k
    UINT64_C(4093641551), // VST2q16
2530
697k
    UINT64_C(0),  // VST2q16Pseudo
2531
697k
    UINT64_C(0),  // VST2q16PseudoWB_fixed
2532
697k
    UINT64_C(0),  // VST2q16PseudoWB_register
2533
697k
    UINT64_C(4093641549), // VST2q16wb_fixed
2534
697k
    UINT64_C(4093641536), // VST2q16wb_register
2535
697k
    UINT64_C(4093641615), // VST2q32
2536
697k
    UINT64_C(0),  // VST2q32Pseudo
2537
697k
    UINT64_C(0),  // VST2q32PseudoWB_fixed
2538
697k
    UINT64_C(0),  // VST2q32PseudoWB_register
2539
697k
    UINT64_C(4093641613), // VST2q32wb_fixed
2540
697k
    UINT64_C(4093641600), // VST2q32wb_register
2541
697k
    UINT64_C(4093641487), // VST2q8
2542
697k
    UINT64_C(0),  // VST2q8Pseudo
2543
697k
    UINT64_C(0),  // VST2q8PseudoWB_fixed
2544
697k
    UINT64_C(0),  // VST2q8PseudoWB_register
2545
697k
    UINT64_C(4093641485), // VST2q8wb_fixed
2546
697k
    UINT64_C(4093641472), // VST2q8wb_register
2547
697k
    UINT64_C(4102030863), // VST3LNd16
2548
697k
    UINT64_C(0),  // VST3LNd16Pseudo
2549
697k
    UINT64_C(0),  // VST3LNd16Pseudo_UPD
2550
697k
    UINT64_C(4102030848), // VST3LNd16_UPD
2551
697k
    UINT64_C(4102031887), // VST3LNd32
2552
697k
    UINT64_C(0),  // VST3LNd32Pseudo
2553
697k
    UINT64_C(0),  // VST3LNd32Pseudo_UPD
2554
697k
    UINT64_C(4102031872), // VST3LNd32_UPD
2555
697k
    UINT64_C(4102029839), // VST3LNd8
2556
697k
    UINT64_C(0),  // VST3LNd8Pseudo
2557
697k
    UINT64_C(0),  // VST3LNd8Pseudo_UPD
2558
697k
    UINT64_C(4102029824), // VST3LNd8_UPD
2559
697k
    UINT64_C(4102030895), // VST3LNq16
2560
697k
    UINT64_C(0),  // VST3LNq16Pseudo
2561
697k
    UINT64_C(0),  // VST3LNq16Pseudo_UPD
2562
697k
    UINT64_C(4102030880), // VST3LNq16_UPD
2563
697k
    UINT64_C(4102031951), // VST3LNq32
2564
697k
    UINT64_C(0),  // VST3LNq32Pseudo
2565
697k
    UINT64_C(0),  // VST3LNq32Pseudo_UPD
2566
697k
    UINT64_C(4102031936), // VST3LNq32_UPD
2567
697k
    UINT64_C(4093641807), // VST3d16
2568
697k
    UINT64_C(0),  // VST3d16Pseudo
2569
697k
    UINT64_C(0),  // VST3d16Pseudo_UPD
2570
697k
    UINT64_C(4093641792), // VST3d16_UPD
2571
697k
    UINT64_C(4093641871), // VST3d32
2572
697k
    UINT64_C(0),  // VST3d32Pseudo
2573
697k
    UINT64_C(0),  // VST3d32Pseudo_UPD
2574
697k
    UINT64_C(4093641856), // VST3d32_UPD
2575
697k
    UINT64_C(4093641743), // VST3d8
2576
697k
    UINT64_C(0),  // VST3d8Pseudo
2577
697k
    UINT64_C(0),  // VST3d8Pseudo_UPD
2578
697k
    UINT64_C(4093641728), // VST3d8_UPD
2579
697k
    UINT64_C(4093642063), // VST3q16
2580
697k
    UINT64_C(0),  // VST3q16Pseudo_UPD
2581
697k
    UINT64_C(4093642048), // VST3q16_UPD
2582
697k
    UINT64_C(0),  // VST3q16oddPseudo
2583
697k
    UINT64_C(0),  // VST3q16oddPseudo_UPD
2584
697k
    UINT64_C(4093642127), // VST3q32
2585
697k
    UINT64_C(0),  // VST3q32Pseudo_UPD
2586
697k
    UINT64_C(4093642112), // VST3q32_UPD
2587
697k
    UINT64_C(0),  // VST3q32oddPseudo
2588
697k
    UINT64_C(0),  // VST3q32oddPseudo_UPD
2589
697k
    UINT64_C(4093641999), // VST3q8
2590
697k
    UINT64_C(0),  // VST3q8Pseudo_UPD
2591
697k
    UINT64_C(4093641984), // VST3q8_UPD
2592
697k
    UINT64_C(0),  // VST3q8oddPseudo
2593
697k
    UINT64_C(0),  // VST3q8oddPseudo_UPD
2594
697k
    UINT64_C(4102031119), // VST4LNd16
2595
697k
    UINT64_C(0),  // VST4LNd16Pseudo
2596
697k
    UINT64_C(0),  // VST4LNd16Pseudo_UPD
2597
697k
    UINT64_C(4102031104), // VST4LNd16_UPD
2598
697k
    UINT64_C(4102032143), // VST4LNd32
2599
697k
    UINT64_C(0),  // VST4LNd32Pseudo
2600
697k
    UINT64_C(0),  // VST4LNd32Pseudo_UPD
2601
697k
    UINT64_C(4102032128), // VST4LNd32_UPD
2602
697k
    UINT64_C(4102030095), // VST4LNd8
2603
697k
    UINT64_C(0),  // VST4LNd8Pseudo
2604
697k
    UINT64_C(0),  // VST4LNd8Pseudo_UPD
2605
697k
    UINT64_C(4102030080), // VST4LNd8_UPD
2606
697k
    UINT64_C(4102031151), // VST4LNq16
2607
697k
    UINT64_C(0),  // VST4LNq16Pseudo
2608
697k
    UINT64_C(0),  // VST4LNq16Pseudo_UPD
2609
697k
    UINT64_C(4102031136), // VST4LNq16_UPD
2610
697k
    UINT64_C(4102032207), // VST4LNq32
2611
697k
    UINT64_C(0),  // VST4LNq32Pseudo
2612
697k
    UINT64_C(0),  // VST4LNq32Pseudo_UPD
2613
697k
    UINT64_C(4102032192), // VST4LNq32_UPD
2614
697k
    UINT64_C(4093640783), // VST4d16
2615
697k
    UINT64_C(0),  // VST4d16Pseudo
2616
697k
    UINT64_C(0),  // VST4d16Pseudo_UPD
2617
697k
    UINT64_C(4093640768), // VST4d16_UPD
2618
697k
    UINT64_C(4093640847), // VST4d32
2619
697k
    UINT64_C(0),  // VST4d32Pseudo
2620
697k
    UINT64_C(0),  // VST4d32Pseudo_UPD
2621
697k
    UINT64_C(4093640832), // VST4d32_UPD
2622
697k
    UINT64_C(4093640719), // VST4d8
2623
697k
    UINT64_C(0),  // VST4d8Pseudo
2624
697k
    UINT64_C(0),  // VST4d8Pseudo_UPD
2625
697k
    UINT64_C(4093640704), // VST4d8_UPD
2626
697k
    UINT64_C(4093641039), // VST4q16
2627
697k
    UINT64_C(0),  // VST4q16Pseudo_UPD
2628
697k
    UINT64_C(4093641024), // VST4q16_UPD
2629
697k
    UINT64_C(0),  // VST4q16oddPseudo
2630
697k
    UINT64_C(0),  // VST4q16oddPseudo_UPD
2631
697k
    UINT64_C(4093641103), // VST4q32
2632
697k
    UINT64_C(0),  // VST4q32Pseudo_UPD
2633
697k
    UINT64_C(4093641088), // VST4q32_UPD
2634
697k
    UINT64_C(0),  // VST4q32oddPseudo
2635
697k
    UINT64_C(0),  // VST4q32oddPseudo_UPD
2636
697k
    UINT64_C(4093640975), // VST4q8
2637
697k
    UINT64_C(0),  // VST4q8Pseudo_UPD
2638
697k
    UINT64_C(4093640960), // VST4q8_UPD
2639
697k
    UINT64_C(0),  // VST4q8oddPseudo
2640
697k
    UINT64_C(0),  // VST4q8oddPseudo_UPD
2641
697k
    UINT64_C(220203776),  // VSTMDDB_UPD
2642
697k
    UINT64_C(209718016),  // VSTMDIA
2643
697k
    UINT64_C(211815168),  // VSTMDIA_UPD
2644
697k
    UINT64_C(0),  // VSTMQIA
2645
697k
    UINT64_C(220203520),  // VSTMSDB_UPD
2646
697k
    UINT64_C(209717760),  // VSTMSIA
2647
697k
    UINT64_C(211814912),  // VSTMSIA_UPD
2648
697k
    UINT64_C(218106624),  // VSTRD
2649
697k
    UINT64_C(218106112),  // VSTRH
2650
697k
    UINT64_C(218106368),  // VSTRS
2651
697k
    UINT64_C(238029632),  // VSUBD
2652
697k
    UINT64_C(238029120),  // VSUBH
2653
697k
    UINT64_C(4070573568), // VSUBHNv2i32
2654
697k
    UINT64_C(4069524992), // VSUBHNv4i16
2655
697k
    UINT64_C(4068476416), // VSUBHNv8i8
2656
697k
    UINT64_C(4070572544), // VSUBLsv2i64
2657
697k
    UINT64_C(4069523968), // VSUBLsv4i32
2658
697k
    UINT64_C(4068475392), // VSUBLsv8i16
2659
697k
    UINT64_C(4087349760), // VSUBLuv2i64
2660
697k
    UINT64_C(4086301184), // VSUBLuv4i32
2661
697k
    UINT64_C(4085252608), // VSUBLuv8i16
2662
697k
    UINT64_C(238029376),  // VSUBS
2663
697k
    UINT64_C(4070572800), // VSUBWsv2i64
2664
697k
    UINT64_C(4069524224), // VSUBWsv4i32
2665
697k
    UINT64_C(4068475648), // VSUBWsv8i16
2666
697k
    UINT64_C(4087350016), // VSUBWuv2i64
2667
697k
    UINT64_C(4086301440), // VSUBWuv4i32
2668
697k
    UINT64_C(4085252864), // VSUBWuv8i16
2669
697k
    UINT64_C(4062186752), // VSUBfd
2670
697k
    UINT64_C(4062186816), // VSUBfq
2671
697k
    UINT64_C(4063235328), // VSUBhd
2672
697k
    UINT64_C(4063235392), // VSUBhq
2673
697k
    UINT64_C(4076865600), // VSUBv16i8
2674
697k
    UINT64_C(4080011264), // VSUBv1i64
2675
697k
    UINT64_C(4078962688), // VSUBv2i32
2676
697k
    UINT64_C(4080011328), // VSUBv2i64
2677
697k
    UINT64_C(4077914112), // VSUBv4i16
2678
697k
    UINT64_C(4078962752), // VSUBv4i32
2679
697k
    UINT64_C(4077914176), // VSUBv8i16
2680
697k
    UINT64_C(4076865536), // VSUBv8i8
2681
697k
    UINT64_C(4088528896), // VSWPd
2682
697k
    UINT64_C(4088528960), // VSWPq
2683
697k
    UINT64_C(4088399872), // VTBL1
2684
697k
    UINT64_C(4088400128), // VTBL2
2685
697k
    UINT64_C(4088400384), // VTBL3
2686
697k
    UINT64_C(0),  // VTBL3Pseudo
2687
697k
    UINT64_C(4088400640), // VTBL4
2688
697k
    UINT64_C(0),  // VTBL4Pseudo
2689
697k
    UINT64_C(4088399936), // VTBX1
2690
697k
    UINT64_C(4088400192), // VTBX2
2691
697k
    UINT64_C(4088400448), // VTBX3
2692
697k
    UINT64_C(0),  // VTBX3Pseudo
2693
697k
    UINT64_C(4088400704), // VTBX4
2694
697k
    UINT64_C(0),  // VTBX4Pseudo
2695
697k
    UINT64_C(247335744),  // VTOSHD
2696
697k
    UINT64_C(247335232),  // VTOSHH
2697
697k
    UINT64_C(247335488),  // VTOSHS
2698
697k
    UINT64_C(247270208),  // VTOSIRD
2699
697k
    UINT64_C(247269696),  // VTOSIRH
2700
697k
    UINT64_C(247269952),  // VTOSIRS
2701
697k
    UINT64_C(247270336),  // VTOSIZD
2702
697k
    UINT64_C(247269824),  // VTOSIZH
2703
697k
    UINT64_C(247270080),  // VTOSIZS
2704
697k
    UINT64_C(247335872),  // VTOSLD
2705
697k
    UINT64_C(247335360),  // VTOSLH
2706
697k
    UINT64_C(247335616),  // VTOSLS
2707
697k
    UINT64_C(247401280),  // VTOUHD
2708
697k
    UINT64_C(247400768),  // VTOUHH
2709
697k
    UINT64_C(247401024),  // VTOUHS
2710
697k
    UINT64_C(247204672),  // VTOUIRD
2711
697k
    UINT64_C(247204160),  // VTOUIRH
2712
697k
    UINT64_C(247204416),  // VTOUIRS
2713
697k
    UINT64_C(247204800),  // VTOUIZD
2714
697k
    UINT64_C(247204288),  // VTOUIZH
2715
697k
    UINT64_C(247204544),  // VTOUIZS
2716
697k
    UINT64_C(247401408),  // VTOULD
2717
697k
    UINT64_C(247400896),  // VTOULH
2718
697k
    UINT64_C(247401152),  // VTOULS
2719
697k
    UINT64_C(4088791168), // VTRNd16
2720
697k
    UINT64_C(4089053312), // VTRNd32
2721
697k
    UINT64_C(4088529024), // VTRNd8
2722
697k
    UINT64_C(4088791232), // VTRNq16
2723
697k
    UINT64_C(4089053376), // VTRNq32
2724
697k
    UINT64_C(4088529088), // VTRNq8
2725
697k
    UINT64_C(4060088400), // VTSTv16i8
2726
697k
    UINT64_C(4062185488), // VTSTv2i32
2727
697k
    UINT64_C(4061136912), // VTSTv4i16
2728
697k
    UINT64_C(4062185552), // VTSTv4i32
2729
697k
    UINT64_C(4061136976), // VTSTv8i16
2730
697k
    UINT64_C(4060088336), // VTSTv8i8
2731
697k
    UINT64_C(4229958928), // VUDOTD
2732
697k
    UINT64_C(4263513360), // VUDOTDI
2733
697k
    UINT64_C(4229958992), // VUDOTQ
2734
697k
    UINT64_C(4263513424), // VUDOTQI
2735
697k
    UINT64_C(247139136),  // VUHTOD
2736
697k
    UINT64_C(247138624),  // VUHTOH
2737
697k
    UINT64_C(247138880),  // VUHTOS
2738
697k
    UINT64_C(246942528),  // VUITOD
2739
697k
    UINT64_C(246942016),  // VUITOH
2740
697k
    UINT64_C(246942272),  // VUITOS
2741
697k
    UINT64_C(247139264),  // VULTOD
2742
697k
    UINT64_C(247138752),  // VULTOH
2743
697k
    UINT64_C(247139008),  // VULTOS
2744
697k
    UINT64_C(4088791296), // VUZPd16
2745
697k
    UINT64_C(4088529152), // VUZPd8
2746
697k
    UINT64_C(4088791360), // VUZPq16
2747
697k
    UINT64_C(4089053504), // VUZPq32
2748
697k
    UINT64_C(4088529216), // VUZPq8
2749
697k
    UINT64_C(4088791424), // VZIPd16
2750
697k
    UINT64_C(4088529280), // VZIPd8
2751
697k
    UINT64_C(4088791488), // VZIPq16
2752
697k
    UINT64_C(4089053632), // VZIPq32
2753
697k
    UINT64_C(4088529344), // VZIPq8
2754
697k
    UINT64_C(139460608),  // sysLDMDA
2755
697k
    UINT64_C(141557760),  // sysLDMDA_UPD
2756
697k
    UINT64_C(156237824),  // sysLDMDB
2757
697k
    UINT64_C(158334976),  // sysLDMDB_UPD
2758
697k
    UINT64_C(147849216),  // sysLDMIA
2759
697k
    UINT64_C(149946368),  // sysLDMIA_UPD
2760
697k
    UINT64_C(164626432),  // sysLDMIB
2761
697k
    UINT64_C(166723584),  // sysLDMIB_UPD
2762
697k
    UINT64_C(138412032),  // sysSTMDA
2763
697k
    UINT64_C(140509184),  // sysSTMDA_UPD
2764
697k
    UINT64_C(155189248),  // sysSTMDB
2765
697k
    UINT64_C(157286400),  // sysSTMDB_UPD
2766
697k
    UINT64_C(146800640),  // sysSTMIA
2767
697k
    UINT64_C(148897792),  // sysSTMIA_UPD
2768
697k
    UINT64_C(163577856),  // sysSTMIB
2769
697k
    UINT64_C(165675008),  // sysSTMIB_UPD
2770
697k
    UINT64_C(4047503360), // t2ADCri
2771
697k
    UINT64_C(3946840064), // t2ADCrr
2772
697k
    UINT64_C(3946840064), // t2ADCrs
2773
697k
    UINT64_C(4043309056), // t2ADDri
2774
697k
    UINT64_C(4060086272), // t2ADDri12
2775
697k
    UINT64_C(3942645760), // t2ADDrr
2776
697k
    UINT64_C(3942645760), // t2ADDrs
2777
697k
    UINT64_C(4061069312), // t2ADR
2778
697k
    UINT64_C(4026531840), // t2ANDri
2779
697k
    UINT64_C(3925868544), // t2ANDrr
2780
697k
    UINT64_C(3925868544), // t2ANDrs
2781
697k
    UINT64_C(3931045920), // t2ASRri
2782
697k
    UINT64_C(4198559744), // t2ASRrr
2783
697k
    UINT64_C(4026568704), // t2B
2784
697k
    UINT64_C(4084137984), // t2BFC
2785
697k
    UINT64_C(4083154944), // t2BFI
2786
697k
    UINT64_C(4028628992), // t2BICri
2787
697k
    UINT64_C(3927965696), // t2BICrr
2788
697k
    UINT64_C(3927965696), // t2BICrs
2789
697k
    UINT64_C(4089483008), // t2BXJ
2790
697k
    UINT64_C(4026564608), // t2Bcc
2791
697k
    UINT64_C(3992977408), // t2CDP
2792
697k
    UINT64_C(4261412864), // t2CDP2
2793
697k
    UINT64_C(4089417519), // t2CLREX
2794
697k
    UINT64_C(4205899904), // t2CLZ
2795
697k
    UINT64_C(4044361472), // t2CMNri
2796
697k
    UINT64_C(3943698176), // t2CMNzrr
2797
697k
    UINT64_C(3943698176), // t2CMNzrs
2798
697k
    UINT64_C(4054847232), // t2CMPri
2799
697k
    UINT64_C(3954183936), // t2CMPrr
2800
697k
    UINT64_C(3954183936), // t2CMPrs
2801
697k
    UINT64_C(4088365312), // t2CPS1p
2802
697k
    UINT64_C(4088365056), // t2CPS2p
2803
697k
    UINT64_C(4088365312), // t2CPS3p
2804
697k
    UINT64_C(4206948480), // t2CRC32B
2805
697k
    UINT64_C(4207997056), // t2CRC32CB
2806
697k
    UINT64_C(4207997072), // t2CRC32CH
2807
697k
    UINT64_C(4207997088), // t2CRC32CW
2808
697k
    UINT64_C(4206948496), // t2CRC32H
2809
697k
    UINT64_C(4206948512), // t2CRC32W
2810
697k
    UINT64_C(4088365296), // t2DBG
2811
697k
    UINT64_C(4153376769), // t2DCPS1
2812
697k
    UINT64_C(4153376770), // t2DCPS2
2813
697k
    UINT64_C(4153376771), // t2DCPS3
2814
697k
    UINT64_C(4089417552), // t2DMB
2815
697k
    UINT64_C(4089417536), // t2DSB
2816
697k
    UINT64_C(4034920448), // t2EORri
2817
697k
    UINT64_C(3934257152), // t2EORrr
2818
697k
    UINT64_C(3934257152), // t2EORrs
2819
697k
    UINT64_C(4088365056), // t2HINT
2820
697k
    UINT64_C(4158685184), // t2HVC
2821
697k
    UINT64_C(4089417568), // t2ISB
2822
697k
    UINT64_C(48896),  // t2IT
2823
697k
    UINT64_C(0),  // t2Int_eh_sjlj_setjmp
2824
697k
    UINT64_C(0),  // t2Int_eh_sjlj_setjmp_nofp
2825
697k
    UINT64_C(3905949615), // t2LDA
2826
697k
    UINT64_C(3905949583), // t2LDAB
2827
697k
    UINT64_C(3905949679), // t2LDAEX
2828
697k
    UINT64_C(3905949647), // t2LDAEXB
2829
697k
    UINT64_C(3905945855), // t2LDAEXD
2830
697k
    UINT64_C(3905949663), // t2LDAEXH
2831
697k
    UINT64_C(3905949599), // t2LDAH
2832
697k
    UINT64_C(4249878528), // t2LDC2L_OFFSET
2833
697k
    UINT64_C(4241489920), // t2LDC2L_OPTION
2834
697k
    UINT64_C(4235198464), // t2LDC2L_POST
2835
697k
    UINT64_C(4251975680), // t2LDC2L_PRE
2836
697k
    UINT64_C(4245684224), // t2LDC2_OFFSET
2837
697k
    UINT64_C(4237295616), // t2LDC2_OPTION
2838
697k
    UINT64_C(4231004160), // t2LDC2_POST
2839
697k
    UINT64_C(4247781376), // t2LDC2_PRE
2840
697k
    UINT64_C(3981443072), // t2LDCL_OFFSET
2841
697k
    UINT64_C(3973054464), // t2LDCL_OPTION
2842
697k
    UINT64_C(3966763008), // t2LDCL_POST
2843
697k
    UINT64_C(3983540224), // t2LDCL_PRE
2844
697k
    UINT64_C(3977248768), // t2LDC_OFFSET
2845
697k
    UINT64_C(3968860160), // t2LDC_OPTION
2846
697k
    UINT64_C(3962568704), // t2LDC_POST
2847
697k
    UINT64_C(3979345920), // t2LDC_PRE
2848
697k
    UINT64_C(3910139904), // t2LDMDB
2849
697k
    UINT64_C(3912237056), // t2LDMDB_UPD
2850
697k
    UINT64_C(3901751296), // t2LDMIA
2851
697k
    UINT64_C(3903848448), // t2LDMIA_UPD
2852
697k
    UINT64_C(4161801728), // t2LDRBT
2853
697k
    UINT64_C(4161800448), // t2LDRB_POST
2854
697k
    UINT64_C(4161801472), // t2LDRB_PRE
2855
697k
    UINT64_C(4170186752), // t2LDRBi12
2856
697k
    UINT64_C(4161801216), // t2LDRBi8
2857
697k
    UINT64_C(4162781184), // t2LDRBpci
2858
697k
    UINT64_C(4161798144), // t2LDRBs
2859
697k
    UINT64_C(3899654144), // t2LDRD_POST
2860
697k
    UINT64_C(3916431360), // t2LDRD_PRE
2861
697k
    UINT64_C(3914334208), // t2LDRDi8
2862
697k
    UINT64_C(3897560832), // t2LDREX
2863
697k
    UINT64_C(3905949519), // t2LDREXB
2864
697k
    UINT64_C(3905945727), // t2LDREXD
2865
697k
    UINT64_C(3905949535), // t2LDREXH
2866
697k
    UINT64_C(4163898880), // t2LDRHT
2867
697k
    UINT64_C(4163897600), // t2LDRH_POST
2868
697k
    UINT64_C(4163898624), // t2LDRH_PRE
2869
697k
    UINT64_C(4172283904), // t2LDRHi12
2870
697k
    UINT64_C(4163898368), // t2LDRHi8
2871
697k
    UINT64_C(4164878336), // t2LDRHpci
2872
697k
    UINT64_C(4163895296), // t2LDRHs
2873
697k
    UINT64_C(4178578944), // t2LDRSBT
2874
697k
    UINT64_C(4178577664), // t2LDRSB_POST
2875
697k
    UINT64_C(4178578688), // t2LDRSB_PRE
2876
697k
    UINT64_C(4186963968), // t2LDRSBi12
2877
697k
    UINT64_C(4178578432), // t2LDRSBi8
2878
697k
    UINT64_C(4179558400), // t2LDRSBpci
2879
697k
    UINT64_C(4178575360), // t2LDRSBs
2880
697k
    UINT64_C(4180676096), // t2LDRSHT
2881
697k
    UINT64_C(4180674816), // t2LDRSH_POST
2882
697k
    UINT64_C(4180675840), // t2LDRSH_PRE
2883
697k
    UINT64_C(4189061120), // t2LDRSHi12
2884
697k
    UINT64_C(4180675584), // t2LDRSHi8
2885
697k
    UINT64_C(4181655552), // t2LDRSHpci
2886
697k
    UINT64_C(4180672512), // t2LDRSHs
2887
697k
    UINT64_C(4165996032), // t2LDRT
2888
697k
    UINT64_C(4165994752), // t2LDR_POST
2889
697k
    UINT64_C(4165995776), // t2LDR_PRE
2890
697k
    UINT64_C(4174381056), // t2LDRi12
2891
697k
    UINT64_C(4165995520), // t2LDRi8
2892
697k
    UINT64_C(4166975488), // t2LDRpci
2893
697k
    UINT64_C(4165992448), // t2LDRs
2894
697k
    UINT64_C(3931045888), // t2LSLri
2895
697k
    UINT64_C(4194365440), // t2LSLrr
2896
697k
    UINT64_C(3931045904), // t2LSRri
2897
697k
    UINT64_C(4196462592), // t2LSRrr
2898
697k
    UINT64_C(3992977424), // t2MCR
2899
697k
    UINT64_C(4261412880), // t2MCR2
2900
697k
    UINT64_C(3963617280), // t2MCRR
2901
697k
    UINT64_C(4232052736), // t2MCRR2
2902
697k
    UINT64_C(4211081216), // t2MLA
2903
697k
    UINT64_C(4211081232), // t2MLS
2904
697k
    UINT64_C(4072669184), // t2MOVTi16
2905
697k
    UINT64_C(4031709184), // t2MOVi
2906
697k
    UINT64_C(4064280576), // t2MOVi16
2907
697k
    UINT64_C(3931045888), // t2MOVr
2908
697k
    UINT64_C(3932094560), // t2MOVsra_flag
2909
697k
    UINT64_C(3932094544), // t2MOVsrl_flag
2910
697k
    UINT64_C(3994026000), // t2MRC
2911
697k
    UINT64_C(4262461456), // t2MRC2
2912
697k
    UINT64_C(3964665856), // t2MRRC
2913
697k
    UINT64_C(4233101312), // t2MRRC2
2914
697k
    UINT64_C(4092559360), // t2MRS_AR
2915
697k
    UINT64_C(4092559360), // t2MRS_M
2916
697k
    UINT64_C(4091576352), // t2MRSbanked
2917
697k
    UINT64_C(4093607936), // t2MRSsys_AR
2918
697k
    UINT64_C(4085284864), // t2MSR_AR
2919
697k
    UINT64_C(4085284864), // t2MSR_M
2920
697k
    UINT64_C(4085284896), // t2MSRbanked
2921
697k
    UINT64_C(4211142656), // t2MUL
2922
697k
    UINT64_C(4033806336), // t2MVNi
2923
697k
    UINT64_C(3933143040), // t2MVNr
2924
697k
    UINT64_C(3933143040), // t2MVNs
2925
697k
    UINT64_C(4032823296), // t2ORNri
2926
697k
    UINT64_C(3932160000), // t2ORNrr
2927
697k
    UINT64_C(3932160000), // t2ORNrs
2928
697k
    UINT64_C(4030726144), // t2ORRri
2929
697k
    UINT64_C(3930062848), // t2ORRrr
2930
697k
    UINT64_C(3930062848), // t2ORRrs
2931
697k
    UINT64_C(3938451456), // t2PKHBT
2932
697k
    UINT64_C(3938451488), // t2PKHTB
2933
697k
    UINT64_C(4172345344), // t2PLDWi12
2934
697k
    UINT64_C(4163959808), // t2PLDWi8
2935
697k
    UINT64_C(4163956736), // t2PLDWs
2936
697k
    UINT64_C(4170248192), // t2PLDi12
2937
697k
    UINT64_C(4161862656), // t2PLDi8
2938
697k
    UINT64_C(4162842624), // t2PLDpci
2939
697k
    UINT64_C(4161859584), // t2PLDs
2940
697k
    UINT64_C(4187025408), // t2PLIi12
2941
697k
    UINT64_C(4178639872), // t2PLIi8
2942
697k
    UINT64_C(4179619840), // t2PLIpci
2943
697k
    UINT64_C(4178636800), // t2PLIs
2944
697k
    UINT64_C(4202754176), // t2QADD
2945
697k
    UINT64_C(4203802640), // t2QADD16
2946
697k
    UINT64_C(4202754064), // t2QADD8
2947
697k
    UINT64_C(4204851216), // t2QASX
2948
697k
    UINT64_C(4202754192), // t2QDADD
2949
697k
    UINT64_C(4202754224), // t2QDSUB
2950
697k
    UINT64_C(4209045520), // t2QSAX
2951
697k
    UINT64_C(4202754208), // t2QSUB
2952
697k
    UINT64_C(4207996944), // t2QSUB16
2953
697k
    UINT64_C(4206948368), // t2QSUB8
2954
697k
    UINT64_C(4203802784), // t2RBIT
2955
697k
    UINT64_C(4203802752), // t2REV
2956
697k
    UINT64_C(4203802768), // t2REV16
2957
697k
    UINT64_C(4203802800), // t2REVSH
2958
697k
    UINT64_C(3893411840), // t2RFEDB
2959
697k
    UINT64_C(3895508992), // t2RFEDBW
2960
697k
    UINT64_C(3918577664), // t2RFEIA
2961
697k
    UINT64_C(3920674816), // t2RFEIAW
2962
697k
    UINT64_C(3931045936), // t2RORri
2963
697k
    UINT64_C(4200656896), // t2RORrr
2964
697k
    UINT64_C(3931045936), // t2RRX
2965
697k
    UINT64_C(4055891968), // t2RSBri
2966
697k
    UINT64_C(3955228672), // t2RSBrr
2967
697k
    UINT64_C(3955228672), // t2RSBrs
2968
697k
    UINT64_C(4203802624), // t2SADD16
2969
697k
    UINT64_C(4202754048), // t2SADD8
2970
697k
    UINT64_C(4204851200), // t2SASX
2971
697k
    UINT64_C(4049600512), // t2SBCri
2972
697k
    UINT64_C(3948937216), // t2SBCrr
2973
697k
    UINT64_C(3948937216), // t2SBCrs
2974
697k
    UINT64_C(4081057792), // t2SBFX
2975
697k
    UINT64_C(4220580080), // t2SDIV
2976
697k
    UINT64_C(4204851328), // t2SEL
2977
697k
    UINT64_C(46608),  // t2SETPAN
2978
697k
    UINT64_C(3917474175), // t2SG
2979
697k
    UINT64_C(4203802656), // t2SHADD16
2980
697k
    UINT64_C(4202754080), // t2SHADD8
2981
697k
    UINT64_C(4204851232), // t2SHASX
2982
697k
    UINT64_C(4209045536), // t2SHSAX
2983
697k
    UINT64_C(4207996960), // t2SHSUB16
2984
697k
    UINT64_C(4206948384), // t2SHSUB8
2985
697k
    UINT64_C(4159733760), // t2SMC
2986
697k
    UINT64_C(4212129792), // t2SMLABB
2987
697k
    UINT64_C(4212129808), // t2SMLABT
2988
697k
    UINT64_C(4213178368), // t2SMLAD
2989
697k
    UINT64_C(4213178384), // t2SMLADX
2990
697k
    UINT64_C(4223664128), // t2SMLAL
2991
697k
    UINT64_C(4223664256), // t2SMLALBB
2992
697k
    UINT64_C(4223664272), // t2SMLALBT
2993
697k
    UINT64_C(4223664320), // t2SMLALD
2994
697k
    UINT64_C(4223664336), // t2SMLALDX
2995
697k
    UINT64_C(4223664288), // t2SMLALTB
2996
697k
    UINT64_C(4223664304), // t2SMLALTT
2997
697k
    UINT64_C(4212129824), // t2SMLATB
2998
697k
    UINT64_C(4212129840), // t2SMLATT
2999
697k
    UINT64_C(4214226944), // t2SMLAWB
3000
697k
    UINT64_C(4214226960), // t2SMLAWT
3001
697k
    UINT64_C(4215275520), // t2SMLSD
3002
697k
    UINT64_C(4215275536), // t2SMLSDX
3003
697k
    UINT64_C(4224712896), // t2SMLSLD
3004
697k
    UINT64_C(4224712912), // t2SMLSLDX
3005
697k
    UINT64_C(4216324096), // t2SMMLA
3006
697k
    UINT64_C(4216324112), // t2SMMLAR
3007
697k
    UINT64_C(4217372672), // t2SMMLS
3008
697k
    UINT64_C(4217372688), // t2SMMLSR
3009
697k
    UINT64_C(4216385536), // t2SMMUL
3010
697k
    UINT64_C(4216385552), // t2SMMULR
3011
697k
    UINT64_C(4213239808), // t2SMUAD
3012
697k
    UINT64_C(4213239824), // t2SMUADX
3013
697k
    UINT64_C(4212191232), // t2SMULBB
3014
697k
    UINT64_C(4212191248), // t2SMULBT
3015
697k
    UINT64_C(4219469824), // t2SMULL
3016
697k
    UINT64_C(4212191264), // t2SMULTB
3017
697k
    UINT64_C(4212191280), // t2SMULTT
3018
697k
    UINT64_C(4214288384), // t2SMULWB
3019
697k
    UINT64_C(4214288400), // t2SMULWT
3020
697k
    UINT64_C(4215336960), // t2SMUSD
3021
697k
    UINT64_C(4215336976), // t2SMUSDX
3022
697k
    UINT64_C(3893215232), // t2SRSDB
3023
697k
    UINT64_C(3895312384), // t2SRSDB_UPD
3024
697k
    UINT64_C(3918381056), // t2SRSIA
3025
697k
    UINT64_C(3920478208), // t2SRSIA_UPD
3026
697k
    UINT64_C(4076863488), // t2SSAT
3027
697k
    UINT64_C(4078960640), // t2SSAT16
3028
697k
    UINT64_C(4209045504), // t2SSAX
3029
697k
    UINT64_C(4207996928), // t2SSUB16
3030
697k
    UINT64_C(4206948352), // t2SSUB8
3031
697k
    UINT64_C(4248829952), // t2STC2L_OFFSET
3032
697k
    UINT64_C(4240441344), // t2STC2L_OPTION
3033
697k
    UINT64_C(4234149888), // t2STC2L_POST
3034
697k
    UINT64_C(4250927104), // t2STC2L_PRE
3035
697k
    UINT64_C(4244635648), // t2STC2_OFFSET
3036
697k
    UINT64_C(4236247040), // t2STC2_OPTION
3037
697k
    UINT64_C(4229955584), // t2STC2_POST
3038
697k
    UINT64_C(4246732800), // t2STC2_PRE
3039
697k
    UINT64_C(3980394496), // t2STCL_OFFSET
3040
697k
    UINT64_C(3972005888), // t2STCL_OPTION
3041
697k
    UINT64_C(3965714432), // t2STCL_POST
3042
697k
    UINT64_C(3982491648), // t2STCL_PRE
3043
697k
    UINT64_C(3976200192), // t2STC_OFFSET
3044
697k
    UINT64_C(3967811584), // t2STC_OPTION
3045
697k
    UINT64_C(3961520128), // t2STC_POST
3046
697k
    UINT64_C(3978297344), // t2STC_PRE
3047
697k
    UINT64_C(3904901039), // t2STL
3048
697k
    UINT64_C(3904901007), // t2STLB
3049
697k
    UINT64_C(3904901088), // t2STLEX
3050
697k
    UINT64_C(3904901056), // t2STLEXB
3051
697k
    UINT64_C(3904897264), // t2STLEXD
3052
697k
    UINT64_C(3904901072), // t2STLEXH
3053
697k
    UINT64_C(3904901023), // t2STLH
3054
697k
    UINT64_C(3909091328), // t2STMDB
3055
697k
    UINT64_C(3911188480), // t2STMDB_UPD
3056
697k
    UINT64_C(3900702720), // t2STMIA
3057
697k
    UINT64_C(3902799872), // t2STMIA_UPD
3058
697k
    UINT64_C(4160753152), // t2STRBT
3059
697k
    UINT64_C(4160751872), // t2STRB_POST
3060
697k
    UINT64_C(4160752896), // t2STRB_PRE
3061
697k
    UINT64_C(4169138176), // t2STRBi12
3062
697k
    UINT64_C(4160752640), // t2STRBi8
3063
697k
    UINT64_C(4160749568), // t2STRBs
3064
697k
    UINT64_C(3898605568), // t2STRD_POST
3065
697k
    UINT64_C(3915382784), // t2STRD_PRE
3066
697k
    UINT64_C(3913285632), // t2STRDi8
3067
697k
    UINT64_C(3896508416), // t2STREX
3068
697k
    UINT64_C(3904900928), // t2STREXB
3069
697k
    UINT64_C(3904897136), // t2STREXD
3070
697k
    UINT64_C(3904900944), // t2STREXH
3071
697k
    UINT64_C(4162850304), // t2STRHT
3072
697k
    UINT64_C(4162849024), // t2STRH_POST
3073
697k
    UINT64_C(4162850048), // t2STRH_PRE
3074
697k
    UINT64_C(4171235328), // t2STRHi12
3075
697k
    UINT64_C(4162849792), // t2STRHi8
3076
697k
    UINT64_C(4162846720), // t2STRHs
3077
697k
    UINT64_C(4164947456), // t2STRT
3078
697k
    UINT64_C(4164946176), // t2STR_POST
3079
697k
    UINT64_C(4164947200), // t2STR_PRE
3080
697k
    UINT64_C(4173332480), // t2STRi12
3081
697k
    UINT64_C(4164946944), // t2STRi8
3082
697k
    UINT64_C(4164943872), // t2STRs
3083
697k
    UINT64_C(4091449088), // t2SUBS_PC_LR
3084
697k
    UINT64_C(4053794816), // t2SUBri
3085
697k
    UINT64_C(4070572032), // t2SUBri12
3086
697k
    UINT64_C(3953131520), // t2SUBrr
3087
697k
    UINT64_C(3953131520), // t2SUBrs
3088
697k
    UINT64_C(4198559872), // t2SXTAB
3089
697k
    UINT64_C(4196462720), // t2SXTAB16
3090
697k
    UINT64_C(4194365568), // t2SXTAH
3091
697k
    UINT64_C(4199542912), // t2SXTB
3092
697k
    UINT64_C(4197445760), // t2SXTB16
3093
697k
    UINT64_C(4195348608), // t2SXTH
3094
697k
    UINT64_C(3906007040), // t2TBB
3095
697k
    UINT64_C(3906007056), // t2TBH
3096
697k
    UINT64_C(4035972864), // t2TEQri
3097
697k
    UINT64_C(3935309568), // t2TEQrr
3098
697k
    UINT64_C(3935309568), // t2TEQrs
3099
697k
    UINT64_C(4088365074), // t2TSB
3100
697k
    UINT64_C(4027584256), // t2TSTri
3101
697k
    UINT64_C(3926920960), // t2TSTrr
3102
697k
    UINT64_C(3926920960), // t2TSTrs
3103
697k
    UINT64_C(3896569856), // t2TT
3104
697k
    UINT64_C(3896569984), // t2TTA
3105
697k
    UINT64_C(3896570048), // t2TTAT
3106
697k
    UINT64_C(3896569920), // t2TTT
3107
697k
    UINT64_C(4203802688), // t2UADD16
3108
697k
    UINT64_C(4202754112), // t2UADD8
3109
697k
    UINT64_C(4204851264), // t2UASX
3110
697k
    UINT64_C(4089446400), // t2UBFX
3111
697k
    UINT64_C(4159741952), // t2UDF
3112
697k
    UINT64_C(4222677232), // t2UDIV
3113
697k
    UINT64_C(4203802720), // t2UHADD16
3114
697k
    UINT64_C(4202754144), // t2UHADD8
3115
697k
    UINT64_C(4204851296), // t2UHASX
3116
697k
    UINT64_C(4209045600), // t2UHSAX
3117
697k
    UINT64_C(4207997024), // t2UHSUB16
3118
697k
    UINT64_C(4206948448), // t2UHSUB8
3119
697k
    UINT64_C(4225761376), // t2UMAAL
3120
697k
    UINT64_C(4225761280), // t2UMLAL
3121
697k
    UINT64_C(4221566976), // t2UMULL
3122
697k
    UINT64_C(4203802704), // t2UQADD16
3123
697k
    UINT64_C(4202754128), // t2UQADD8
3124
697k
    UINT64_C(4204851280), // t2UQASX
3125
697k
    UINT64_C(4209045584), // t2UQSAX
3126
697k
    UINT64_C(4207997008), // t2UQSUB16
3127
697k
    UINT64_C(4206948432), // t2UQSUB8
3128
697k
    UINT64_C(4218482688), // t2USAD8
3129
697k
    UINT64_C(4218421248), // t2USADA8
3130
697k
    UINT64_C(4085252096), // t2USAT
3131
697k
    UINT64_C(4087349248), // t2USAT16
3132
697k
    UINT64_C(4209045568), // t2USAX
3133
697k
    UINT64_C(4207996992), // t2USUB16
3134
697k
    UINT64_C(4206948416), // t2USUB8
3135
697k
    UINT64_C(4199608448), // t2UXTAB
3136
697k
    UINT64_C(4197511296), // t2UXTAB16
3137
697k
    UINT64_C(4195414144), // t2UXTAH
3138
697k
    UINT64_C(4200591488), // t2UXTB
3139
697k
    UINT64_C(4198494336), // t2UXTB16
3140
697k
    UINT64_C(4196397184), // t2UXTH
3141
697k
    UINT64_C(16704),  // tADC
3142
697k
    UINT64_C(17408),  // tADDhirr
3143
697k
    UINT64_C(7168), // tADDi3
3144
697k
    UINT64_C(12288),  // tADDi8
3145
697k
    UINT64_C(17512),  // tADDrSP
3146
697k
    UINT64_C(43008),  // tADDrSPi
3147
697k
    UINT64_C(6144), // tADDrr
3148
697k
    UINT64_C(45056),  // tADDspi
3149
697k
    UINT64_C(17541),  // tADDspr
3150
697k
    UINT64_C(40960),  // tADR
3151
697k
    UINT64_C(16384),  // tAND
3152
697k
    UINT64_C(4096), // tASRri
3153
697k
    UINT64_C(16640),  // tASRrr
3154
697k
    UINT64_C(57344),  // tB
3155
697k
    UINT64_C(17280),  // tBIC
3156
697k
    UINT64_C(48640),  // tBKPT
3157
697k
    UINT64_C(4026585088), // tBL
3158
697k
    UINT64_C(18308),  // tBLXNSr
3159
697k
    UINT64_C(4026580992), // tBLXi
3160
697k
    UINT64_C(18304),  // tBLXr
3161
697k
    UINT64_C(18176),  // tBX
3162
697k
    UINT64_C(18180),  // tBXNS
3163
697k
    UINT64_C(53248),  // tBcc
3164
697k
    UINT64_C(47360),  // tCBNZ
3165
697k
    UINT64_C(45312),  // tCBZ
3166
697k
    UINT64_C(17088),  // tCMNz
3167
697k
    UINT64_C(17664),  // tCMPhir
3168
697k
    UINT64_C(10240),  // tCMPi8
3169
697k
    UINT64_C(17024),  // tCMPr
3170
697k
    UINT64_C(46688),  // tCPS
3171
697k
    UINT64_C(16448),  // tEOR
3172
697k
    UINT64_C(48896),  // tHINT
3173
697k
    UINT64_C(47744),  // tHLT
3174
697k
    UINT64_C(0),  // tInt_WIN_eh_sjlj_longjmp
3175
697k
    UINT64_C(0),  // tInt_eh_sjlj_longjmp
3176
697k
    UINT64_C(0),  // tInt_eh_sjlj_setjmp
3177
697k
    UINT64_C(51200),  // tLDMIA
3178
697k
    UINT64_C(30720),  // tLDRBi
3179
697k
    UINT64_C(23552),  // tLDRBr
3180
697k
    UINT64_C(34816),  // tLDRHi
3181
697k
    UINT64_C(23040),  // tLDRHr
3182
697k
    UINT64_C(22016),  // tLDRSB
3183
697k
    UINT64_C(24064),  // tLDRSH
3184
697k
    UINT64_C(26624),  // tLDRi
3185
697k
    UINT64_C(18432),  // tLDRpci
3186
697k
    UINT64_C(22528),  // tLDRr
3187
697k
    UINT64_C(38912),  // tLDRspi
3188
697k
    UINT64_C(0),  // tLSLri
3189
697k
    UINT64_C(16512),  // tLSLrr
3190
697k
    UINT64_C(2048), // tLSRri
3191
697k
    UINT64_C(16576),  // tLSRrr
3192
697k
    UINT64_C(0),  // tMOVSr
3193
697k
    UINT64_C(8192), // tMOVi8
3194
697k
    UINT64_C(17920),  // tMOVr
3195
697k
    UINT64_C(17216),  // tMUL
3196
697k
    UINT64_C(17344),  // tMVN
3197
697k
    UINT64_C(17152),  // tORR
3198
697k
    UINT64_C(17528),  // tPICADD
3199
697k
    UINT64_C(48128),  // tPOP
3200
697k
    UINT64_C(46080),  // tPUSH
3201
697k
    UINT64_C(47616),  // tREV
3202
697k
    UINT64_C(47680),  // tREV16
3203
697k
    UINT64_C(47808),  // tREVSH
3204
697k
    UINT64_C(16832),  // tROR
3205
697k
    UINT64_C(16960),  // tRSB
3206
697k
    UINT64_C(16768),  // tSBC
3207
697k
    UINT64_C(46672),  // tSETEND
3208
697k
    UINT64_C(49152),  // tSTMIA_UPD
3209
697k
    UINT64_C(28672),  // tSTRBi
3210
697k
    UINT64_C(21504),  // tSTRBr
3211
697k
    UINT64_C(32768),  // tSTRHi
3212
697k
    UINT64_C(20992),  // tSTRHr
3213
697k
    UINT64_C(24576),  // tSTRi
3214
697k
    UINT64_C(20480),  // tSTRr
3215
697k
    UINT64_C(36864),  // tSTRspi
3216
697k
    UINT64_C(7680), // tSUBi3
3217
697k
    UINT64_C(14336),  // tSUBi8
3218
697k
    UINT64_C(6656), // tSUBrr
3219
697k
    UINT64_C(45184),  // tSUBspi
3220
697k
    UINT64_C(57088),  // tSVC
3221
697k
    UINT64_C(45632),  // tSXTB
3222
697k
    UINT64_C(45568),  // tSXTH
3223
697k
    UINT64_C(57086),  // tTRAP
3224
697k
    UINT64_C(16896),  // tTST
3225
697k
    UINT64_C(56832),  // tUDF
3226
697k
    UINT64_C(45760),  // tUXTB
3227
697k
    UINT64_C(45696),  // tUXTH
3228
697k
    UINT64_C(57081),  // t__brkdiv0
3229
697k
    UINT64_C(0)
3230
697k
  };
3231
697k
  const unsigned opcode = MI.getOpcode();
3232
697k
  uint64_t Value = InstBits[opcode];
3233
697k
  uint64_t op = 0;
3234
697k
  (void)op;  // suppress warning
3235
697k
  switch (opcode) {
3236
697k
    case ARM::CLREX:
3237
118
    case ARM::TRAP:
3238
118
    case ARM::TRAPNaCl:
3239
118
    case ARM::TSB:
3240
118
    case ARM::VLD1LNq16Pseudo:
3241
118
    case ARM::VLD1LNq16Pseudo_UPD:
3242
118
    case ARM::VLD1LNq32Pseudo:
3243
118
    case ARM::VLD1LNq32Pseudo_UPD:
3244
118
    case ARM::VLD1LNq8Pseudo:
3245
118
    case ARM::VLD1LNq8Pseudo_UPD:
3246
118
    case ARM::VLD1d16QPseudo:
3247
118
    case ARM::VLD1d16TPseudo:
3248
118
    case ARM::VLD1d32QPseudo:
3249
118
    case ARM::VLD1d32TPseudo:
3250
118
    case ARM::VLD1d64QPseudo:
3251
118
    case ARM::VLD1d64QPseudoWB_fixed:
3252
118
    case ARM::VLD1d64QPseudoWB_register:
3253
118
    case ARM::VLD1d64TPseudo:
3254
118
    case ARM::VLD1d64TPseudoWB_fixed:
3255
118
    case ARM::VLD1d64TPseudoWB_register:
3256
118
    case ARM::VLD1d8QPseudo:
3257
118
    case ARM::VLD1d8TPseudo:
3258
118
    case ARM::VLD1q16HighQPseudo:
3259
118
    case ARM::VLD1q16HighTPseudo:
3260
118
    case ARM::VLD1q16LowQPseudo_UPD:
3261
118
    case ARM::VLD1q16LowTPseudo_UPD:
3262
118
    case ARM::VLD1q32HighQPseudo:
3263
118
    case ARM::VLD1q32HighTPseudo:
3264
118
    case ARM::VLD1q32LowQPseudo_UPD:
3265
118
    case ARM::VLD1q32LowTPseudo_UPD:
3266
118
    case ARM::VLD1q64HighQPseudo:
3267
118
    case ARM::VLD1q64HighTPseudo:
3268
118
    case ARM::VLD1q64LowQPseudo_UPD:
3269
118
    case ARM::VLD1q64LowTPseudo_UPD:
3270
118
    case ARM::VLD1q8HighQPseudo:
3271
118
    case ARM::VLD1q8HighTPseudo:
3272
118
    case ARM::VLD1q8LowQPseudo_UPD:
3273
118
    case ARM::VLD1q8LowTPseudo_UPD:
3274
118
    case ARM::VLD2DUPq16EvenPseudo:
3275
118
    case ARM::VLD2DUPq16OddPseudo:
3276
118
    case ARM::VLD2DUPq32EvenPseudo:
3277
118
    case ARM::VLD2DUPq32OddPseudo:
3278
118
    case ARM::VLD2DUPq8EvenPseudo:
3279
118
    case ARM::VLD2DUPq8OddPseudo:
3280
118
    case ARM::VLD2LNd16Pseudo:
3281
118
    case ARM::VLD2LNd16Pseudo_UPD:
3282
118
    case ARM::VLD2LNd32Pseudo:
3283
118
    case ARM::VLD2LNd32Pseudo_UPD:
3284
118
    case ARM::VLD2LNd8Pseudo:
3285
118
    case ARM::VLD2LNd8Pseudo_UPD:
3286
118
    case ARM::VLD2LNq16Pseudo:
3287
118
    case ARM::VLD2LNq16Pseudo_UPD:
3288
118
    case ARM::VLD2LNq32Pseudo:
3289
118
    case ARM::VLD2LNq32Pseudo_UPD:
3290
118
    case ARM::VLD2q16Pseudo:
3291
118
    case ARM::VLD2q16PseudoWB_fixed:
3292
118
    case ARM::VLD2q16PseudoWB_register:
3293
118
    case ARM::VLD2q32Pseudo:
3294
118
    case ARM::VLD2q32PseudoWB_fixed:
3295
118
    case ARM::VLD2q32PseudoWB_register:
3296
118
    case ARM::VLD2q8Pseudo:
3297
118
    case ARM::VLD2q8PseudoWB_fixed:
3298
118
    case ARM::VLD2q8PseudoWB_register:
3299
118
    case ARM::VLD3DUPd16Pseudo:
3300
118
    case ARM::VLD3DUPd16Pseudo_UPD:
3301
118
    case ARM::VLD3DUPd32Pseudo:
3302
118
    case ARM::VLD3DUPd32Pseudo_UPD:
3303
118
    case ARM::VLD3DUPd8Pseudo:
3304
118
    case ARM::VLD3DUPd8Pseudo_UPD:
3305
118
    case ARM::VLD3DUPq16EvenPseudo:
3306
118
    case ARM::VLD3DUPq16OddPseudo:
3307
118
    case ARM::VLD3DUPq32EvenPseudo:
3308
118
    case ARM::VLD3DUPq32OddPseudo:
3309
118
    case ARM::VLD3DUPq8EvenPseudo:
3310
118
    case ARM::VLD3DUPq8OddPseudo:
3311
118
    case ARM::VLD3LNd16Pseudo:
3312
118
    case ARM::VLD3LNd16Pseudo_UPD:
3313
118
    case ARM::VLD3LNd32Pseudo:
3314
118
    case ARM::VLD3LNd32Pseudo_UPD:
3315
118
    case ARM::VLD3LNd8Pseudo:
3316
118
    case ARM::VLD3LNd8Pseudo_UPD:
3317
118
    case ARM::VLD3LNq16Pseudo:
3318
118
    case ARM::VLD3LNq16Pseudo_UPD:
3319
118
    case ARM::VLD3LNq32Pseudo:
3320
118
    case ARM::VLD3LNq32Pseudo_UPD:
3321
118
    case ARM::VLD3d16Pseudo:
3322
118
    case ARM::VLD3d16Pseudo_UPD:
3323
118
    case ARM::VLD3d32Pseudo:
3324
118
    case ARM::VLD3d32Pseudo_UPD:
3325
118
    case ARM::VLD3d8Pseudo:
3326
118
    case ARM::VLD3d8Pseudo_UPD:
3327
118
    case ARM::VLD3q16Pseudo_UPD:
3328
118
    case ARM::VLD3q16oddPseudo:
3329
118
    case ARM::VLD3q16oddPseudo_UPD:
3330
118
    case ARM::VLD3q32Pseudo_UPD:
3331
118
    case ARM::VLD3q32oddPseudo:
3332
118
    case ARM::VLD3q32oddPseudo_UPD:
3333
118
    case ARM::VLD3q8Pseudo_UPD:
3334
118
    case ARM::VLD3q8oddPseudo:
3335
118
    case ARM::VLD3q8oddPseudo_UPD:
3336
118
    case ARM::VLD4DUPd16Pseudo:
3337
118
    case ARM::VLD4DUPd16Pseudo_UPD:
3338
118
    case ARM::VLD4DUPd32Pseudo:
3339
118
    case ARM::VLD4DUPd32Pseudo_UPD:
3340
118
    case ARM::VLD4DUPd8Pseudo:
3341
118
    case ARM::VLD4DUPd8Pseudo_UPD:
3342
118
    case ARM::VLD4DUPq16EvenPseudo:
3343
118
    case ARM::VLD4DUPq16OddPseudo:
3344
118
    case ARM::VLD4DUPq32EvenPseudo:
3345
118
    case ARM::VLD4DUPq32OddPseudo:
3346
118
    case ARM::VLD4DUPq8EvenPseudo:
3347
118
    case ARM::VLD4DUPq8OddPseudo:
3348
118
    case ARM::VLD4LNd16Pseudo:
3349
118
    case ARM::VLD4LNd16Pseudo_UPD:
3350
118
    case ARM::VLD4LNd32Pseudo:
3351
118
    case ARM::VLD4LNd32Pseudo_UPD:
3352
118
    case ARM::VLD4LNd8Pseudo:
3353
118
    case ARM::VLD4LNd8Pseudo_UPD:
3354
118
    case ARM::VLD4LNq16Pseudo:
3355
118
    case ARM::VLD4LNq16Pseudo_UPD:
3356
118
    case ARM::VLD4LNq32Pseudo:
3357
118
    case ARM::VLD4LNq32Pseudo_UPD:
3358
118
    case ARM::VLD4d16Pseudo:
3359
118
    case ARM::VLD4d16Pseudo_UPD:
3360
118
    case ARM::VLD4d32Pseudo:
3361
118
    case ARM::VLD4d32Pseudo_UPD:
3362
118
    case ARM::VLD4d8Pseudo:
3363
118
    case ARM::VLD4d8Pseudo_UPD:
3364
118
    case ARM::VLD4q16Pseudo_UPD:
3365
118
    case ARM::VLD4q16oddPseudo:
3366
118
    case ARM::VLD4q16oddPseudo_UPD:
3367
118
    case ARM::VLD4q32Pseudo_UPD:
3368
118
    case ARM::VLD4q32oddPseudo:
3369
118
    case ARM::VLD4q32oddPseudo_UPD:
3370
118
    case ARM::VLD4q8Pseudo_UPD:
3371
118
    case ARM::VLD4q8oddPseudo:
3372
118
    case ARM::VLD4q8oddPseudo_UPD:
3373
118
    case ARM::VLDMQIA:
3374
118
    case ARM::VST1LNq16Pseudo:
3375
118
    case ARM::VST1LNq16Pseudo_UPD:
3376
118
    case ARM::VST1LNq32Pseudo:
3377
118
    case ARM::VST1LNq32Pseudo_UPD:
3378
118
    case ARM::VST1LNq8Pseudo:
3379
118
    case ARM::VST1LNq8Pseudo_UPD:
3380
118
    case ARM::VST1d16QPseudo:
3381
118
    case ARM::VST1d16TPseudo:
3382
118
    case ARM::VST1d32QPseudo:
3383
118
    case ARM::VST1d32TPseudo:
3384
118
    case ARM::VST1d64QPseudo:
3385
118
    case ARM::VST1d64QPseudoWB_fixed:
3386
118
    case ARM::VST1d64QPseudoWB_register:
3387
118
    case ARM::VST1d64TPseudo:
3388
118
    case ARM::VST1d64TPseudoWB_fixed:
3389
118
    case ARM::VST1d64TPseudoWB_register:
3390
118
    case ARM::VST1d8QPseudo:
3391
118
    case ARM::VST1d8TPseudo:
3392
118
    case ARM::VST1q16HighQPseudo:
3393
118
    case ARM::VST1q16HighTPseudo:
3394
118
    case ARM::VST1q16LowQPseudo_UPD:
3395
118
    case ARM::VST1q16LowTPseudo_UPD:
3396
118
    case ARM::VST1q32HighQPseudo:
3397
118
    case ARM::VST1q32HighTPseudo:
3398
118
    case ARM::VST1q32LowQPseudo_UPD:
3399
118
    case ARM::VST1q32LowTPseudo_UPD:
3400
118
    case ARM::VST1q64HighQPseudo:
3401
118
    case ARM::VST1q64HighTPseudo:
3402
118
    case ARM::VST1q64LowQPseudo_UPD:
3403
118
    case ARM::VST1q64LowTPseudo_UPD:
3404
118
    case ARM::VST1q8HighQPseudo:
3405
118
    case ARM::VST1q8HighTPseudo:
3406
118
    case ARM::VST1q8LowQPseudo_UPD:
3407
118
    case ARM::VST1q8LowTPseudo_UPD:
3408
118
    case ARM::VST2LNd16Pseudo:
3409
118
    case ARM::VST2LNd16Pseudo_UPD:
3410
118
    case ARM::VST2LNd32Pseudo:
3411
118
    case ARM::VST2LNd32Pseudo_UPD:
3412
118
    case ARM::VST2LNd8Pseudo:
3413
118
    case ARM::VST2LNd8Pseudo_UPD:
3414
118
    case ARM::VST2LNq16Pseudo:
3415
118
    case ARM::VST2LNq16Pseudo_UPD:
3416
118
    case ARM::VST2LNq32Pseudo:
3417
118
    case ARM::VST2LNq32Pseudo_UPD:
3418
118
    case ARM::VST2q16Pseudo:
3419
118
    case ARM::VST2q16PseudoWB_fixed:
3420
118
    case ARM::VST2q16PseudoWB_register:
3421
118
    case ARM::VST2q32Pseudo:
3422
118
    case ARM::VST2q32PseudoWB_fixed:
3423
118
    case ARM::VST2q32PseudoWB_register:
3424
118
    case ARM::VST2q8Pseudo:
3425
118
    case ARM::VST2q8PseudoWB_fixed:
3426
118
    case ARM::VST2q8PseudoWB_register:
3427
118
    case ARM::VST3LNd16Pseudo:
3428
118
    case ARM::VST3LNd16Pseudo_UPD:
3429
118
    case ARM::VST3LNd32Pseudo:
3430
118
    case ARM::VST3LNd32Pseudo_UPD:
3431
118
    case ARM::VST3LNd8Pseudo:
3432
118
    case ARM::VST3LNd8Pseudo_UPD:
3433
118
    case ARM::VST3LNq16Pseudo:
3434
118
    case ARM::VST3LNq16Pseudo_UPD:
3435
118
    case ARM::VST3LNq32Pseudo:
3436
118
    case ARM::VST3LNq32Pseudo_UPD:
3437
118
    case ARM::VST3d16Pseudo:
3438
118
    case ARM::VST3d16Pseudo_UPD:
3439
118
    case ARM::VST3d32Pseudo:
3440
118
    case ARM::VST3d32Pseudo_UPD:
3441
118
    case ARM::VST3d8Pseudo:
3442
118
    case ARM::VST3d8Pseudo_UPD:
3443
118
    case ARM::VST3q16Pseudo_UPD:
3444
118
    case ARM::VST3q16oddPseudo:
3445
118
    case ARM::VST3q16oddPseudo_UPD:
3446
118
    case ARM::VST3q32Pseudo_UPD:
3447
118
    case ARM::VST3q32oddPseudo:
3448
118
    case ARM::VST3q32oddPseudo_UPD:
3449
118
    case ARM::VST3q8Pseudo_UPD:
3450
118
    case ARM::VST3q8oddPseudo:
3451
118
    case ARM::VST3q8oddPseudo_UPD:
3452
118
    case ARM::VST4LNd16Pseudo:
3453
118
    case ARM::VST4LNd16Pseudo_UPD:
3454
118
    case ARM::VST4LNd32Pseudo:
3455
118
    case ARM::VST4LNd32Pseudo_UPD:
3456
118
    case ARM::VST4LNd8Pseudo:
3457
118
    case ARM::VST4LNd8Pseudo_UPD:
3458
118
    case ARM::VST4LNq16Pseudo:
3459
118
    case ARM::VST4LNq16Pseudo_UPD:
3460
118
    case ARM::VST4LNq32Pseudo:
3461
118
    case ARM::VST4LNq32Pseudo_UPD:
3462
118
    case ARM::VST4d16Pseudo:
3463
118
    case ARM::VST4d16Pseudo_UPD:
3464
118
    case ARM::VST4d32Pseudo:
3465
118
    case ARM::VST4d32Pseudo_UPD:
3466
118
    case ARM::VST4d8Pseudo:
3467
118
    case ARM::VST4d8Pseudo_UPD:
3468
118
    case ARM::VST4q16Pseudo_UPD:
3469
118
    case ARM::VST4q16oddPseudo:
3470
118
    case ARM::VST4q16oddPseudo_UPD:
3471
118
    case ARM::VST4q32Pseudo_UPD:
3472
118
    case ARM::VST4q32oddPseudo:
3473
118
    case ARM::VST4q32oddPseudo_UPD:
3474
118
    case ARM::VST4q8Pseudo_UPD:
3475
118
    case ARM::VST4q8oddPseudo:
3476
118
    case ARM::VST4q8oddPseudo_UPD:
3477
118
    case ARM::VSTMQIA:
3478
118
    case ARM::VTBL3Pseudo:
3479
118
    case ARM::VTBL4Pseudo:
3480
118
    case ARM::VTBX3Pseudo:
3481
118
    case ARM::VTBX4Pseudo:
3482
118
    case ARM::t2CLREX:
3483
118
    case ARM::t2DCPS1:
3484
118
    case ARM::t2DCPS2:
3485
118
    case ARM::t2DCPS3:
3486
118
    case ARM::t2Int_eh_sjlj_setjmp:
3487
118
    case ARM::t2Int_eh_sjlj_setjmp_nofp:
3488
118
    case ARM::t2SG:
3489
118
    case ARM::t2TSB:
3490
118
    case ARM::tInt_WIN_eh_sjlj_longjmp:
3491
118
    case ARM::tInt_eh_sjlj_longjmp:
3492
118
    case ARM::tInt_eh_sjlj_setjmp:
3493
118
    case ARM::tTRAP:
3494
118
    case ARM::t__brkdiv0: {
3495
118
      break;
3496
118
    }
3497
118
    case ARM::VRINTAD:
3498
16
    case ARM::VRINTMD:
3499
16
    case ARM::VRINTND:
3500
16
    case ARM::VRINTPD: {
3501
16
      // op: Dd
3502
16
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3503
16
      Value |= (op & UINT64_C(16)) << 18;
3504
16
      Value |= (op & UINT64_C(15)) << 12;
3505
16
      // op: Dm
3506
16
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3507
16
      Value |= (op & UINT64_C(16)) << 1;
3508
16
      Value |= op & UINT64_C(15);
3509
16
      break;
3510
16
    }
3511
24
    case ARM::VMAXNMD:
3512
24
    case ARM::VMINNMD:
3513
24
    case ARM::VSELEQD:
3514
24
    case ARM::VSELGED:
3515
24
    case ARM::VSELGTD:
3516
24
    case ARM::VSELVSD: {
3517
24
      // op: Dd
3518
24
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3519
24
      Value |= (op & UINT64_C(16)) << 18;
3520
24
      Value |= (op & UINT64_C(15)) << 12;
3521
24
      // op: Dn
3522
24
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3523
24
      Value |= (op & UINT64_C(15)) << 16;
3524
24
      Value |= (op & UINT64_C(16)) << 3;
3525
24
      // op: Dm
3526
24
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3527
24
      Value |= (op & UINT64_C(16)) << 1;
3528
24
      Value |= op & UINT64_C(15);
3529
24
      break;
3530
24
    }
3531
24
    case ARM::CRC32B:
3532
6
    case ARM::CRC32CB:
3533
6
    case ARM::CRC32CH:
3534
6
    case ARM::CRC32CW:
3535
6
    case ARM::CRC32H:
3536
6
    case ARM::CRC32W: {
3537
6
      // op: Rd
3538
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3539
6
      Value |= (op & UINT64_C(15)) << 12;
3540
6
      // op: Rn
3541
6
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3542
6
      Value |= (op & UINT64_C(15)) << 16;
3543
6
      // op: Rm
3544
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3545
6
      Value |= op & UINT64_C(15);
3546
6
      break;
3547
6
    }
3548
7
    case ARM::t2MRS_AR:
3549
7
    case ARM::t2MRSsys_AR: {
3550
7
      // op: Rd
3551
7
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3552
7
      Value |= (op & UINT64_C(15)) << 8;
3553
7
      break;
3554
7
    }
3555
1.61k
    case ARM::t2CLZ:
3556
1.61k
    case ARM::t2RBIT:
3557
1.61k
    case ARM::t2REV:
3558
1.61k
    case ARM::t2REV16:
3559
1.61k
    case ARM::t2REVSH: {
3560
1.61k
      // op: Rd
3561
1.61k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3562
1.61k
      Value |= (op & UINT64_C(15)) << 8;
3563
1.61k
      // op: Rm
3564
1.61k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3565
1.61k
      Value |= (op & UINT64_C(15)) << 16;
3566
1.61k
      Value |= op & UINT64_C(15);
3567
1.61k
      break;
3568
1.61k
    }
3569
1.61k
    case ARM::t2MOVsra_flag:
3570
56
    case ARM::t2MOVsrl_flag: {
3571
56
      // op: Rd
3572
56
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3573
56
      Value |= (op & UINT64_C(15)) << 8;
3574
56
      // op: Rm
3575
56
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3576
56
      Value |= op & UINT64_C(15);
3577
56
      break;
3578
56
    }
3579
181
    case ARM::t2SXTB:
3580
181
    case ARM::t2SXTB16:
3581
181
    case ARM::t2SXTH:
3582
181
    case ARM::t2UXTB:
3583
181
    case ARM::t2UXTB16:
3584
181
    case ARM::t2UXTH: {
3585
181
      // op: Rd
3586
181
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3587
181
      Value |= (op & UINT64_C(15)) << 8;
3588
181
      // op: Rm
3589
181
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3590
181
      Value |= op & UINT64_C(15);
3591
181
      // op: rot
3592
181
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3593
181
      Value |= (op & UINT64_C(3)) << 4;
3594
181
      break;
3595
181
    }
3596
659
    case ARM::t2CRC32B:
3597
659
    case ARM::t2CRC32CB:
3598
659
    case ARM::t2CRC32CH:
3599
659
    case ARM::t2CRC32CW:
3600
659
    case ARM::t2CRC32H:
3601
659
    case ARM::t2CRC32W:
3602
659
    case ARM::t2MUL:
3603
659
    case ARM::t2QADD16:
3604
659
    case ARM::t2QADD8:
3605
659
    case ARM::t2QASX:
3606
659
    case ARM::t2QSAX:
3607
659
    case ARM::t2QSUB16:
3608
659
    case ARM::t2QSUB8:
3609
659
    case ARM::t2SADD16:
3610
659
    case ARM::t2SADD8:
3611
659
    case ARM::t2SASX:
3612
659
    case ARM::t2SDIV:
3613
659
    case ARM::t2SEL:
3614
659
    case ARM::t2SHADD16:
3615
659
    case ARM::t2SHADD8:
3616
659
    case ARM::t2SHASX:
3617
659
    case ARM::t2SHSAX:
3618
659
    case ARM::t2SHSUB16:
3619
659
    case ARM::t2SHSUB8:
3620
659
    case ARM::t2SMMUL:
3621
659
    case ARM::t2SMMULR:
3622
659
    case ARM::t2SMUAD:
3623
659
    case ARM::t2SMUADX:
3624
659
    case ARM::t2SMULBB:
3625
659
    case ARM::t2SMULBT:
3626
659
    case ARM::t2SMULTB:
3627
659
    case ARM::t2SMULTT:
3628
659
    case ARM::t2SMULWB:
3629
659
    case ARM::t2SMULWT:
3630
659
    case ARM::t2SMUSD:
3631
659
    case ARM::t2SMUSDX:
3632
659
    case ARM::t2SSAX:
3633
659
    case ARM::t2SSUB16:
3634
659
    case ARM::t2SSUB8:
3635
659
    case ARM::t2UADD16:
3636
659
    case ARM::t2UADD8:
3637
659
    case ARM::t2UASX:
3638
659
    case ARM::t2UDIV:
3639
659
    case ARM::t2UHADD16:
3640
659
    case ARM::t2UHADD8:
3641
659
    case ARM::t2UHASX:
3642
659
    case ARM::t2UHSAX:
3643
659
    case ARM::t2UHSUB16:
3644
659
    case ARM::t2UHSUB8:
3645
659
    case ARM::t2UQADD16:
3646
659
    case ARM::t2UQADD8:
3647
659
    case ARM::t2UQASX:
3648
659
    case ARM::t2UQSAX:
3649
659
    case ARM::t2UQSUB16:
3650
659
    case ARM::t2UQSUB8:
3651
659
    case ARM::t2USAD8:
3652
659
    case ARM::t2USAX:
3653
659
    case ARM::t2USUB16:
3654
659
    case ARM::t2USUB8: {
3655
659
      // op: Rd
3656
659
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3657
659
      Value |= (op & UINT64_C(15)) << 8;
3658
659
      // op: Rn
3659
659
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3660
659
      Value |= (op & UINT64_C(15)) << 16;
3661
659
      // op: Rm
3662
659
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3663
659
      Value |= op & UINT64_C(15);
3664
659
      break;
3665
659
    }
3666
659
    case ARM::t2MLA:
3667
524
    case ARM::t2MLS:
3668
524
    case ARM::t2SMLABB:
3669
524
    case ARM::t2SMLABT:
3670
524
    case ARM::t2SMLAD:
3671
524
    case ARM::t2SMLADX:
3672
524
    case ARM::t2SMLATB:
3673
524
    case ARM::t2SMLATT:
3674
524
    case ARM::t2SMLAWB:
3675
524
    case ARM::t2SMLAWT:
3676
524
    case ARM::t2SMLSD:
3677
524
    case ARM::t2SMLSDX:
3678
524
    case ARM::t2SMMLA:
3679
524
    case ARM::t2SMMLAR:
3680
524
    case ARM::t2SMMLS:
3681
524
    case ARM::t2SMMLSR:
3682
524
    case ARM::t2USADA8: {
3683
524
      // op: Rd
3684
524
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3685
524
      Value |= (op & UINT64_C(15)) << 8;
3686
524
      // op: Rn
3687
524
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3688
524
      Value |= (op & UINT64_C(15)) << 16;
3689
524
      // op: Rm
3690
524
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3691
524
      Value |= op & UINT64_C(15);
3692
524
      // op: Ra
3693
524
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3694
524
      Value |= (op & UINT64_C(15)) << 12;
3695
524
      break;
3696
524
    }
3697
524
    case ARM::t2SXTAB:
3698
155
    case ARM::t2SXTAB16:
3699
155
    case ARM::t2SXTAH:
3700
155
    case ARM::t2UXTAB:
3701
155
    case ARM::t2UXTAB16:
3702
155
    case ARM::t2UXTAH: {
3703
155
      // op: Rd
3704
155
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3705
155
      Value |= (op & UINT64_C(15)) << 8;
3706
155
      // op: Rn
3707
155
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3708
155
      Value |= (op & UINT64_C(15)) << 16;
3709
155
      // op: Rm
3710
155
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3711
155
      Value |= op & UINT64_C(15);
3712
155
      // op: rot
3713
155
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3714
155
      Value |= (op & UINT64_C(3)) << 4;
3715
155
      break;
3716
155
    }
3717
155
    case ARM::t2PKHBT:
3718
30
    case ARM::t2PKHTB: {
3719
30
      // op: Rd
3720
30
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3721
30
      Value |= (op & UINT64_C(15)) << 8;
3722
30
      // op: Rn
3723
30
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3724
30
      Value |= (op & UINT64_C(15)) << 16;
3725
30
      // op: Rm
3726
30
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3727
30
      Value |= op & UINT64_C(15);
3728
30
      // op: sh
3729
30
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3730
30
      Value |= (op & UINT64_C(28)) << 10;
3731
30
      Value |= (op & UINT64_C(3)) << 6;
3732
30
      break;
3733
30
    }
3734
632
    case ARM::t2ADDri12:
3735
632
    case ARM::t2SUBri12: {
3736
632
      // op: Rd
3737
632
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3738
632
      Value |= (op & UINT64_C(15)) << 8;
3739
632
      // op: Rn
3740
632
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3741
632
      Value |= (op & UINT64_C(15)) << 16;
3742
632
      // op: imm
3743
632
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3744
632
      Value |= (op & UINT64_C(2048)) << 15;
3745
632
      Value |= (op & UINT64_C(1792)) << 4;
3746
632
      Value |= op & UINT64_C(255);
3747
632
      break;
3748
632
    }
3749
632
    case ARM::t2QADD:
3750
16
    case ARM::t2QDADD:
3751
16
    case ARM::t2QDSUB:
3752
16
    case ARM::t2QSUB: {
3753
16
      // op: Rd
3754
16
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3755
16
      Value |= (op & UINT64_C(15)) << 8;
3756
16
      // op: Rn
3757
16
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3758
16
      Value |= (op & UINT64_C(15)) << 16;
3759
16
      // op: Rm
3760
16
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3761
16
      Value |= op & UINT64_C(15);
3762
16
      break;
3763
16
    }
3764
294
    case ARM::t2BFI: {
3765
294
      // op: Rd
3766
294
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3767
294
      Value |= (op & UINT64_C(15)) << 8;
3768
294
      // op: Rn
3769
294
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3770
294
      Value |= (op & UINT64_C(15)) << 16;
3771
294
      // op: imm
3772
294
      op = getBitfieldInvertedMaskOpValue(MI, 3, Fixups, STI);
3773
294
      Value |= (op & UINT64_C(28)) << 10;
3774
294
      Value |= (op & UINT64_C(3)) << 6;
3775
294
      Value |= (op & UINT64_C(992)) >> 5;
3776
294
      break;
3777
16
    }
3778
16
    case ARM::t2SSAT16:
3779
8
    case ARM::t2USAT16: {
3780
8
      // op: Rd
3781
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3782
8
      Value |= (op & UINT64_C(15)) << 8;
3783
8
      // op: Rn
3784
8
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3785
8
      Value |= (op & UINT64_C(15)) << 16;
3786
8
      // op: sat_imm
3787
8
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3788
8
      Value |= op & UINT64_C(15);
3789
8
      break;
3790
8
    }
3791
72
    case ARM::t2SSAT:
3792
72
    case ARM::t2USAT: {
3793
72
      // op: Rd
3794
72
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3795
72
      Value |= (op & UINT64_C(15)) << 8;
3796
72
      // op: Rn
3797
72
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3798
72
      Value |= (op & UINT64_C(15)) << 16;
3799
72
      // op: sat_imm
3800
72
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3801
72
      Value |= op & UINT64_C(31);
3802
72
      // op: sh
3803
72
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3804
72
      Value |= (op & UINT64_C(32)) << 16;
3805
72
      Value |= (op & UINT64_C(28)) << 10;
3806
72
      Value |= (op & UINT64_C(3)) << 6;
3807
72
      break;
3808
72
    }
3809
380
    case ARM::t2STREX: {
3810
380
      // op: Rd
3811
380
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3812
380
      Value |= (op & UINT64_C(15)) << 8;
3813
380
      // op: Rt
3814
380
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3815
380
      Value |= (op & UINT64_C(15)) << 12;
3816
380
      // op: addr
3817
380
      op = getT2AddrModeImm0_1020s4OpValue(MI, 2, Fixups, STI);
3818
380
      Value |= (op & UINT64_C(3840)) << 8;
3819
380
      Value |= op & UINT64_C(255);
3820
380
      break;
3821
72
    }
3822
72
    case ARM::t2MRS_M: {
3823
63
      // op: Rd
3824
63
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3825
63
      Value |= (op & UINT64_C(15)) << 8;
3826
63
      // op: SYSm
3827
63
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3828
63
      Value |= op & UINT64_C(255);
3829
63
      break;
3830
72
    }
3831
72
    case ARM::t2ADR: {
3832
32
      // op: Rd
3833
32
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3834
32
      Value |= (op & UINT64_C(15)) << 8;
3835
32
      // op: addr
3836
32
      op = getT2AdrLabelOpValue(MI, 1, Fixups, STI);
3837
32
      Value |= (op & UINT64_C(2048)) << 15;
3838
32
      Value |= (op & UINT64_C(4096)) << 11;
3839
32
      Value |= (op & UINT64_C(4096)) << 9;
3840
32
      Value |= (op & UINT64_C(1792)) << 4;
3841
32
      Value |= op & UINT64_C(255);
3842
32
      break;
3843
72
    }
3844
688
    case ARM::t2BFC: {
3845
688
      // op: Rd
3846
688
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3847
688
      Value |= (op & UINT64_C(15)) << 8;
3848
688
      // op: imm
3849
688
      op = getBitfieldInvertedMaskOpValue(MI, 2, Fixups, STI);
3850
688
      Value |= (op & UINT64_C(28)) << 10;
3851
688
      Value |= (op & UINT64_C(3)) << 6;
3852
688
      Value |= (op & UINT64_C(992)) >> 5;
3853
688
      break;
3854
72
    }
3855
31.9k
    case ARM::t2MOVi16: {
3856
31.9k
      // op: Rd
3857
31.9k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3858
31.9k
      Value |= (op & UINT64_C(15)) << 8;
3859
31.9k
      // op: imm
3860
31.9k
      op = getHiLo16ImmOpValue(MI, 1, Fixups, STI);
3861
31.9k
      Value |= (op & UINT64_C(2048)) << 15;
3862
31.9k
      Value |= (op & UINT64_C(61440)) << 4;
3863
31.9k
      Value |= (op & UINT64_C(1792)) << 4;
3864
31.9k
      Value |= op & UINT64_C(255);
3865
31.9k
      break;
3866
72
    }
3867
27.5k
    case ARM::t2MOVTi16: {
3868
27.5k
      // op: Rd
3869
27.5k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3870
27.5k
      Value |= (op & UINT64_C(15)) << 8;
3871
27.5k
      // op: imm
3872
27.5k
      op = getHiLo16ImmOpValue(MI, 2, Fixups, STI);
3873
27.5k
      Value |= (op & UINT64_C(2048)) << 15;
3874
27.5k
      Value |= (op & UINT64_C(61440)) << 4;
3875
27.5k
      Value |= (op & UINT64_C(1792)) << 4;
3876
27.5k
      Value |= op & UINT64_C(255);
3877
27.5k
      break;
3878
72
    }
3879
664
    case ARM::t2SBFX:
3880
664
    case ARM::t2UBFX: {
3881
664
      // op: Rd
3882
664
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3883
664
      Value |= (op & UINT64_C(15)) << 8;
3884
664
      // op: msb
3885
664
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3886
664
      Value |= op & UINT64_C(31);
3887
664
      // op: lsb
3888
664
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3889
664
      Value |= (op & UINT64_C(28)) << 10;
3890
664
      Value |= (op & UINT64_C(3)) << 6;
3891
664
      // op: Rn
3892
664
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3893
664
      Value |= (op & UINT64_C(15)) << 16;
3894
664
      break;
3895
664
    }
3896
664
    case ARM::tADR: {
3897
69
      // op: Rd
3898
69
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3899
69
      Value |= (op & UINT64_C(7)) << 8;
3900
69
      // op: addr
3901
69
      op = getThumbAdrLabelOpValue(MI, 1, Fixups, STI);
3902
69
      Value |= op & UINT64_C(255);
3903
69
      break;
3904
664
    }
3905
40.9k
    case ARM::tMOVi8: {
3906
40.9k
      // op: Rd
3907
40.9k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3908
40.9k
      Value |= (op & UINT64_C(7)) << 8;
3909
40.9k
      // op: imm8
3910
40.9k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3911
40.9k
      Value |= op & UINT64_C(255);
3912
40.9k
      break;
3913
664
    }
3914
71.6k
    case ARM::tMOVr: {
3915
71.6k
      // op: Rd
3916
71.6k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3917
71.6k
      Value |= (op & UINT64_C(8)) << 4;
3918
71.6k
      Value |= op & UINT64_C(7);
3919
71.6k
      // op: Rm
3920
71.6k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3921
71.6k
      Value |= (op & UINT64_C(15)) << 3;
3922
71.6k
      break;
3923
664
    }
3924
664
    case ARM::t2STLEX: {
3925
5
      // op: Rd
3926
5
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3927
5
      Value |= op & UINT64_C(15);
3928
5
      // op: Rt
3929
5
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3930
5
      Value |= (op & UINT64_C(15)) << 12;
3931
5
      // op: addr
3932
5
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3933
5
      Value |= (op & UINT64_C(15)) << 16;
3934
5
      break;
3935
664
    }
3936
664
    case ARM::t2STLEXB:
3937
464
    case ARM::t2STLEXH:
3938
464
    case ARM::t2STREXB:
3939
464
    case ARM::t2STREXH: {
3940
464
      // op: Rd
3941
464
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3942
464
      Value |= op & UINT64_C(15);
3943
464
      // op: addr
3944
464
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3945
464
      Value |= (op & UINT64_C(15)) << 16;
3946
464
      // op: Rt
3947
464
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3948
464
      Value |= (op & UINT64_C(15)) << 12;
3949
464
      break;
3950
464
    }
3951
464
    case ARM::t2STLEXD:
3952
108
    case ARM::t2STREXD: {
3953
108
      // op: Rd
3954
108
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3955
108
      Value |= op & UINT64_C(15);
3956
108
      // op: addr
3957
108
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3958
108
      Value |= (op & UINT64_C(15)) << 16;
3959
108
      // op: Rt
3960
108
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3961
108
      Value |= (op & UINT64_C(15)) << 12;
3962
108
      // op: Rt2
3963
108
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3964
108
      Value |= (op & UINT64_C(15)) << 8;
3965
108
      break;
3966
108
    }
3967
108
    case ARM::tMOVSr: {
3968
73
      // op: Rd
3969
73
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3970
73
      Value |= op & UINT64_C(7);
3971
73
      // op: Rm
3972
73
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3973
73
      Value |= (op & UINT64_C(7)) << 3;
3974
73
      break;
3975
108
    }
3976
3.84k
    case ARM::tADDi3:
3977
3.84k
    case ARM::tSUBi3: {
3978
3.84k
      // op: Rd
3979
3.84k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3980
3.84k
      Value |= op & UINT64_C(7);
3981
3.84k
      // op: Rm
3982
3.84k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3983
3.84k
      Value |= (op & UINT64_C(7)) << 3;
3984
3.84k
      // op: imm3
3985
3.84k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3986
3.84k
      Value |= (op & UINT64_C(7)) << 6;
3987
3.84k
      break;
3988
3.84k
    }
3989
5.55k
    case ARM::tASRri:
3990
5.55k
    case ARM::tLSLri:
3991
5.55k
    case ARM::tLSRri: {
3992
5.55k
      // op: Rd
3993
5.55k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3994
5.55k
      Value |= op & UINT64_C(7);
3995
5.55k
      // op: Rm
3996
5.55k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3997
5.55k
      Value |= (op & UINT64_C(7)) << 3;
3998
5.55k
      // op: imm5
3999
5.55k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4000
5.55k
      Value |= (op & UINT64_C(31)) << 6;
4001
5.55k
      break;
4002
5.55k
    }
4003
5.55k
    case ARM::tMUL:
4004
1.45k
    case ARM::tMVN:
4005
1.45k
    case ARM::tRSB: {
4006
1.45k
      // op: Rd
4007
1.45k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4008
1.45k
      Value |= op & UINT64_C(7);
4009
1.45k
      // op: Rn
4010
1.45k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4011
1.45k
      Value |= (op & UINT64_C(7)) << 3;
4012
1.45k
      break;
4013
1.45k
    }
4014
1.45k
    case ARM::t2SMLALD:
4015
16
    case ARM::t2SMLALDX:
4016
16
    case ARM::t2SMLSLD:
4017
16
    case ARM::t2SMLSLDX: {
4018
16
      // op: Rd
4019
16
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4020
16
      Value |= (op & UINT64_C(15)) << 8;
4021
16
      // op: Rn
4022
16
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4023
16
      Value |= (op & UINT64_C(15)) << 16;
4024
16
      // op: Rm
4025
16
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4026
16
      Value |= op & UINT64_C(15);
4027
16
      // op: Ra
4028
16
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4029
16
      Value |= (op & UINT64_C(15)) << 12;
4030
16
      break;
4031
16
    }
4032
607
    case ARM::t2SMLAL:
4033
607
    case ARM::t2SMLALBB:
4034
607
    case ARM::t2SMLALBT:
4035
607
    case ARM::t2SMLALTB:
4036
607
    case ARM::t2SMLALTT:
4037
607
    case ARM::t2SMULL:
4038
607
    case ARM::t2UMAAL:
4039
607
    case ARM::t2UMLAL:
4040
607
    case ARM::t2UMULL: {
4041
607
      // op: RdLo
4042
607
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4043
607
      Value |= (op & UINT64_C(15)) << 12;
4044
607
      // op: RdHi
4045
607
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4046
607
      Value |= (op & UINT64_C(15)) << 8;
4047
607
      // op: Rn
4048
607
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4049
607
      Value |= (op & UINT64_C(15)) << 16;
4050
607
      // op: Rm
4051
607
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4052
607
      Value |= op & UINT64_C(15);
4053
607
      break;
4054
607
    }
4055
8.70k
    case ARM::tADDi8:
4056
8.70k
    case ARM::tSUBi8: {
4057
8.70k
      // op: Rdn
4058
8.70k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4059
8.70k
      Value |= (op & UINT64_C(7)) << 8;
4060
8.70k
      // op: imm8
4061
8.70k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4062
8.70k
      Value |= op & UINT64_C(255);
4063
8.70k
      break;
4064
8.70k
    }
4065
8.70k
    case ARM::tADDrSP: {
4066
11
      // op: Rdn
4067
11
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4068
11
      Value |= (op & UINT64_C(8)) << 4;
4069
11
      Value |= op & UINT64_C(7);
4070
11
      break;
4071
8.70k
    }
4072
30.3k
    case ARM::tADDhirr: {
4073
30.3k
      // op: Rdn
4074
30.3k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4075
30.3k
      Value |= (op & UINT64_C(8)) << 4;
4076
30.3k
      Value |= op & UINT64_C(7);
4077
30.3k
      // op: Rm
4078
30.3k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4079
30.3k
      Value |= (op & UINT64_C(15)) << 3;
4080
30.3k
      break;
4081
8.70k
    }
4082
8.70k
    case ARM::tADC:
4083
4.77k
    case ARM::tAND:
4084
4.77k
    case ARM::tASRrr:
4085
4.77k
    case ARM::tBIC:
4086
4.77k
    case ARM::tEOR:
4087
4.77k
    case ARM::tLSLrr:
4088
4.77k
    case ARM::tLSRrr:
4089
4.77k
    case ARM::tORR:
4090
4.77k
    case ARM::tROR:
4091
4.77k
    case ARM::tSBC: {
4092
4.77k
      // op: Rdn
4093
4.77k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4094
4.77k
      Value |= op & UINT64_C(7);
4095
4.77k
      // op: Rm
4096
4.77k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4097
4.77k
      Value |= (op & UINT64_C(7)) << 3;
4098
4.77k
      break;
4099
4.77k
    }
4100
4.77k
    case ARM::tBX:
4101
4.74k
    case ARM::tBXNS: {
4102
4.74k
      // op: Rm
4103
4.74k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4104
4.74k
      Value |= (op & UINT64_C(15)) << 3;
4105
4.74k
      break;
4106
4.74k
    }
4107
4.74k
    case ARM::tCMPhir: {
4108
2.50k
      // op: Rm
4109
2.50k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4110
2.50k
      Value |= (op & UINT64_C(15)) << 3;
4111
2.50k
      // op: Rn
4112
2.50k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4113
2.50k
      Value |= (op & UINT64_C(8)) << 4;
4114
2.50k
      Value |= op & UINT64_C(7);
4115
2.50k
      break;
4116
4.74k
    }
4117
4.74k
    case ARM::tREV:
4118
546
    case ARM::tREV16:
4119
546
    case ARM::tREVSH:
4120
546
    case ARM::tSXTB:
4121
546
    case ARM::tSXTH:
4122
546
    case ARM::tUXTB:
4123
546
    case ARM::tUXTH: {
4124
546
      // op: Rm
4125
546
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4126
546
      Value |= (op & UINT64_C(7)) << 3;
4127
546
      // op: Rd
4128
546
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4129
546
      Value |= op & UINT64_C(7);
4130
546
      break;
4131
546
    }
4132
7.90k
    case ARM::tCMNz:
4133
7.90k
    case ARM::tCMPr:
4134
7.90k
    case ARM::tTST: {
4135
7.90k
      // op: Rm
4136
7.90k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4137
7.90k
      Value |= (op & UINT64_C(7)) << 3;
4138
7.90k
      // op: Rn
4139
7.90k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4140
7.90k
      Value |= op & UINT64_C(7);
4141
7.90k
      break;
4142
7.90k
    }
4143
7.90k
    case ARM::tADDspr: {
4144
11
      // op: Rm
4145
11
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4146
11
      Value |= (op & UINT64_C(15)) << 3;
4147
11
      break;
4148
7.90k
    }
4149
7.90k
    case ARM::tADDrr:
4150
4.83k
    case ARM::tSUBrr: {
4151
4.83k
      // op: Rm
4152
4.83k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4153
4.83k
      Value |= (op & UINT64_C(7)) << 6;
4154
4.83k
      // op: Rn
4155
4.83k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4156
4.83k
      Value |= (op & UINT64_C(7)) << 3;
4157
4.83k
      // op: Rd
4158
4.83k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4159
4.83k
      Value |= op & UINT64_C(7);
4160
4.83k
      break;
4161
4.83k
    }
4162
4.83k
    case ARM::RFEDA:
4163
40
    case ARM::RFEDA_UPD:
4164
40
    case ARM::RFEDB:
4165
40
    case ARM::RFEDB_UPD:
4166
40
    case ARM::RFEIA:
4167
40
    case ARM::RFEIA_UPD:
4168
40
    case ARM::RFEIB:
4169
40
    case ARM::RFEIB_UPD:
4170
40
    case ARM::t2RFEDB:
4171
40
    case ARM::t2RFEDBW:
4172
40
    case ARM::t2RFEIA:
4173
40
    case ARM::t2RFEIAW: {
4174
40
      // op: Rn
4175
40
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4176
40
      Value |= (op & UINT64_C(15)) << 16;
4177
40
      break;
4178
40
    }
4179
336
    case ARM::t2CMNzrr:
4180
336
    case ARM::t2CMPrr:
4181
336
    case ARM::t2TBB:
4182
336
    case ARM::t2TBH:
4183
336
    case ARM::t2TEQrr:
4184
336
    case ARM::t2TSTrr: {
4185
336
      // op: Rn
4186
336
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4187
336
      Value |= (op & UINT64_C(15)) << 16;
4188
336
      // op: Rm
4189
336
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4190
336
      Value |= op & UINT64_C(15);
4191
336
      break;
4192
336
    }
4193
1.28k
    case ARM::t2CMNzrs:
4194
1.28k
    case ARM::t2CMPrs:
4195
1.28k
    case ARM::t2TEQrs:
4196
1.28k
    case ARM::t2TSTrs: {
4197
1.28k
      // op: Rn
4198
1.28k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4199
1.28k
      Value |= (op & UINT64_C(15)) << 16;
4200
1.28k
      // op: ShiftedRm
4201
1.28k
      op = getT2SORegOpValue(MI, 1, Fixups, STI);
4202
1.28k
      Value |= (op & UINT64_C(3584)) << 3;
4203
1.28k
      Value |= (op & UINT64_C(480)) >> 1;
4204
1.28k
      Value |= op & UINT64_C(15);
4205
1.28k
      break;
4206
1.28k
    }
4207
6.86k
    case ARM::t2CMNri:
4208
6.86k
    case ARM::t2CMPri:
4209
6.86k
    case ARM::t2TEQri:
4210
6.86k
    case ARM::t2TSTri: {
4211
6.86k
      // op: Rn
4212
6.86k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4213
6.86k
      Value |= (op & UINT64_C(15)) << 16;
4214
6.86k
      // op: imm
4215
6.86k
      op = getT2SOImmOpValue(MI, 1, Fixups, STI);
4216
6.86k
      Value |= (op & UINT64_C(2048)) << 15;
4217
6.86k
      Value |= (op & UINT64_C(1792)) << 4;
4218
6.86k
      Value |= op & UINT64_C(255);
4219
6.86k
      break;
4220
6.86k
    }
4221
6.86k
    case ARM::t2STMDB:
4222
446
    case ARM::t2STMIA: {
4223
446
      // op: Rn
4224
446
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4225
446
      Value |= (op & UINT64_C(15)) << 16;
4226
446
      // op: regs
4227
446
      op = getRegisterListOpValue(MI, 3, Fixups, STI);
4228
446
      Value |= op & UINT64_C(16384);
4229
446
      Value |= op & UINT64_C(8191);
4230
446
      break;
4231
446
    }
4232
446
    case ARM::t2LDMDB:
4233
71
    case ARM::t2LDMIA: {
4234
71
      // op: Rn
4235
71
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4236
71
      Value |= (op & UINT64_C(15)) << 16;
4237
71
      // op: regs
4238
71
      op = getRegisterListOpValue(MI, 3, Fixups, STI);
4239
71
      Value |= op & UINT64_C(65535);
4240
71
      break;
4241
71
    }
4242
22.6k
    case ARM::tCMPi8: {
4243
22.6k
      // op: Rn
4244
22.6k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4245
22.6k
      Value |= (op & UINT64_C(7)) << 8;
4246
22.6k
      // op: imm8
4247
22.6k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4248
22.6k
      Value |= op & UINT64_C(255);
4249
22.6k
      break;
4250
71
    }
4251
191
    case ARM::tLDMIA: {
4252
191
      // op: Rn
4253
191
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4254
191
      Value |= (op & UINT64_C(7)) << 8;
4255
191
      // op: regs
4256
191
      op = getRegisterListOpValue(MI, 3, Fixups, STI);
4257
191
      Value |= op & UINT64_C(255);
4258
191
      break;
4259
71
    }
4260
71
    case ARM::t2TT:
4261
15
    case ARM::t2TTA:
4262
15
    case ARM::t2TTAT:
4263
15
    case ARM::t2TTT: {
4264
15
      // op: Rn
4265
15
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4266
15
      Value |= (op & UINT64_C(15)) << 16;
4267
15
      // op: Rt
4268
15
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4269
15
      Value |= (op & UINT64_C(15)) << 8;
4270
15
      break;
4271
15
    }
4272
2.05k
    case ARM::t2STMDB_UPD:
4273
2.05k
    case ARM::t2STMIA_UPD: {
4274
2.05k
      // op: Rn
4275
2.05k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4276
2.05k
      Value |= (op & UINT64_C(15)) << 16;
4277
2.05k
      // op: regs
4278
2.05k
      op = getRegisterListOpValue(MI, 4, Fixups, STI);
4279
2.05k
      Value |= op & UINT64_C(16384);
4280
2.05k
      Value |= op & UINT64_C(8191);
4281
2.05k
      break;
4282
2.05k
    }
4283
5.46k
    case ARM::t2LDMDB_UPD:
4284
5.46k
    case ARM::t2LDMIA_UPD: {
4285
5.46k
      // op: Rn
4286
5.46k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4287
5.46k
      Value |= (op & UINT64_C(15)) << 16;
4288
5.46k
      // op: regs
4289
5.46k
      op = getRegisterListOpValue(MI, 4, Fixups, STI);
4290
5.46k
      Value |= op & UINT64_C(65535);
4291
5.46k
      break;
4292
5.46k
    }
4293
5.46k
    case ARM::tSTMIA_UPD: {
4294
75
      // op: Rn
4295
75
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4296
75
      Value |= (op & UINT64_C(7)) << 8;
4297
75
      // op: regs
4298
75
      op = getRegisterListOpValue(MI, 4, Fixups, STI);
4299
75
      Value |= op & UINT64_C(255);
4300
75
      break;
4301
5.46k
    }
4302
5.46k
    case ARM::t2LDRB_POST:
4303
2.31k
    case ARM::t2LDRH_POST:
4304
2.31k
    case ARM::t2LDRSB_POST:
4305
2.31k
    case ARM::t2LDRSH_POST:
4306
2.31k
    case ARM::t2LDR_POST: {
4307
2.31k
      // op: Rt
4308
2.31k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4309
2.31k
      Value |= (op & UINT64_C(15)) << 12;
4310
2.31k
      // op: Rn
4311
2.31k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4312
2.31k
      Value |= (op & UINT64_C(15)) << 16;
4313
2.31k
      // op: offset
4314
2.31k
      op = getT2AddrModeImm8OffsetOpValue(MI, 3, Fixups, STI);
4315
2.31k
      Value |= (op & UINT64_C(256)) << 1;
4316
2.31k
      Value |= op & UINT64_C(255);
4317
2.31k
      break;
4318
2.31k
    }
4319
2.31k
    case ARM::MRRC2:
4320
31
    case ARM::t2MRRC:
4321
31
    case ARM::t2MRRC2: {
4322
31
      // op: Rt
4323
31
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4324
31
      Value |= (op & UINT64_C(15)) << 12;
4325
31
      // op: Rt2
4326
31
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4327
31
      Value |= (op & UINT64_C(15)) << 16;
4328
31
      // op: cop
4329
31
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4330
31
      Value |= (op & UINT64_C(15)) << 8;
4331
31
      // op: opc1
4332
31
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4333
31
      Value |= (op & UINT64_C(15)) << 4;
4334
31
      // op: CRm
4335
31
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4336
31
      Value |= op & UINT64_C(15);
4337
31
      break;
4338
31
    }
4339
31
    case ARM::t2LDRD_POST: {
4340
11
      // op: Rt
4341
11
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4342
11
      Value |= (op & UINT64_C(15)) << 12;
4343
11
      // op: Rt2
4344
11
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4345
11
      Value |= (op & UINT64_C(15)) << 8;
4346
11
      // op: addr
4347
11
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4348
11
      Value |= (op & UINT64_C(15)) << 16;
4349
11
      // op: imm
4350
11
      op = getT2Imm8s4OpValue(MI, 4, Fixups, STI);
4351
11
      Value |= (op & UINT64_C(256)) << 15;
4352
11
      Value |= op & UINT64_C(255);
4353
11
      break;
4354
31
    }
4355
22.8k
    case ARM::t2LDRDi8:
4356
22.8k
    case ARM::t2STRDi8: {
4357
22.8k
      // op: Rt
4358
22.8k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4359
22.8k
      Value |= (op & UINT64_C(15)) << 12;
4360
22.8k
      // op: Rt2
4361
22.8k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4362
22.8k
      Value |= (op & UINT64_C(15)) << 8;
4363
22.8k
      // op: addr
4364
22.8k
      op = getT2AddrModeImm8s4OpValue(MI, 2, Fixups, STI);
4365
22.8k
      Value |= (op & UINT64_C(256)) << 15;
4366
22.8k
      Value |= (op & UINT64_C(7680)) << 7;
4367
22.8k
      Value |= op & UINT64_C(255);
4368
22.8k
      break;
4369
22.8k
    }
4370
22.8k
    case ARM::t2LDRD_PRE: {
4371
6
      // op: Rt
4372
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4373
6
      Value |= (op & UINT64_C(15)) << 12;
4374
6
      // op: Rt2
4375
6
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4376
6
      Value |= (op & UINT64_C(15)) << 8;
4377
6
      // op: addr
4378
6
      op = getT2AddrModeImm8s4OpValue(MI, 3, Fixups, STI);
4379
6
      Value |= (op & UINT64_C(256)) << 15;
4380
6
      Value |= (op & UINT64_C(7680)) << 7;
4381
6
      Value |= op & UINT64_C(255);
4382
6
      break;
4383
22.8k
    }
4384
22.8k
    case ARM::t2LDRBi12:
4385
20.9k
    case ARM::t2LDRHi12:
4386
20.9k
    case ARM::t2LDRSBi12:
4387
20.9k
    case ARM::t2LDRSHi12:
4388
20.9k
    case ARM::t2LDRi12:
4389
20.9k
    case ARM::t2STRBi12:
4390
20.9k
    case ARM::t2STRHi12:
4391
20.9k
    case ARM::t2STRi12: {
4392
20.9k
      // op: Rt
4393
20.9k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4394
20.9k
      Value |= (op & UINT64_C(15)) << 12;
4395
20.9k
      // op: addr
4396
20.9k
      op = getAddrModeImm12OpValue(MI, 1, Fixups, STI);
4397
20.9k
      Value |= (op & UINT64_C(122880)) << 3;
4398
20.9k
      Value |= op & UINT64_C(4095);
4399
20.9k
      break;
4400
20.9k
    }
4401
20.9k
    case ARM::t2LDRBpci:
4402
72
    case ARM::t2LDRHpci:
4403
72
    case ARM::t2LDRSBpci:
4404
72
    case ARM::t2LDRSHpci:
4405
72
    case ARM::t2LDRpci: {
4406
72
      // op: Rt
4407
72
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4408
72
      Value |= (op & UINT64_C(15)) << 12;
4409
72
      // op: addr
4410
72
      op = getAddrModeImm12OpValue(MI, 1, Fixups, STI);
4411
72
      Value |= (op & UINT64_C(4096)) << 11;
4412
72
      Value |= op & UINT64_C(4095);
4413
72
      break;
4414
72
    }
4415
72
    case ARM::t2LDA:
4416
35
    case ARM::t2LDAB:
4417
35
    case ARM::t2LDAEX:
4418
35
    case ARM::t2LDAH:
4419
35
    case ARM::t2STL:
4420
35
    case ARM::t2STLB:
4421
35
    case ARM::t2STLH: {
4422
35
      // op: Rt
4423
35
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4424
35
      Value |= (op & UINT64_C(15)) << 12;
4425
35
      // op: addr
4426
35
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4427
35
      Value |= (op & UINT64_C(15)) << 16;
4428
35
      break;
4429
35
    }
4430
433
    case ARM::t2LDREX: {
4431
433
      // op: Rt
4432
433
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4433
433
      Value |= (op & UINT64_C(15)) << 12;
4434
433
      // op: addr
4435
433
      op = getT2AddrModeImm0_1020s4OpValue(MI, 1, Fixups, STI);
4436
433
      Value |= (op & UINT64_C(3840)) << 8;
4437
433
      Value |= op & UINT64_C(255);
4438
433
      break;
4439
35
    }
4440
855
    case ARM::t2LDRBi8:
4441
855
    case ARM::t2LDRHi8:
4442
855
    case ARM::t2LDRSBi8:
4443
855
    case ARM::t2LDRSHi8:
4444
855
    case ARM::t2LDRi8:
4445
855
    case ARM::t2STRBi8:
4446
855
    case ARM::t2STRHi8:
4447
855
    case ARM::t2STRi8: {
4448
855
      // op: Rt
4449
855
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4450
855
      Value |= (op & UINT64_C(15)) << 12;
4451
855
      // op: addr
4452
855
      op = getT2AddrModeImm8OpValue(MI, 1, Fixups, STI);
4453
855
      Value |= (op & UINT64_C(7680)) << 7;
4454
855
      Value |= (op & UINT64_C(256)) << 1;
4455
855
      Value |= op & UINT64_C(255);
4456
855
      break;
4457
855
    }
4458
855
    case ARM::t2LDRBT:
4459
64
    case ARM::t2LDRHT:
4460
64
    case ARM::t2LDRSBT:
4461
64
    case ARM::t2LDRSHT:
4462
64
    case ARM::t2LDRT:
4463
64
    case ARM::t2STRBT:
4464
64
    case ARM::t2STRHT:
4465
64
    case ARM::t2STRT: {
4466
64
      // op: Rt
4467
64
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4468
64
      Value |= (op & UINT64_C(15)) << 12;
4469
64
      // op: addr
4470
64
      op = getT2AddrModeImm8OpValue(MI, 1, Fixups, STI);
4471
64
      Value |= (op & UINT64_C(7680)) << 7;
4472
64
      Value |= op & UINT64_C(255);
4473
64
      break;
4474
64
    }
4475
570
    case ARM::t2LDRB_PRE:
4476
570
    case ARM::t2LDRH_PRE:
4477
570
    case ARM::t2LDRSB_PRE:
4478
570
    case ARM::t2LDRSH_PRE:
4479
570
    case ARM::t2LDR_PRE: {
4480
570
      // op: Rt
4481
570
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4482
570
      Value |= (op & UINT64_C(15)) << 12;
4483
570
      // op: addr
4484
570
      op = getT2AddrModeImm8OpValue(MI, 2, Fixups, STI);
4485
570
      Value |= (op & UINT64_C(7680)) << 7;
4486
570
      Value |= (op & UINT64_C(256)) << 1;
4487
570
      Value |= op & UINT64_C(255);
4488
570
      break;
4489
570
    }
4490
2.80k
    case ARM::t2LDRBs:
4491
2.80k
    case ARM::t2LDRHs:
4492
2.80k
    case ARM::t2LDRSBs:
4493
2.80k
    case ARM::t2LDRSHs:
4494
2.80k
    case ARM::t2LDRs:
4495
2.80k
    case ARM::t2STRBs:
4496
2.80k
    case ARM::t2STRHs:
4497
2.80k
    case ARM::t2STRs: {
4498
2.80k
      // op: Rt
4499
2.80k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4500
2.80k
      Value |= (op & UINT64_C(15)) << 12;
4501
2.80k
      // op: addr
4502
2.80k
      op = getT2AddrModeSORegOpValue(MI, 1, Fixups, STI);
4503
2.80k
      Value |= (op & UINT64_C(960)) << 10;
4504
2.80k
      Value |= (op & UINT64_C(3)) << 4;
4505
2.80k
      Value |= (op & UINT64_C(60)) >> 2;
4506
2.80k
      break;
4507
2.80k
    }
4508
2.80k
    case ARM::MRC2:
4509
25
    case ARM::t2MRC:
4510
25
    case ARM::t2MRC2: {
4511
25
      // op: Rt
4512
25
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4513
25
      Value |= (op & UINT64_C(15)) << 12;
4514
25
      // op: cop
4515
25
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4516
25
      Value |= (op & UINT64_C(15)) << 8;
4517
25
      // op: opc1
4518
25
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4519
25
      Value |= (op & UINT64_C(7)) << 21;
4520
25
      // op: opc2
4521
25
      op = getMachineOpValue(MI, MI.getOperand(5), Fixups, STI);
4522
25
      Value |= (op & UINT64_C(7)) << 5;
4523
25
      // op: CRm
4524
25
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4525
25
      Value |= op & UINT64_C(15);
4526
25
      // op: CRn
4527
25
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4528
25
      Value |= (op & UINT64_C(15)) << 16;
4529
25
      break;
4530
25
    }
4531
2.32k
    case ARM::tLDRpci: {
4532
2.32k
      // op: Rt
4533
2.32k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4534
2.32k
      Value |= (op & UINT64_C(7)) << 8;
4535
2.32k
      // op: addr
4536
2.32k
      op = getAddrModePCOpValue(MI, 1, Fixups, STI);
4537
2.32k
      Value |= op & UINT64_C(255);
4538
2.32k
      break;
4539
25
    }
4540
40.7k
    case ARM::tLDRspi:
4541
40.7k
    case ARM::tSTRspi: {
4542
40.7k
      // op: Rt
4543
40.7k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4544
40.7k
      Value |= (op & UINT64_C(7)) << 8;
4545
40.7k
      // op: addr
4546
40.7k
      op = getAddrModeThumbSPOpValue(MI, 1, Fixups, STI);
4547
40.7k
      Value |= op & UINT64_C(255);
4548
40.7k
      break;
4549
40.7k
    }
4550
40.7k
    case ARM::tLDRBi:
4551
34.3k
    case ARM::tLDRHi:
4552
34.3k
    case ARM::tLDRi:
4553
34.3k
    case ARM::tSTRBi:
4554
34.3k
    case ARM::tSTRHi:
4555
34.3k
    case ARM::tSTRi: {
4556
34.3k
      // op: Rt
4557
34.3k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4558
34.3k
      Value |= op & UINT64_C(7);
4559
34.3k
      // op: addr
4560
34.3k
      op = getAddrModeISOpValue(MI, 1, Fixups, STI);
4561
34.3k
      Value |= (op & UINT64_C(255)) << 3;
4562
34.3k
      break;
4563
34.3k
    }
4564
34.3k
    case ARM::tLDRBr:
4565
4.96k
    case ARM::tLDRHr:
4566
4.96k
    case ARM::tLDRSB:
4567
4.96k
    case ARM::tLDRSH:
4568
4.96k
    case ARM::tLDRr:
4569
4.96k
    case ARM::tSTRBr:
4570
4.96k
    case ARM::tSTRHr:
4571
4.96k
    case ARM::tSTRr: {
4572
4.96k
      // op: Rt
4573
4.96k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4574
4.96k
      Value |= op & UINT64_C(7);
4575
4.96k
      // op: addr
4576
4.96k
      op = getThumbAddrModeRegRegOpValue(MI, 1, Fixups, STI);
4577
4.96k
      Value |= (op & UINT64_C(63)) << 3;
4578
4.96k
      break;
4579
4.96k
    }
4580
4.96k
    case ARM::t2STRB_POST:
4581
727
    case ARM::t2STRH_POST:
4582
727
    case ARM::t2STR_POST: {
4583
727
      // op: Rt
4584
727
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4585
727
      Value |= (op & UINT64_C(15)) << 12;
4586
727
      // op: Rn
4587
727
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4588
727
      Value |= (op & UINT64_C(15)) << 16;
4589
727
      // op: offset
4590
727
      op = getT2AddrModeImm8OffsetOpValue(MI, 3, Fixups, STI);
4591
727
      Value |= (op & UINT64_C(256)) << 1;
4592
727
      Value |= op & UINT64_C(255);
4593
727
      break;
4594
727
    }
4595
727
    case ARM::t2STRD_POST: {
4596
49
      // op: Rt
4597
49
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4598
49
      Value |= (op & UINT64_C(15)) << 12;
4599
49
      // op: Rt2
4600
49
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4601
49
      Value |= (op & UINT64_C(15)) << 8;
4602
49
      // op: addr
4603
49
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4604
49
      Value |= (op & UINT64_C(15)) << 16;
4605
49
      // op: imm
4606
49
      op = getT2Imm8s4OpValue(MI, 4, Fixups, STI);
4607
49
      Value |= (op & UINT64_C(256)) << 15;
4608
49
      Value |= op & UINT64_C(255);
4609
49
      break;
4610
727
    }
4611
727
    case ARM::t2STRD_PRE: {
4612
62
      // op: Rt
4613
62
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4614
62
      Value |= (op & UINT64_C(15)) << 12;
4615
62
      // op: Rt2
4616
62
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4617
62
      Value |= (op & UINT64_C(15)) << 8;
4618
62
      // op: addr
4619
62
      op = getT2AddrModeImm8s4OpValue(MI, 3, Fixups, STI);
4620
62
      Value |= (op & UINT64_C(256)) << 15;
4621
62
      Value |= (op & UINT64_C(7680)) << 7;
4622
62
      Value |= op & UINT64_C(255);
4623
62
      break;
4624
727
    }
4625
1.14k
    case ARM::t2STRB_PRE:
4626
1.14k
    case ARM::t2STRH_PRE:
4627
1.14k
    case ARM::t2STR_PRE: {
4628
1.14k
      // op: Rt
4629
1.14k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4630
1.14k
      Value |= (op & UINT64_C(15)) << 12;
4631
1.14k
      // op: addr
4632
1.14k
      op = getT2AddrModeImm8OpValue(MI, 2, Fixups, STI);
4633
1.14k
      Value |= (op & UINT64_C(7680)) << 7;
4634
1.14k
      Value |= (op & UINT64_C(256)) << 1;
4635
1.14k
      Value |= op & UINT64_C(255);
4636
1.14k
      break;
4637
1.14k
    }
4638
1.14k
    case ARM::MCRR2:
4639
31
    case ARM::t2MCRR:
4640
31
    case ARM::t2MCRR2: {
4641
31
      // op: Rt
4642
31
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4643
31
      Value |= (op & UINT64_C(15)) << 12;
4644
31
      // op: Rt2
4645
31
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4646
31
      Value |= (op & UINT64_C(15)) << 16;
4647
31
      // op: cop
4648
31
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4649
31
      Value |= (op & UINT64_C(15)) << 8;
4650
31
      // op: opc1
4651
31
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4652
31
      Value |= (op & UINT64_C(15)) << 4;
4653
31
      // op: CRm
4654
31
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4655
31
      Value |= op & UINT64_C(15);
4656
31
      break;
4657
31
    }
4658
31
    case ARM::MCR2:
4659
25
    case ARM::t2MCR:
4660
25
    case ARM::t2MCR2: {
4661
25
      // op: Rt
4662
25
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4663
25
      Value |= (op & UINT64_C(15)) << 12;
4664
25
      // op: cop
4665
25
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4666
25
      Value |= (op & UINT64_C(15)) << 8;
4667
25
      // op: opc1
4668
25
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4669
25
      Value |= (op & UINT64_C(7)) << 21;
4670
25
      // op: opc2
4671
25
      op = getMachineOpValue(MI, MI.getOperand(5), Fixups, STI);
4672
25
      Value |= (op & UINT64_C(7)) << 5;
4673
25
      // op: CRm
4674
25
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4675
25
      Value |= op & UINT64_C(15);
4676
25
      // op: CRn
4677
25
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4678
25
      Value |= (op & UINT64_C(15)) << 16;
4679
25
      break;
4680
25
    }
4681
90
    case ARM::t2MSR_M: {
4682
90
      // op: SYSm
4683
90
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4684
90
      Value |= op & UINT64_C(3072);
4685
90
      Value |= op & UINT64_C(255);
4686
90
      // op: Rn
4687
90
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4688
90
      Value |= (op & UINT64_C(15)) << 16;
4689
90
      break;
4690
25
    }
4691
32
    case ARM::VCVTASD:
4692
32
    case ARM::VCVTAUD:
4693
32
    case ARM::VCVTMSD:
4694
32
    case ARM::VCVTMUD:
4695
32
    case ARM::VCVTNSD:
4696
32
    case ARM::VCVTNUD:
4697
32
    case ARM::VCVTPSD:
4698
32
    case ARM::VCVTPUD: {
4699
32
      // op: Sd
4700
32
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4701
32
      Value |= (op & UINT64_C(1)) << 22;
4702
32
      Value |= (op & UINT64_C(30)) << 11;
4703
32
      // op: Dm
4704
32
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4705
32
      Value |= (op & UINT64_C(16)) << 1;
4706
32
      Value |= op & UINT64_C(15);
4707
32
      break;
4708
32
    }
4709
104
    case ARM::VCVTASH:
4710
104
    case ARM::VCVTASS:
4711
104
    case ARM::VCVTAUH:
4712
104
    case ARM::VCVTAUS:
4713
104
    case ARM::VCVTMSH:
4714
104
    case ARM::VCVTMSS:
4715
104
    case ARM::VCVTMUH:
4716
104
    case ARM::VCVTMUS:
4717
104
    case ARM::VCVTNSH:
4718
104
    case ARM::VCVTNSS:
4719
104
    case ARM::VCVTNUH:
4720
104
    case ARM::VCVTNUS:
4721
104
    case ARM::VCVTPSH:
4722
104
    case ARM::VCVTPSS:
4723
104
    case ARM::VCVTPUH:
4724
104
    case ARM::VCVTPUS:
4725
104
    case ARM::VINSH:
4726
104
    case ARM::VMOVH:
4727
104
    case ARM::VRINTAH:
4728
104
    case ARM::VRINTAS:
4729
104
    case ARM::VRINTMH:
4730
104
    case ARM::VRINTMS:
4731
104
    case ARM::VRINTNH:
4732
104
    case ARM::VRINTNS:
4733
104
    case ARM::VRINTPH:
4734
104
    case ARM::VRINTPS: {
4735
104
      // op: Sd
4736
104
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4737
104
      Value |= (op & UINT64_C(1)) << 22;
4738
104
      Value |= (op & UINT64_C(30)) << 11;
4739
104
      // op: Sm
4740
104
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4741
104
      Value |= (op & UINT64_C(1)) << 5;
4742
104
      Value |= (op & UINT64_C(30)) >> 1;
4743
104
      break;
4744
104
    }
4745
104
    case ARM::VMAXNMH:
4746
48
    case ARM::VMAXNMS:
4747
48
    case ARM::VMINNMH:
4748
48
    case ARM::VMINNMS:
4749
48
    case ARM::VSELEQH:
4750
48
    case ARM::VSELEQS:
4751
48
    case ARM::VSELGEH:
4752
48
    case ARM::VSELGES:
4753
48
    case ARM::VSELGTH:
4754
48
    case ARM::VSELGTS:
4755
48
    case ARM::VSELVSH:
4756
48
    case ARM::VSELVSS: {
4757
48
      // op: Sd
4758
48
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4759
48
      Value |= (op & UINT64_C(1)) << 22;
4760
48
      Value |= (op & UINT64_C(30)) << 11;
4761
48
      // op: Sn
4762
48
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4763
48
      Value |= (op & UINT64_C(30)) << 15;
4764
48
      Value |= (op & UINT64_C(1)) << 7;
4765
48
      // op: Sm
4766
48
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4767
48
      Value |= (op & UINT64_C(1)) << 5;
4768
48
      Value |= (op & UINT64_C(30)) >> 1;
4769
48
      break;
4770
48
    }
4771
48
    case ARM::VDUP16d:
4772
34
    case ARM::VDUP16q:
4773
34
    case ARM::VDUP32d:
4774
34
    case ARM::VDUP32q:
4775
34
    case ARM::VDUP8d:
4776
34
    case ARM::VDUP8q: {
4777
34
      // op: V
4778
34
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4779
34
      Value |= (op & UINT64_C(15)) << 16;
4780
34
      Value |= (op & UINT64_C(16)) << 3;
4781
34
      // op: R
4782
34
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4783
34
      Value |= (op & UINT64_C(15)) << 12;
4784
34
      // op: p
4785
34
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4786
34
      Value |= (op & UINT64_C(15)) << 28;
4787
34
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4788
34
      break;
4789
34
    }
4790
34
    case ARM::VSETLNi32: {
4791
31
      // op: V
4792
31
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4793
31
      Value |= (op & UINT64_C(15)) << 16;
4794
31
      Value |= (op & UINT64_C(16)) << 3;
4795
31
      // op: R
4796
31
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4797
31
      Value |= (op & UINT64_C(15)) << 12;
4798
31
      // op: p
4799
31
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4800
31
      Value |= (op & UINT64_C(15)) << 28;
4801
31
      // op: lane
4802
31
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4803
31
      Value |= (op & UINT64_C(1)) << 21;
4804
31
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4805
31
      break;
4806
34
    }
4807
34
    case ARM::VSETLNi16: {
4808
6
      // op: V
4809
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4810
6
      Value |= (op & UINT64_C(15)) << 16;
4811
6
      Value |= (op & UINT64_C(16)) << 3;
4812
6
      // op: R
4813
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4814
6
      Value |= (op & UINT64_C(15)) << 12;
4815
6
      // op: p
4816
6
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4817
6
      Value |= (op & UINT64_C(15)) << 28;
4818
6
      // op: lane
4819
6
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4820
6
      Value |= (op & UINT64_C(2)) << 20;
4821
6
      Value |= (op & UINT64_C(1)) << 6;
4822
6
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4823
6
      break;
4824
34
    }
4825
34
    case ARM::VSETLNi8: {
4826
6
      // op: V
4827
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4828
6
      Value |= (op & UINT64_C(15)) << 16;
4829
6
      Value |= (op & UINT64_C(16)) << 3;
4830
6
      // op: R
4831
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4832
6
      Value |= (op & UINT64_C(15)) << 12;
4833
6
      // op: p
4834
6
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4835
6
      Value |= (op & UINT64_C(15)) << 28;
4836
6
      // op: lane
4837
6
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4838
6
      Value |= (op & UINT64_C(4)) << 19;
4839
6
      Value |= (op & UINT64_C(3)) << 5;
4840
6
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4841
6
      break;
4842
34
    }
4843
36
    case ARM::VGETLNi32: {
4844
36
      // op: V
4845
36
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4846
36
      Value |= (op & UINT64_C(15)) << 16;
4847
36
      Value |= (op & UINT64_C(16)) << 3;
4848
36
      // op: R
4849
36
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4850
36
      Value |= (op & UINT64_C(15)) << 12;
4851
36
      // op: p
4852
36
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4853
36
      Value |= (op & UINT64_C(15)) << 28;
4854
36
      // op: lane
4855
36
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4856
36
      Value |= (op & UINT64_C(1)) << 21;
4857
36
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4858
36
      break;
4859
34
    }
4860
34
    case ARM::VGETLNs16:
4861
6
    case ARM::VGETLNu16: {
4862
6
      // op: V
4863
6
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4864
6
      Value |= (op & UINT64_C(15)) << 16;
4865
6
      Value |= (op & UINT64_C(16)) << 3;
4866
6
      // op: R
4867
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4868
6
      Value |= (op & UINT64_C(15)) << 12;
4869
6
      // op: p
4870
6
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4871
6
      Value |= (op & UINT64_C(15)) << 28;
4872
6
      // op: lane
4873
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4874
6
      Value |= (op & UINT64_C(2)) << 20;
4875
6
      Value |= (op & UINT64_C(1)) << 6;
4876
6
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4877
6
      break;
4878
6
    }
4879
6
    case ARM::VGETLNs8:
4880
6
    case ARM::VGETLNu8: {
4881
6
      // op: V
4882
6
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4883
6
      Value |= (op & UINT64_C(15)) << 16;
4884
6
      Value |= (op & UINT64_C(16)) << 3;
4885
6
      // op: R
4886
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4887
6
      Value |= (op & UINT64_C(15)) << 12;
4888
6
      // op: p
4889
6
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4890
6
      Value |= (op & UINT64_C(15)) << 28;
4891
6
      // op: lane
4892
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4893
6
      Value |= (op & UINT64_C(4)) << 19;
4894
6
      Value |= (op & UINT64_C(3)) << 5;
4895
6
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4896
6
      break;
4897
6
    }
4898
6
    case ARM::VLD1LNd8: {
4899
4
      // op: Vd
4900
4
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4901
4
      Value |= (op & UINT64_C(16)) << 18;
4902
4
      Value |= (op & UINT64_C(15)) << 12;
4903
4
      // op: Rn
4904
4
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4905
4
      Value |= (op & UINT64_C(15)) << 16;
4906
4
      // op: lane
4907
4
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4908
4
      Value |= (op & UINT64_C(7)) << 5;
4909
4
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4910
4
      break;
4911
6
    }
4912
34
    case ARM::VLD1d16:
4913
34
    case ARM::VLD1d16T:
4914
34
    case ARM::VLD1d32:
4915
34
    case ARM::VLD1d32T:
4916
34
    case ARM::VLD1d64:
4917
34
    case ARM::VLD1d64T:
4918
34
    case ARM::VLD1d8:
4919
34
    case ARM::VLD1d8T: {
4920
34
      // op: Vd
4921
34
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4922
34
      Value |= (op & UINT64_C(16)) << 18;
4923
34
      Value |= (op & UINT64_C(15)) << 12;
4924
34
      // op: Rn
4925
34
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4926
34
      Value |= (op & UINT64_C(15)) << 16;
4927
34
      Value |= op & UINT64_C(16);
4928
34
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4929
34
      break;
4930
34
    }
4931
34
    case ARM::VLD1LNd16: {
4932
5
      // op: Vd
4933
5
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4934
5
      Value |= (op & UINT64_C(16)) << 18;
4935
5
      Value |= (op & UINT64_C(15)) << 12;
4936
5
      // op: Rn
4937
5
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4938
5
      Value |= (op & UINT64_C(15)) << 16;
4939
5
      Value |= op & UINT64_C(48);
4940
5
      // op: lane
4941
5
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4942
5
      Value |= (op & UINT64_C(3)) << 6;
4943
5
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4944
5
      break;
4945
34
    }
4946
937
    case ARM::VLD1d16Q:
4947
937
    case ARM::VLD1d32Q:
4948
937
    case ARM::VLD1d64Q:
4949
937
    case ARM::VLD1d8Q:
4950
937
    case ARM::VLD1q16:
4951
937
    case ARM::VLD1q32:
4952
937
    case ARM::VLD1q64:
4953
937
    case ARM::VLD1q8:
4954
937
    case ARM::VLD2b16:
4955
937
    case ARM::VLD2b32:
4956
937
    case ARM::VLD2b8:
4957
937
    case ARM::VLD2d16:
4958
937
    case ARM::VLD2d32:
4959
937
    case ARM::VLD2d8:
4960
937
    case ARM::VLD2q16:
4961
937
    case ARM::VLD2q32:
4962
937
    case ARM::VLD2q8: {
4963
937
      // op: Vd
4964
937
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4965
937
      Value |= (op & UINT64_C(16)) << 18;
4966
937
      Value |= (op & UINT64_C(15)) << 12;
4967
937
      // op: Rn
4968
937
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4969
937
      Value |= (op & UINT64_C(15)) << 16;
4970
937
      Value |= op & UINT64_C(48);
4971
937
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4972
937
      break;
4973
937
    }
4974
937
    case ARM::VLD1LNd8_UPD: {
4975
13
      // op: Vd
4976
13
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4977
13
      Value |= (op & UINT64_C(16)) << 18;
4978
13
      Value |= (op & UINT64_C(15)) << 12;
4979
13
      // op: Rn
4980
13
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
4981
13
      Value |= (op & UINT64_C(15)) << 16;
4982
13
      // op: Rm
4983
13
      op = getAddrMode6OffsetOpValue(MI, 4, Fixups, STI);
4984
13
      Value |= op & UINT64_C(15);
4985
13
      // op: lane
4986
13
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
4987
13
      Value |= (op & UINT64_C(7)) << 5;
4988
13
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4989
13
      break;
4990
937
    }
4991
937
    case ARM::VLD1LNd32_UPD: {
4992
12
      // op: Vd
4993
12
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4994
12
      Value |= (op & UINT64_C(16)) << 18;
4995
12
      Value |= (op & UINT64_C(15)) << 12;
4996
12
      // op: Rn
4997
12
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
4998
12
      Value |= (op & UINT64_C(15)) << 16;
4999
12
      Value |= (op & UINT64_C(16)) << 1;
5000
12
      Value |= op & UINT64_C(16);
5001
12
      // op: Rm
5002
12
      op = getAddrMode6OffsetOpValue(MI, 4, Fixups, STI);
5003
12
      Value |= op & UINT64_C(15);
5004
12
      // op: lane
5005
12
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5006
12
      Value |= (op & UINT64_C(1)) << 7;
5007
12
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5008
12
      break;
5009
937
    }
5010
937
    case ARM::VLD1LNd16_UPD: {
5011
19
      // op: Vd
5012
19
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5013
19
      Value |= (op & UINT64_C(16)) << 18;
5014
19
      Value |= (op & UINT64_C(15)) << 12;
5015
19
      // op: Rn
5016
19
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5017
19
      Value |= (op & UINT64_C(15)) << 16;
5018
19
      Value |= op & UINT64_C(16);
5019
19
      // op: Rm
5020
19
      op = getAddrMode6OffsetOpValue(MI, 4, Fixups, STI);
5021
19
      Value |= op & UINT64_C(15);
5022
19
      // op: lane
5023
19
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5024
19
      Value |= (op & UINT64_C(3)) << 6;
5025
19
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5026
19
      break;
5027
937
    }
5028
937
    case ARM::VLD1d16Twb_register:
5029
24
    case ARM::VLD1d16wb_register:
5030
24
    case ARM::VLD1d32Twb_register:
5031
24
    case ARM::VLD1d32wb_register:
5032
24
    case ARM::VLD1d64Twb_register:
5033
24
    case ARM::VLD1d64wb_register:
5034
24
    case ARM::VLD1d8Twb_register:
5035
24
    case ARM::VLD1d8wb_register: {
5036
24
      // op: Vd
5037
24
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5038
24
      Value |= (op & UINT64_C(16)) << 18;
5039
24
      Value |= (op & UINT64_C(15)) << 12;
5040
24
      // op: Rn
5041
24
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5042
24
      Value |= (op & UINT64_C(15)) << 16;
5043
24
      Value |= op & UINT64_C(16);
5044
24
      // op: Rm
5045
24
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
5046
24
      Value |= op & UINT64_C(15);
5047
24
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5048
24
      break;
5049
24
    }
5050
24
    case ARM::VLD2LNd32:
5051
8
    case ARM::VLD2LNq32: {
5052
8
      // op: Vd
5053
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5054
8
      Value |= (op & UINT64_C(16)) << 18;
5055
8
      Value |= (op & UINT64_C(15)) << 12;
5056
8
      // op: Rn
5057
8
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5058
8
      Value |= (op & UINT64_C(15)) << 16;
5059
8
      Value |= op & UINT64_C(16);
5060
8
      // op: lane
5061
8
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5062
8
      Value |= (op & UINT64_C(1)) << 7;
5063
8
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5064
8
      break;
5065
8
    }
5066
8
    case ARM::VLD2LNd16:
5067
8
    case ARM::VLD2LNq16: {
5068
8
      // op: Vd
5069
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5070
8
      Value |= (op & UINT64_C(16)) << 18;
5071
8
      Value |= (op & UINT64_C(15)) << 12;
5072
8
      // op: Rn
5073
8
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5074
8
      Value |= (op & UINT64_C(15)) << 16;
5075
8
      Value |= op & UINT64_C(16);
5076
8
      // op: lane
5077
8
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5078
8
      Value |= (op & UINT64_C(3)) << 6;
5079
8
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5080
8
      break;
5081
8
    }
5082
8
    case ARM::VLD2LNd8: {
5083
5
      // op: Vd
5084
5
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5085
5
      Value |= (op & UINT64_C(16)) << 18;
5086
5
      Value |= (op & UINT64_C(15)) << 12;
5087
5
      // op: Rn
5088
5
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5089
5
      Value |= (op & UINT64_C(15)) << 16;
5090
5
      Value |= op & UINT64_C(16);
5091
5
      // op: lane
5092
5
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5093
5
      Value |= (op & UINT64_C(7)) << 5;
5094
5
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5095
5
      break;
5096
8
    }
5097
72
    case ARM::VLD1d16Twb_fixed:
5098
72
    case ARM::VLD1d16wb_fixed:
5099
72
    case ARM::VLD1d32Twb_fixed:
5100
72
    case ARM::VLD1d32wb_fixed:
5101
72
    case ARM::VLD1d64Twb_fixed:
5102
72
    case ARM::VLD1d64wb_fixed:
5103
72
    case ARM::VLD1d8Twb_fixed:
5104
72
    case ARM::VLD1d8wb_fixed: {
5105
72
      // op: Vd
5106
72
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5107
72
      Value |= (op & UINT64_C(16)) << 18;
5108
72
      Value |= (op & UINT64_C(15)) << 12;
5109
72
      // op: Rn
5110
72
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5111
72
      Value |= (op & UINT64_C(15)) << 16;
5112
72
      Value |= op & UINT64_C(16);
5113
72
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5114
72
      break;
5115
72
    }
5116
236
    case ARM::VLD1d16Qwb_register:
5117
236
    case ARM::VLD1d32Qwb_register:
5118
236
    case ARM::VLD1d64Qwb_register:
5119
236
    case ARM::VLD1d8Qwb_register:
5120
236
    case ARM::VLD1q16wb_register:
5121
236
    case ARM::VLD1q32wb_register:
5122
236
    case ARM::VLD1q64wb_register:
5123
236
    case ARM::VLD1q8wb_register:
5124
236
    case ARM::VLD2b16wb_register:
5125
236
    case ARM::VLD2b32wb_register:
5126
236
    case ARM::VLD2b8wb_register:
5127
236
    case ARM::VLD2d16wb_register:
5128
236
    case ARM::VLD2d32wb_register:
5129
236
    case ARM::VLD2d8wb_register:
5130
236
    case ARM::VLD2q16wb_register:
5131
236
    case ARM::VLD2q32wb_register:
5132
236
    case ARM::VLD2q8wb_register: {
5133
236
      // op: Vd
5134
236
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5135
236
      Value |= (op & UINT64_C(16)) << 18;
5136
236
      Value |= (op & UINT64_C(15)) << 12;
5137
236
      // op: Rn
5138
236
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5139
236
      Value |= (op & UINT64_C(15)) << 16;
5140
236
      Value |= op & UINT64_C(48);
5141
236
      // op: Rm
5142
236
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
5143
236
      Value |= op & UINT64_C(15);
5144
236
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5145
236
      break;
5146
236
    }
5147
236
    case ARM::VLD1d16Qwb_fixed:
5148
212
    case ARM::VLD1d32Qwb_fixed:
5149
212
    case ARM::VLD1d64Qwb_fixed:
5150
212
    case ARM::VLD1d8Qwb_fixed:
5151
212
    case ARM::VLD1q16wb_fixed:
5152
212
    case ARM::VLD1q32wb_fixed:
5153
212
    case ARM::VLD1q64wb_fixed:
5154
212
    case ARM::VLD1q8wb_fixed:
5155
212
    case ARM::VLD2b16wb_fixed:
5156
212
    case ARM::VLD2b32wb_fixed:
5157
212
    case ARM::VLD2b8wb_fixed:
5158
212
    case ARM::VLD2d16wb_fixed:
5159
212
    case ARM::VLD2d32wb_fixed:
5160
212
    case ARM::VLD2d8wb_fixed:
5161
212
    case ARM::VLD2q16wb_fixed:
5162
212
    case ARM::VLD2q32wb_fixed:
5163
212
    case ARM::VLD2q8wb_fixed: {
5164
212
      // op: Vd
5165
212
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5166
212
      Value |= (op & UINT64_C(16)) << 18;
5167
212
      Value |= (op & UINT64_C(15)) << 12;
5168
212
      // op: Rn
5169
212
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5170
212
      Value |= (op & UINT64_C(15)) << 16;
5171
212
      Value |= op & UINT64_C(48);
5172
212
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5173
212
      break;
5174
212
    }
5175
212
    case ARM::VLD3LNd32:
5176
6
    case ARM::VLD3LNq32: {
5177
6
      // op: Vd
5178
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5179
6
      Value |= (op & UINT64_C(16)) << 18;
5180
6
      Value |= (op & UINT64_C(15)) << 12;
5181
6
      // op: Rn
5182
6
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5183
6
      Value |= (op & UINT64_C(15)) << 16;
5184
6
      // op: lane
5185
6
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5186
6
      Value |= (op & UINT64_C(1)) << 7;
5187
6
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5188
6
      break;
5189
6
    }
5190
6
    case ARM::VLD3LNd16:
5191
6
    case ARM::VLD3LNq16: {
5192
6
      // op: Vd
5193
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5194
6
      Value |= (op & UINT64_C(16)) << 18;
5195
6
      Value |= (op & UINT64_C(15)) << 12;
5196
6
      // op: Rn
5197
6
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5198
6
      Value |= (op & UINT64_C(15)) << 16;
5199
6
      // op: lane
5200
6
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5201
6
      Value |= (op & UINT64_C(3)) << 6;
5202
6
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5203
6
      break;
5204
6
    }
5205
6
    case ARM::VLD3LNd8: {
5206
3
      // op: Vd
5207
3
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5208
3
      Value |= (op & UINT64_C(16)) << 18;
5209
3
      Value |= (op & UINT64_C(15)) << 12;
5210
3
      // op: Rn
5211
3
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5212
3
      Value |= (op & UINT64_C(15)) << 16;
5213
3
      // op: lane
5214
3
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5215
3
      Value |= (op & UINT64_C(7)) << 5;
5216
3
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5217
3
      break;
5218
6
    }
5219
9
    case ARM::VLD2LNd32_UPD:
5220
9
    case ARM::VLD2LNq32_UPD: {
5221
9
      // op: Vd
5222
9
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5223
9
      Value |= (op & UINT64_C(16)) << 18;
5224
9
      Value |= (op & UINT64_C(15)) << 12;
5225
9
      // op: Rn
5226
9
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5227
9
      Value |= (op & UINT64_C(15)) << 16;
5228
9
      Value |= op & UINT64_C(16);
5229
9
      // op: Rm
5230
9
      op = getAddrMode6OffsetOpValue(MI, 5, Fixups, STI);
5231
9
      Value |= op & UINT64_C(15);
5232
9
      // op: lane
5233
9
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5234
9
      Value |= (op & UINT64_C(1)) << 7;
5235
9
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5236
9
      break;
5237
9
    }
5238
9
    case ARM::VLD2LNd16_UPD:
5239
8
    case ARM::VLD2LNq16_UPD: {
5240
8
      // op: Vd
5241
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5242
8
      Value |= (op & UINT64_C(16)) << 18;
5243
8
      Value |= (op & UINT64_C(15)) << 12;
5244
8
      // op: Rn
5245
8
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5246
8
      Value |= (op & UINT64_C(15)) << 16;
5247
8
      Value |= op & UINT64_C(16);
5248
8
      // op: Rm
5249
8
      op = getAddrMode6OffsetOpValue(MI, 5, Fixups, STI);
5250
8
      Value |= op & UINT64_C(15);
5251
8
      // op: lane
5252
8
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5253
8
      Value |= (op & UINT64_C(3)) << 6;
5254
8
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5255
8
      break;
5256
8
    }
5257
8
    case ARM::VLD2LNd8_UPD: {
5258
6
      // op: Vd
5259
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5260
6
      Value |= (op & UINT64_C(16)) << 18;
5261
6
      Value |= (op & UINT64_C(15)) << 12;
5262
6
      // op: Rn
5263
6
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5264
6
      Value |= (op & UINT64_C(15)) << 16;
5265
6
      Value |= op & UINT64_C(16);
5266
6
      // op: Rm
5267
6
      op = getAddrMode6OffsetOpValue(MI, 5, Fixups, STI);
5268
6
      Value |= op & UINT64_C(15);
5269
6
      // op: lane
5270
6
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5271
6
      Value |= (op & UINT64_C(7)) << 5;
5272
6
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5273
6
      break;
5274
8
    }
5275
21
    case ARM::VLD3d16:
5276
21
    case ARM::VLD3d32:
5277
21
    case ARM::VLD3d8:
5278
21
    case ARM::VLD3q16:
5279
21
    case ARM::VLD3q32:
5280
21
    case ARM::VLD3q8: {
5281
21
      // op: Vd
5282
21
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5283
21
      Value |= (op & UINT64_C(16)) << 18;
5284
21
      Value |= (op & UINT64_C(15)) << 12;
5285
21
      // op: Rn
5286
21
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5287
21
      Value |= (op & UINT64_C(15)) << 16;
5288
21
      Value |= op & UINT64_C(16);
5289
21
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5290
21
      break;
5291
21
    }
5292
21
    case ARM::VLD3LNd32_UPD:
5293
8
    case ARM::VLD3LNq32_UPD: {
5294
8
      // op: Vd
5295
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5296
8
      Value |= (op & UINT64_C(16)) << 18;
5297
8
      Value |= (op & UINT64_C(15)) << 12;
5298
8
      // op: Rn
5299
8
      op = getAddrMode6AddressOpValue(MI, 4, Fixups, STI);
5300
8
      Value |= (op & UINT64_C(15)) << 16;
5301
8
      // op: Rm
5302
8
      op = getAddrMode6OffsetOpValue(MI, 6, Fixups, STI);
5303
8
      Value |= op & UINT64_C(15);
5304
8
      // op: lane
5305