Coverage Report

Created: 2019-02-15 18:59

/Users/buildslave/jenkins/workspace/clang-stage2-coverage-R/clang-build/lib/Target/ARM/ARMGenMCCodeEmitter.inc
Line
Count
Source (jump to first uncovered line)
1
/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2
|*                                                                            *|
3
|* Machine Code Emitter                                                       *|
4
|*                                                                            *|
5
|* Automatically generated file, do not edit!                                 *|
6
|*                                                                            *|
7
\*===----------------------------------------------------------------------===*/
8
9
uint64_t ARMMCCodeEmitter::getBinaryCodeForInstr(const MCInst &MI,
10
    SmallVectorImpl<MCFixup> &Fixups,
11
718k
    const MCSubtargetInfo &STI) const {
12
718k
  static const uint64_t InstBits[] = {
13
718k
    UINT64_C(0),
14
718k
    UINT64_C(0),
15
718k
    UINT64_C(0),
16
718k
    UINT64_C(0),
17
718k
    UINT64_C(0),
18
718k
    UINT64_C(0),
19
718k
    UINT64_C(0),
20
718k
    UINT64_C(0),
21
718k
    UINT64_C(0),
22
718k
    UINT64_C(0),
23
718k
    UINT64_C(0),
24
718k
    UINT64_C(0),
25
718k
    UINT64_C(0),
26
718k
    UINT64_C(0),
27
718k
    UINT64_C(0),
28
718k
    UINT64_C(0),
29
718k
    UINT64_C(0),
30
718k
    UINT64_C(0),
31
718k
    UINT64_C(0),
32
718k
    UINT64_C(0),
33
718k
    UINT64_C(0),
34
718k
    UINT64_C(0),
35
718k
    UINT64_C(0),
36
718k
    UINT64_C(0),
37
718k
    UINT64_C(0),
38
718k
    UINT64_C(0),
39
718k
    UINT64_C(0),
40
718k
    UINT64_C(0),
41
718k
    UINT64_C(0),
42
718k
    UINT64_C(0),
43
718k
    UINT64_C(0),
44
718k
    UINT64_C(0),
45
718k
    UINT64_C(0),
46
718k
    UINT64_C(0),
47
718k
    UINT64_C(0),
48
718k
    UINT64_C(0),
49
718k
    UINT64_C(0),
50
718k
    UINT64_C(0),
51
718k
    UINT64_C(0),
52
718k
    UINT64_C(0),
53
718k
    UINT64_C(0),
54
718k
    UINT64_C(0),
55
718k
    UINT64_C(0),
56
718k
    UINT64_C(0),
57
718k
    UINT64_C(0),
58
718k
    UINT64_C(0),
59
718k
    UINT64_C(0),
60
718k
    UINT64_C(0),
61
718k
    UINT64_C(0),
62
718k
    UINT64_C(0),
63
718k
    UINT64_C(0),
64
718k
    UINT64_C(0),
65
718k
    UINT64_C(0),
66
718k
    UINT64_C(0),
67
718k
    UINT64_C(0),
68
718k
    UINT64_C(0),
69
718k
    UINT64_C(0),
70
718k
    UINT64_C(0),
71
718k
    UINT64_C(0),
72
718k
    UINT64_C(0),
73
718k
    UINT64_C(0),
74
718k
    UINT64_C(0),
75
718k
    UINT64_C(0),
76
718k
    UINT64_C(0),
77
718k
    UINT64_C(0),
78
718k
    UINT64_C(0),
79
718k
    UINT64_C(0),
80
718k
    UINT64_C(0),
81
718k
    UINT64_C(0),
82
718k
    UINT64_C(0),
83
718k
    UINT64_C(0),
84
718k
    UINT64_C(0),
85
718k
    UINT64_C(0),
86
718k
    UINT64_C(0),
87
718k
    UINT64_C(0),
88
718k
    UINT64_C(0),
89
718k
    UINT64_C(0),
90
718k
    UINT64_C(0),
91
718k
    UINT64_C(0),
92
718k
    UINT64_C(0),
93
718k
    UINT64_C(0),
94
718k
    UINT64_C(0),
95
718k
    UINT64_C(0),
96
718k
    UINT64_C(0),
97
718k
    UINT64_C(0),
98
718k
    UINT64_C(0),
99
718k
    UINT64_C(0),
100
718k
    UINT64_C(0),
101
718k
    UINT64_C(0),
102
718k
    UINT64_C(0),
103
718k
    UINT64_C(0),
104
718k
    UINT64_C(0),
105
718k
    UINT64_C(0),
106
718k
    UINT64_C(0),
107
718k
    UINT64_C(0),
108
718k
    UINT64_C(0),
109
718k
    UINT64_C(0),
110
718k
    UINT64_C(0),
111
718k
    UINT64_C(0),
112
718k
    UINT64_C(0),
113
718k
    UINT64_C(0),
114
718k
    UINT64_C(0),
115
718k
    UINT64_C(0),
116
718k
    UINT64_C(0),
117
718k
    UINT64_C(0),
118
718k
    UINT64_C(0),
119
718k
    UINT64_C(0),
120
718k
    UINT64_C(0),
121
718k
    UINT64_C(0),
122
718k
    UINT64_C(0),
123
718k
    UINT64_C(0),
124
718k
    UINT64_C(0),
125
718k
    UINT64_C(0),
126
718k
    UINT64_C(0),
127
718k
    UINT64_C(0),
128
718k
    UINT64_C(0),
129
718k
    UINT64_C(0),
130
718k
    UINT64_C(0),
131
718k
    UINT64_C(0),
132
718k
    UINT64_C(0),
133
718k
    UINT64_C(0),
134
718k
    UINT64_C(0),
135
718k
    UINT64_C(0),
136
718k
    UINT64_C(0),
137
718k
    UINT64_C(0),
138
718k
    UINT64_C(0),
139
718k
    UINT64_C(0),
140
718k
    UINT64_C(0),
141
718k
    UINT64_C(0),
142
718k
    UINT64_C(0),
143
718k
    UINT64_C(0),
144
718k
    UINT64_C(0),
145
718k
    UINT64_C(0),
146
718k
    UINT64_C(0),
147
718k
    UINT64_C(0),
148
718k
    UINT64_C(0),
149
718k
    UINT64_C(0),
150
718k
    UINT64_C(0),
151
718k
    UINT64_C(0),
152
718k
    UINT64_C(0),
153
718k
    UINT64_C(0),
154
718k
    UINT64_C(0),
155
718k
    UINT64_C(0),
156
718k
    UINT64_C(0),
157
718k
    UINT64_C(0),
158
718k
    UINT64_C(0),
159
718k
    UINT64_C(0),
160
718k
    UINT64_C(0),
161
718k
    UINT64_C(0),
162
718k
    UINT64_C(0),
163
718k
    UINT64_C(0),
164
718k
    UINT64_C(0),
165
718k
    UINT64_C(0),
166
718k
    UINT64_C(0),
167
718k
    UINT64_C(0),
168
718k
    UINT64_C(0),
169
718k
    UINT64_C(0),
170
718k
    UINT64_C(0),
171
718k
    UINT64_C(0),
172
718k
    UINT64_C(0),
173
718k
    UINT64_C(0),
174
718k
    UINT64_C(0),
175
718k
    UINT64_C(0),
176
718k
    UINT64_C(0),
177
718k
    UINT64_C(0),
178
718k
    UINT64_C(0),
179
718k
    UINT64_C(0),
180
718k
    UINT64_C(0),
181
718k
    UINT64_C(0),
182
718k
    UINT64_C(0),
183
718k
    UINT64_C(0),
184
718k
    UINT64_C(0),
185
718k
    UINT64_C(0),
186
718k
    UINT64_C(0),
187
718k
    UINT64_C(0),
188
718k
    UINT64_C(0),
189
718k
    UINT64_C(0),
190
718k
    UINT64_C(0),
191
718k
    UINT64_C(0),
192
718k
    UINT64_C(0),
193
718k
    UINT64_C(0),
194
718k
    UINT64_C(0),
195
718k
    UINT64_C(0),
196
718k
    UINT64_C(0),
197
718k
    UINT64_C(0),
198
718k
    UINT64_C(0),
199
718k
    UINT64_C(0),
200
718k
    UINT64_C(0),
201
718k
    UINT64_C(0),
202
718k
    UINT64_C(0),
203
718k
    UINT64_C(0),
204
718k
    UINT64_C(0),
205
718k
    UINT64_C(0),
206
718k
    UINT64_C(0),
207
718k
    UINT64_C(0),
208
718k
    UINT64_C(0),
209
718k
    UINT64_C(0),
210
718k
    UINT64_C(0),
211
718k
    UINT64_C(0),
212
718k
    UINT64_C(0),
213
718k
    UINT64_C(0),
214
718k
    UINT64_C(0),
215
718k
    UINT64_C(0),
216
718k
    UINT64_C(0),
217
718k
    UINT64_C(0),
218
718k
    UINT64_C(0),
219
718k
    UINT64_C(0),
220
718k
    UINT64_C(0),
221
718k
    UINT64_C(0),
222
718k
    UINT64_C(0),
223
718k
    UINT64_C(0),
224
718k
    UINT64_C(0),
225
718k
    UINT64_C(0),
226
718k
    UINT64_C(0),
227
718k
    UINT64_C(0),
228
718k
    UINT64_C(0),
229
718k
    UINT64_C(0),
230
718k
    UINT64_C(0),
231
718k
    UINT64_C(0),
232
718k
    UINT64_C(0),
233
718k
    UINT64_C(0),
234
718k
    UINT64_C(0),
235
718k
    UINT64_C(0),
236
718k
    UINT64_C(0),
237
718k
    UINT64_C(0),
238
718k
    UINT64_C(0),
239
718k
    UINT64_C(0),
240
718k
    UINT64_C(0),
241
718k
    UINT64_C(0),
242
718k
    UINT64_C(0),
243
718k
    UINT64_C(0),
244
718k
    UINT64_C(0),
245
718k
    UINT64_C(0),
246
718k
    UINT64_C(0),
247
718k
    UINT64_C(0),
248
718k
    UINT64_C(0),
249
718k
    UINT64_C(0),
250
718k
    UINT64_C(0),
251
718k
    UINT64_C(0),
252
718k
    UINT64_C(0),
253
718k
    UINT64_C(0),
254
718k
    UINT64_C(0),
255
718k
    UINT64_C(0),
256
718k
    UINT64_C(0),
257
718k
    UINT64_C(0),
258
718k
    UINT64_C(0),
259
718k
    UINT64_C(0),
260
718k
    UINT64_C(0),
261
718k
    UINT64_C(0),
262
718k
    UINT64_C(0),
263
718k
    UINT64_C(0),
264
718k
    UINT64_C(0),
265
718k
    UINT64_C(0),
266
718k
    UINT64_C(0),
267
718k
    UINT64_C(0),
268
718k
    UINT64_C(0),
269
718k
    UINT64_C(0),
270
718k
    UINT64_C(0),
271
718k
    UINT64_C(0),
272
718k
    UINT64_C(0),
273
718k
    UINT64_C(0),
274
718k
    UINT64_C(0),
275
718k
    UINT64_C(0),
276
718k
    UINT64_C(0),
277
718k
    UINT64_C(0),
278
718k
    UINT64_C(0),
279
718k
    UINT64_C(0),
280
718k
    UINT64_C(0),
281
718k
    UINT64_C(0),
282
718k
    UINT64_C(0),
283
718k
    UINT64_C(0),
284
718k
    UINT64_C(0),
285
718k
    UINT64_C(0),
286
718k
    UINT64_C(0),
287
718k
    UINT64_C(0),
288
718k
    UINT64_C(0),
289
718k
    UINT64_C(0),
290
718k
    UINT64_C(0),
291
718k
    UINT64_C(0),
292
718k
    UINT64_C(0),
293
718k
    UINT64_C(0),
294
718k
    UINT64_C(0),
295
718k
    UINT64_C(0),
296
718k
    UINT64_C(0),
297
718k
    UINT64_C(0),
298
718k
    UINT64_C(0),
299
718k
    UINT64_C(0),
300
718k
    UINT64_C(0),
301
718k
    UINT64_C(0),
302
718k
    UINT64_C(0),
303
718k
    UINT64_C(0),
304
718k
    UINT64_C(0),
305
718k
    UINT64_C(0),
306
718k
    UINT64_C(0),
307
718k
    UINT64_C(0),
308
718k
    UINT64_C(0),
309
718k
    UINT64_C(0),
310
718k
    UINT64_C(0),
311
718k
    UINT64_C(0),
312
718k
    UINT64_C(0),
313
718k
    UINT64_C(0),
314
718k
    UINT64_C(0),
315
718k
    UINT64_C(0),
316
718k
    UINT64_C(0),
317
718k
    UINT64_C(0),
318
718k
    UINT64_C(0),
319
718k
    UINT64_C(0),
320
718k
    UINT64_C(0),
321
718k
    UINT64_C(0),
322
718k
    UINT64_C(0),
323
718k
    UINT64_C(0),
324
718k
    UINT64_C(0),
325
718k
    UINT64_C(0),
326
718k
    UINT64_C(0),
327
718k
    UINT64_C(0),
328
718k
    UINT64_C(0),
329
718k
    UINT64_C(0),
330
718k
    UINT64_C(0),
331
718k
    UINT64_C(0),
332
718k
    UINT64_C(0),
333
718k
    UINT64_C(0),
334
718k
    UINT64_C(0),
335
718k
    UINT64_C(0),
336
718k
    UINT64_C(0),
337
718k
    UINT64_C(0),
338
718k
    UINT64_C(0),
339
718k
    UINT64_C(0),
340
718k
    UINT64_C(0),
341
718k
    UINT64_C(0),
342
718k
    UINT64_C(0),
343
718k
    UINT64_C(0),
344
718k
    UINT64_C(0),
345
718k
    UINT64_C(0),
346
718k
    UINT64_C(0),
347
718k
    UINT64_C(0),
348
718k
    UINT64_C(0),
349
718k
    UINT64_C(0),
350
718k
    UINT64_C(0),
351
718k
    UINT64_C(0),
352
718k
    UINT64_C(0),
353
718k
    UINT64_C(0),
354
718k
    UINT64_C(0),
355
718k
    UINT64_C(0),
356
718k
    UINT64_C(0),
357
718k
    UINT64_C(0),
358
718k
    UINT64_C(0),
359
718k
    UINT64_C(0),
360
718k
    UINT64_C(0),
361
718k
    UINT64_C(0),
362
718k
    UINT64_C(0),
363
718k
    UINT64_C(0),
364
718k
    UINT64_C(0),
365
718k
    UINT64_C(0),
366
718k
    UINT64_C(0),
367
718k
    UINT64_C(0),
368
718k
    UINT64_C(0),
369
718k
    UINT64_C(0),
370
718k
    UINT64_C(0),
371
718k
    UINT64_C(0),
372
718k
    UINT64_C(0),
373
718k
    UINT64_C(0),
374
718k
    UINT64_C(0),
375
718k
    UINT64_C(0),
376
718k
    UINT64_C(0),
377
718k
    UINT64_C(0),
378
718k
    UINT64_C(0),
379
718k
    UINT64_C(0),
380
718k
    UINT64_C(0),
381
718k
    UINT64_C(0),
382
718k
    UINT64_C(0),
383
718k
    UINT64_C(0),
384
718k
    UINT64_C(0),
385
718k
    UINT64_C(0),
386
718k
    UINT64_C(0),
387
718k
    UINT64_C(0),
388
718k
    UINT64_C(0),
389
718k
    UINT64_C(0),
390
718k
    UINT64_C(0),
391
718k
    UINT64_C(0),
392
718k
    UINT64_C(0),
393
718k
    UINT64_C(0),
394
718k
    UINT64_C(0),
395
718k
    UINT64_C(0),
396
718k
    UINT64_C(0),
397
718k
    UINT64_C(0),
398
718k
    UINT64_C(0),
399
718k
    UINT64_C(0),
400
718k
    UINT64_C(0),
401
718k
    UINT64_C(0),
402
718k
    UINT64_C(0),
403
718k
    UINT64_C(0),
404
718k
    UINT64_C(0),
405
718k
    UINT64_C(0),
406
718k
    UINT64_C(0),
407
718k
    UINT64_C(0),
408
718k
    UINT64_C(0),
409
718k
    UINT64_C(0),
410
718k
    UINT64_C(0),
411
718k
    UINT64_C(0),
412
718k
    UINT64_C(0),
413
718k
    UINT64_C(0),
414
718k
    UINT64_C(0),
415
718k
    UINT64_C(0),
416
718k
    UINT64_C(0),
417
718k
    UINT64_C(0),
418
718k
    UINT64_C(0),
419
718k
    UINT64_C(0),
420
718k
    UINT64_C(0),
421
718k
    UINT64_C(0),
422
718k
    UINT64_C(0),
423
718k
    UINT64_C(0),
424
718k
    UINT64_C(0),
425
718k
    UINT64_C(0),
426
718k
    UINT64_C(0),
427
718k
    UINT64_C(0),
428
718k
    UINT64_C(0),
429
718k
    UINT64_C(0),
430
718k
    UINT64_C(0),
431
718k
    UINT64_C(0),
432
718k
    UINT64_C(0),
433
718k
    UINT64_C(0),
434
718k
    UINT64_C(0),
435
718k
    UINT64_C(0),
436
718k
    UINT64_C(0),
437
718k
    UINT64_C(0),
438
718k
    UINT64_C(0),
439
718k
    UINT64_C(0),
440
718k
    UINT64_C(0),
441
718k
    UINT64_C(0),
442
718k
    UINT64_C(0),
443
718k
    UINT64_C(0),
444
718k
    UINT64_C(0),
445
718k
    UINT64_C(0),
446
718k
    UINT64_C(0),
447
718k
    UINT64_C(0),
448
718k
    UINT64_C(0),
449
718k
    UINT64_C(0),
450
718k
    UINT64_C(0),
451
718k
    UINT64_C(0),
452
718k
    UINT64_C(0),
453
718k
    UINT64_C(0),
454
718k
    UINT64_C(0),
455
718k
    UINT64_C(0),
456
718k
    UINT64_C(0),
457
718k
    UINT64_C(0),
458
718k
    UINT64_C(0),
459
718k
    UINT64_C(0),
460
718k
    UINT64_C(0),
461
718k
    UINT64_C(0),
462
718k
    UINT64_C(0),
463
718k
    UINT64_C(0),
464
718k
    UINT64_C(0),
465
718k
    UINT64_C(0),
466
718k
    UINT64_C(0),
467
718k
    UINT64_C(0),
468
718k
    UINT64_C(0),
469
718k
    UINT64_C(0),
470
718k
    UINT64_C(0),
471
718k
    UINT64_C(0),
472
718k
    UINT64_C(0),
473
718k
    UINT64_C(0),
474
718k
    UINT64_C(0),
475
718k
    UINT64_C(0),
476
718k
    UINT64_C(0),
477
718k
    UINT64_C(0),
478
718k
    UINT64_C(0),
479
718k
    UINT64_C(0),
480
718k
    UINT64_C(0),
481
718k
    UINT64_C(0),
482
718k
    UINT64_C(0),
483
718k
    UINT64_C(0),
484
718k
    UINT64_C(0),
485
718k
    UINT64_C(0),
486
718k
    UINT64_C(0),
487
718k
    UINT64_C(0),
488
718k
    UINT64_C(0),
489
718k
    UINT64_C(0),
490
718k
    UINT64_C(0),
491
718k
    UINT64_C(0),
492
718k
    UINT64_C(0),
493
718k
    UINT64_C(0),
494
718k
    UINT64_C(0),
495
718k
    UINT64_C(0),
496
718k
    UINT64_C(0),
497
718k
    UINT64_C(0),
498
718k
    UINT64_C(0),
499
718k
    UINT64_C(0),
500
718k
    UINT64_C(0),
501
718k
    UINT64_C(0),
502
718k
    UINT64_C(0),
503
718k
    UINT64_C(0),
504
718k
    UINT64_C(0),
505
718k
    UINT64_C(0),
506
718k
    UINT64_C(0),
507
718k
    UINT64_C(0),
508
718k
    UINT64_C(0),
509
718k
    UINT64_C(0),
510
718k
    UINT64_C(0),
511
718k
    UINT64_C(0),
512
718k
    UINT64_C(0),
513
718k
    UINT64_C(0),
514
718k
    UINT64_C(0),
515
718k
    UINT64_C(0),
516
718k
    UINT64_C(0),
517
718k
    UINT64_C(0),
518
718k
    UINT64_C(0),
519
718k
    UINT64_C(0),
520
718k
    UINT64_C(0),
521
718k
    UINT64_C(0),
522
718k
    UINT64_C(0),
523
718k
    UINT64_C(0),
524
718k
    UINT64_C(0),
525
718k
    UINT64_C(0),
526
718k
    UINT64_C(0),
527
718k
    UINT64_C(0),
528
718k
    UINT64_C(0),
529
718k
    UINT64_C(0),
530
718k
    UINT64_C(0),
531
718k
    UINT64_C(0),
532
718k
    UINT64_C(0),
533
718k
    UINT64_C(0),
534
718k
    UINT64_C(0),
535
718k
    UINT64_C(0),
536
718k
    UINT64_C(0),
537
718k
    UINT64_C(0),
538
718k
    UINT64_C(0),
539
718k
    UINT64_C(0),
540
718k
    UINT64_C(0),
541
718k
    UINT64_C(0),
542
718k
    UINT64_C(0),
543
718k
    UINT64_C(0),
544
718k
    UINT64_C(0),
545
718k
    UINT64_C(0),
546
718k
    UINT64_C(0),
547
718k
    UINT64_C(0),
548
718k
    UINT64_C(0),
549
718k
    UINT64_C(0),
550
718k
    UINT64_C(0),
551
718k
    UINT64_C(0),
552
718k
    UINT64_C(0),
553
718k
    UINT64_C(0),
554
718k
    UINT64_C(0),
555
718k
    UINT64_C(0),
556
718k
    UINT64_C(0),
557
718k
    UINT64_C(0),
558
718k
    UINT64_C(0),
559
718k
    UINT64_C(0),
560
718k
    UINT64_C(0),
561
718k
    UINT64_C(0),
562
718k
    UINT64_C(0),
563
718k
    UINT64_C(0),
564
718k
    UINT64_C(0),
565
718k
    UINT64_C(44040192), // ADCri
566
718k
    UINT64_C(10485760), // ADCrr
567
718k
    UINT64_C(10485760), // ADCrsi
568
718k
    UINT64_C(10485776), // ADCrsr
569
718k
    UINT64_C(41943040), // ADDri
570
718k
    UINT64_C(8388608),  // ADDrr
571
718k
    UINT64_C(8388608),  // ADDrsi
572
718k
    UINT64_C(8388624),  // ADDrsr
573
718k
    UINT64_C(34537472), // ADR
574
718k
    UINT64_C(4088398656), // AESD
575
718k
    UINT64_C(4088398592), // AESE
576
718k
    UINT64_C(4088398784), // AESIMC
577
718k
    UINT64_C(4088398720), // AESMC
578
718k
    UINT64_C(33554432), // ANDri
579
718k
    UINT64_C(0),  // ANDrr
580
718k
    UINT64_C(0),  // ANDrsi
581
718k
    UINT64_C(16), // ANDrsr
582
718k
    UINT64_C(130023455),  // BFC
583
718k
    UINT64_C(130023440),  // BFI
584
718k
    UINT64_C(62914560), // BICri
585
718k
    UINT64_C(29360128), // BICrr
586
718k
    UINT64_C(29360128), // BICrsi
587
718k
    UINT64_C(29360144), // BICrsr
588
718k
    UINT64_C(3776970864), // BKPT
589
718k
    UINT64_C(3942645760), // BL
590
718k
    UINT64_C(3778019120), // BLX
591
718k
    UINT64_C(19922736), // BLX_pred
592
718k
    UINT64_C(4194304000), // BLXi
593
718k
    UINT64_C(184549376),  // BL_pred
594
718k
    UINT64_C(3778019088), // BX
595
718k
    UINT64_C(19922720), // BXJ
596
718k
    UINT64_C(19922718), // BX_RET
597
718k
    UINT64_C(19922704), // BX_pred
598
718k
    UINT64_C(167772160),  // Bcc
599
718k
    UINT64_C(234881024),  // CDP
600
718k
    UINT64_C(4261412864), // CDP2
601
718k
    UINT64_C(4118802463), // CLREX
602
718k
    UINT64_C(24055568), // CLZ
603
718k
    UINT64_C(57671680), // CMNri
604
718k
    UINT64_C(24117248), // CMNzrr
605
718k
    UINT64_C(24117248), // CMNzrsi
606
718k
    UINT64_C(24117264), // CMNzrsr
607
718k
    UINT64_C(55574528), // CMPri
608
718k
    UINT64_C(22020096), // CMPrr
609
718k
    UINT64_C(22020096), // CMPrsi
610
718k
    UINT64_C(22020112), // CMPrsr
611
718k
    UINT64_C(4043440128), // CPS1p
612
718k
    UINT64_C(4043309056), // CPS2p
613
718k
    UINT64_C(4043440128), // CPS3p
614
718k
    UINT64_C(3774873664), // CRC32B
615
718k
    UINT64_C(3774874176), // CRC32CB
616
718k
    UINT64_C(3776971328), // CRC32CH
617
718k
    UINT64_C(3779068480), // CRC32CW
618
718k
    UINT64_C(3776970816), // CRC32H
619
718k
    UINT64_C(3779067968), // CRC32W
620
718k
    UINT64_C(52490480), // DBG
621
718k
    UINT64_C(4118802512), // DMB
622
718k
    UINT64_C(4118802496), // DSB
623
718k
    UINT64_C(35651584), // EORri
624
718k
    UINT64_C(2097152),  // EORrr
625
718k
    UINT64_C(2097152),  // EORrsi
626
718k
    UINT64_C(2097168),  // EORrsr
627
718k
    UINT64_C(23068782), // ERET
628
718k
    UINT64_C(246418176),  // FCONSTD
629
718k
    UINT64_C(246417664),  // FCONSTH
630
718k
    UINT64_C(246417920),  // FCONSTS
631
718k
    UINT64_C(221252353),  // FLDMXDB_UPD
632
718k
    UINT64_C(210766593),  // FLDMXIA
633
718k
    UINT64_C(212863745),  // FLDMXIA_UPD
634
718k
    UINT64_C(250739216),  // FMSTAT
635
718k
    UINT64_C(220203777),  // FSTMXDB_UPD
636
718k
    UINT64_C(209718017),  // FSTMXIA
637
718k
    UINT64_C(211815169),  // FSTMXIA_UPD
638
718k
    UINT64_C(52490240), // HINT
639
718k
    UINT64_C(3774873712), // HLT
640
718k
    UINT64_C(3779068016), // HVC
641
718k
    UINT64_C(4118802528), // ISB
642
718k
    UINT64_C(26217631), // LDA
643
718k
    UINT64_C(30411935), // LDAB
644
718k
    UINT64_C(26218143), // LDAEX
645
718k
    UINT64_C(30412447), // LDAEXB
646
718k
    UINT64_C(28315295), // LDAEXD
647
718k
    UINT64_C(32509599), // LDAEXH
648
718k
    UINT64_C(32509087), // LDAH
649
718k
    UINT64_C(4249878528), // LDC2L_OFFSET
650
718k
    UINT64_C(4241489920), // LDC2L_OPTION
651
718k
    UINT64_C(4235198464), // LDC2L_POST
652
718k
    UINT64_C(4251975680), // LDC2L_PRE
653
718k
    UINT64_C(4245684224), // LDC2_OFFSET
654
718k
    UINT64_C(4237295616), // LDC2_OPTION
655
718k
    UINT64_C(4231004160), // LDC2_POST
656
718k
    UINT64_C(4247781376), // LDC2_PRE
657
718k
    UINT64_C(223346688),  // LDCL_OFFSET
658
718k
    UINT64_C(214958080),  // LDCL_OPTION
659
718k
    UINT64_C(208666624),  // LDCL_POST
660
718k
    UINT64_C(225443840),  // LDCL_PRE
661
718k
    UINT64_C(219152384),  // LDC_OFFSET
662
718k
    UINT64_C(210763776),  // LDC_OPTION
663
718k
    UINT64_C(204472320),  // LDC_POST
664
718k
    UINT64_C(221249536),  // LDC_PRE
665
718k
    UINT64_C(135266304),  // LDMDA
666
718k
    UINT64_C(137363456),  // LDMDA_UPD
667
718k
    UINT64_C(152043520),  // LDMDB
668
718k
    UINT64_C(154140672),  // LDMDB_UPD
669
718k
    UINT64_C(143654912),  // LDMIA
670
718k
    UINT64_C(145752064),  // LDMIA_UPD
671
718k
    UINT64_C(160432128),  // LDMIB
672
718k
    UINT64_C(162529280),  // LDMIB_UPD
673
718k
    UINT64_C(74448896), // LDRBT_POST_IMM
674
718k
    UINT64_C(108003328),  // LDRBT_POST_REG
675
718k
    UINT64_C(72351744), // LDRB_POST_IMM
676
718k
    UINT64_C(105906176),  // LDRB_POST_REG
677
718k
    UINT64_C(91226112), // LDRB_PRE_IMM
678
718k
    UINT64_C(124780544),  // LDRB_PRE_REG
679
718k
    UINT64_C(89128960), // LDRBi12
680
718k
    UINT64_C(122683392),  // LDRBrs
681
718k
    UINT64_C(16777424), // LDRD
682
718k
    UINT64_C(208),  // LDRD_POST
683
718k
    UINT64_C(18874576), // LDRD_PRE
684
718k
    UINT64_C(26218399), // LDREX
685
718k
    UINT64_C(30412703), // LDREXB
686
718k
    UINT64_C(28315551), // LDREXD
687
718k
    UINT64_C(32509855), // LDREXH
688
718k
    UINT64_C(17825968), // LDRH
689
718k
    UINT64_C(7340208),  // LDRHTi
690
718k
    UINT64_C(3145904),  // LDRHTr
691
718k
    UINT64_C(1048752),  // LDRH_POST
692
718k
    UINT64_C(19923120), // LDRH_PRE
693
718k
    UINT64_C(17826000), // LDRSB
694
718k
    UINT64_C(7340240),  // LDRSBTi
695
718k
    UINT64_C(3145936),  // LDRSBTr
696
718k
    UINT64_C(1048784),  // LDRSB_POST
697
718k
    UINT64_C(19923152), // LDRSB_PRE
698
718k
    UINT64_C(17826032), // LDRSH
699
718k
    UINT64_C(7340272),  // LDRSHTi
700
718k
    UINT64_C(3145968),  // LDRSHTr
701
718k
    UINT64_C(1048816),  // LDRSH_POST
702
718k
    UINT64_C(19923184), // LDRSH_PRE
703
718k
    UINT64_C(70254592), // LDRT_POST_IMM
704
718k
    UINT64_C(103809024),  // LDRT_POST_REG
705
718k
    UINT64_C(68157440), // LDR_POST_IMM
706
718k
    UINT64_C(101711872),  // LDR_POST_REG
707
718k
    UINT64_C(87031808), // LDR_PRE_IMM
708
718k
    UINT64_C(120586240),  // LDR_PRE_REG
709
718k
    UINT64_C(85917696), // LDRcp
710
718k
    UINT64_C(84934656), // LDRi12
711
718k
    UINT64_C(118489088),  // LDRrs
712
718k
    UINT64_C(234881040),  // MCR
713
718k
    UINT64_C(4261412880), // MCR2
714
718k
    UINT64_C(205520896),  // MCRR
715
718k
    UINT64_C(4232052736), // MCRR2
716
718k
    UINT64_C(2097296),  // MLA
717
718k
    UINT64_C(6291600),  // MLS
718
718k
    UINT64_C(27324430), // MOVPCLR
719
718k
    UINT64_C(54525952), // MOVTi16
720
718k
    UINT64_C(60817408), // MOVi
721
718k
    UINT64_C(50331648), // MOVi16
722
718k
    UINT64_C(27262976), // MOVr
723
718k
    UINT64_C(27262976), // MOVr_TC
724
718k
    UINT64_C(27262976), // MOVsi
725
718k
    UINT64_C(27262992), // MOVsr
726
718k
    UINT64_C(235929616),  // MRC
727
718k
    UINT64_C(4262461456), // MRC2
728
718k
    UINT64_C(206569472),  // MRRC
729
718k
    UINT64_C(4233101312), // MRRC2
730
718k
    UINT64_C(17760256), // MRS
731
718k
    UINT64_C(16777728), // MRSbanked
732
718k
    UINT64_C(21954560), // MRSsys
733
718k
    UINT64_C(18935808), // MSR
734
718k
    UINT64_C(18936320), // MSRbanked
735
718k
    UINT64_C(52490240), // MSRi
736
718k
    UINT64_C(144),  // MUL
737
718k
    UINT64_C(65011712), // MVNi
738
718k
    UINT64_C(31457280), // MVNr
739
718k
    UINT64_C(31457280), // MVNsi
740
718k
    UINT64_C(31457296), // MVNsr
741
718k
    UINT64_C(58720256), // ORRri
742
718k
    UINT64_C(25165824), // ORRrr
743
718k
    UINT64_C(25165824), // ORRrsi
744
718k
    UINT64_C(25165840), // ORRrsr
745
718k
    UINT64_C(109051920),  // PKHBT
746
718k
    UINT64_C(109051984),  // PKHTB
747
718k
    UINT64_C(4111527936), // PLDWi12
748
718k
    UINT64_C(4145082368), // PLDWrs
749
718k
    UINT64_C(4115722240), // PLDi12
750
718k
    UINT64_C(4149276672), // PLDrs
751
718k
    UINT64_C(4098945024), // PLIi12
752
718k
    UINT64_C(4132499456), // PLIrs
753
718k
    UINT64_C(16777296), // QADD
754
718k
    UINT64_C(102764304),  // QADD16
755
718k
    UINT64_C(102764432),  // QADD8
756
718k
    UINT64_C(102764336),  // QASX
757
718k
    UINT64_C(20971600), // QDADD
758
718k
    UINT64_C(23068752), // QDSUB
759
718k
    UINT64_C(102764368),  // QSAX
760
718k
    UINT64_C(18874448), // QSUB
761
718k
    UINT64_C(102764400),  // QSUB16
762
718k
    UINT64_C(102764528),  // QSUB8
763
718k
    UINT64_C(117378864),  // RBIT
764
718k
    UINT64_C(113184560),  // REV
765
718k
    UINT64_C(113184688),  // REV16
766
718k
    UINT64_C(117378992),  // REVSH
767
718k
    UINT64_C(4161800704), // RFEDA
768
718k
    UINT64_C(4163897856), // RFEDA_UPD
769
718k
    UINT64_C(4178577920), // RFEDB
770
718k
    UINT64_C(4180675072), // RFEDB_UPD
771
718k
    UINT64_C(4170189312), // RFEIA
772
718k
    UINT64_C(4172286464), // RFEIA_UPD
773
718k
    UINT64_C(4186966528), // RFEIB
774
718k
    UINT64_C(4189063680), // RFEIB_UPD
775
718k
    UINT64_C(39845888), // RSBri
776
718k
    UINT64_C(6291456),  // RSBrr
777
718k
    UINT64_C(6291456),  // RSBrsi
778
718k
    UINT64_C(6291472),  // RSBrsr
779
718k
    UINT64_C(48234496), // RSCri
780
718k
    UINT64_C(14680064), // RSCrr
781
718k
    UINT64_C(14680064), // RSCrsi
782
718k
    UINT64_C(14680080), // RSCrsr
783
718k
    UINT64_C(101715728),  // SADD16
784
718k
    UINT64_C(101715856),  // SADD8
785
718k
    UINT64_C(101715760),  // SASX
786
718k
    UINT64_C(4118802544), // SB
787
718k
    UINT64_C(46137344), // SBCri
788
718k
    UINT64_C(12582912), // SBCrr
789
718k
    UINT64_C(12582912), // SBCrsi
790
718k
    UINT64_C(12582928), // SBCrsr
791
718k
    UINT64_C(127926352),  // SBFX
792
718k
    UINT64_C(118550544),  // SDIV
793
718k
    UINT64_C(109055920),  // SEL
794
718k
    UINT64_C(4043374592), // SETEND
795
718k
    UINT64_C(4044357632), // SETPAN
796
718k
    UINT64_C(4060089408), // SHA1C
797
718k
    UINT64_C(4088988352), // SHA1H
798
718k
    UINT64_C(4062186560), // SHA1M
799
718k
    UINT64_C(4061137984), // SHA1P
800
718k
    UINT64_C(4063235136), // SHA1SU0
801
718k
    UINT64_C(4089054080), // SHA1SU1
802
718k
    UINT64_C(4076866624), // SHA256H
803
718k
    UINT64_C(4077915200), // SHA256H2
804
718k
    UINT64_C(4089054144), // SHA256SU0
805
718k
    UINT64_C(4078963776), // SHA256SU1
806
718k
    UINT64_C(103812880),  // SHADD16
807
718k
    UINT64_C(103813008),  // SHADD8
808
718k
    UINT64_C(103812912),  // SHASX
809
718k
    UINT64_C(103812944),  // SHSAX
810
718k
    UINT64_C(103812976),  // SHSUB16
811
718k
    UINT64_C(103813104),  // SHSUB8
812
718k
    UINT64_C(23068784), // SMC
813
718k
    UINT64_C(16777344), // SMLABB
814
718k
    UINT64_C(16777408), // SMLABT
815
718k
    UINT64_C(117440528),  // SMLAD
816
718k
    UINT64_C(117440560),  // SMLADX
817
718k
    UINT64_C(14680208), // SMLAL
818
718k
    UINT64_C(20971648), // SMLALBB
819
718k
    UINT64_C(20971712), // SMLALBT
820
718k
    UINT64_C(121634832),  // SMLALD
821
718k
    UINT64_C(121634864),  // SMLALDX
822
718k
    UINT64_C(20971680), // SMLALTB
823
718k
    UINT64_C(20971744), // SMLALTT
824
718k
    UINT64_C(16777376), // SMLATB
825
718k
    UINT64_C(16777440), // SMLATT
826
718k
    UINT64_C(18874496), // SMLAWB
827
718k
    UINT64_C(18874560), // SMLAWT
828
718k
    UINT64_C(117440592),  // SMLSD
829
718k
    UINT64_C(117440624),  // SMLSDX
830
718k
    UINT64_C(121634896),  // SMLSLD
831
718k
    UINT64_C(121634928),  // SMLSLDX
832
718k
    UINT64_C(122683408),  // SMMLA
833
718k
    UINT64_C(122683440),  // SMMLAR
834
718k
    UINT64_C(122683600),  // SMMLS
835
718k
    UINT64_C(122683632),  // SMMLSR
836
718k
    UINT64_C(122744848),  // SMMUL
837
718k
    UINT64_C(122744880),  // SMMULR
838
718k
    UINT64_C(117501968),  // SMUAD
839
718k
    UINT64_C(117502000),  // SMUADX
840
718k
    UINT64_C(23068800), // SMULBB
841
718k
    UINT64_C(23068864), // SMULBT
842
718k
    UINT64_C(12583056), // SMULL
843
718k
    UINT64_C(23068832), // SMULTB
844
718k
    UINT64_C(23068896), // SMULTT
845
718k
    UINT64_C(18874528), // SMULWB
846
718k
    UINT64_C(18874592), // SMULWT
847
718k
    UINT64_C(117502032),  // SMUSD
848
718k
    UINT64_C(117502064),  // SMUSDX
849
718k
    UINT64_C(4165797120), // SRSDA
850
718k
    UINT64_C(4167894272), // SRSDA_UPD
851
718k
    UINT64_C(4182574336), // SRSDB
852
718k
    UINT64_C(4184671488), // SRSDB_UPD
853
718k
    UINT64_C(4174185728), // SRSIA
854
718k
    UINT64_C(4176282880), // SRSIA_UPD
855
718k
    UINT64_C(4190962944), // SRSIB
856
718k
    UINT64_C(4193060096), // SRSIB_UPD
857
718k
    UINT64_C(111149072),  // SSAT
858
718k
    UINT64_C(111152944),  // SSAT16
859
718k
    UINT64_C(101715792),  // SSAX
860
718k
    UINT64_C(101715824),  // SSUB16
861
718k
    UINT64_C(101715952),  // SSUB8
862
718k
    UINT64_C(4248829952), // STC2L_OFFSET
863
718k
    UINT64_C(4240441344), // STC2L_OPTION
864
718k
    UINT64_C(4234149888), // STC2L_POST
865
718k
    UINT64_C(4250927104), // STC2L_PRE
866
718k
    UINT64_C(4244635648), // STC2_OFFSET
867
718k
    UINT64_C(4236247040), // STC2_OPTION
868
718k
    UINT64_C(4229955584), // STC2_POST
869
718k
    UINT64_C(4246732800), // STC2_PRE
870
718k
    UINT64_C(222298112),  // STCL_OFFSET
871
718k
    UINT64_C(213909504),  // STCL_OPTION
872
718k
    UINT64_C(207618048),  // STCL_POST
873
718k
    UINT64_C(224395264),  // STCL_PRE
874
718k
    UINT64_C(218103808),  // STC_OFFSET
875
718k
    UINT64_C(209715200),  // STC_OPTION
876
718k
    UINT64_C(203423744),  // STC_POST
877
718k
    UINT64_C(220200960),  // STC_PRE
878
718k
    UINT64_C(25230480), // STL
879
718k
    UINT64_C(29424784), // STLB
880
718k
    UINT64_C(25169552), // STLEX
881
718k
    UINT64_C(29363856), // STLEXB
882
718k
    UINT64_C(27266704), // STLEXD
883
718k
    UINT64_C(31461008), // STLEXH
884
718k
    UINT64_C(31521936), // STLH
885
718k
    UINT64_C(134217728),  // STMDA
886
718k
    UINT64_C(136314880),  // STMDA_UPD
887
718k
    UINT64_C(150994944),  // STMDB
888
718k
    UINT64_C(153092096),  // STMDB_UPD
889
718k
    UINT64_C(142606336),  // STMIA
890
718k
    UINT64_C(144703488),  // STMIA_UPD
891
718k
    UINT64_C(159383552),  // STMIB
892
718k
    UINT64_C(161480704),  // STMIB_UPD
893
718k
    UINT64_C(73400320), // STRBT_POST_IMM
894
718k
    UINT64_C(106954752),  // STRBT_POST_REG
895
718k
    UINT64_C(71303168), // STRB_POST_IMM
896
718k
    UINT64_C(104857600),  // STRB_POST_REG
897
718k
    UINT64_C(90177536), // STRB_PRE_IMM
898
718k
    UINT64_C(123731968),  // STRB_PRE_REG
899
718k
    UINT64_C(88080384), // STRBi12
900
718k
    UINT64_C(121634816),  // STRBrs
901
718k
    UINT64_C(16777456), // STRD
902
718k
    UINT64_C(240),  // STRD_POST
903
718k
    UINT64_C(18874608), // STRD_PRE
904
718k
    UINT64_C(25169808), // STREX
905
718k
    UINT64_C(29364112), // STREXB
906
718k
    UINT64_C(27266960), // STREXD
907
718k
    UINT64_C(31461264), // STREXH
908
718k
    UINT64_C(16777392), // STRH
909
718k
    UINT64_C(6291632),  // STRHTi
910
718k
    UINT64_C(2097328),  // STRHTr
911
718k
    UINT64_C(176),  // STRH_POST
912
718k
    UINT64_C(18874544), // STRH_PRE
913
718k
    UINT64_C(69206016), // STRT_POST_IMM
914
718k
    UINT64_C(102760448),  // STRT_POST_REG
915
718k
    UINT64_C(67108864), // STR_POST_IMM
916
718k
    UINT64_C(100663296),  // STR_POST_REG
917
718k
    UINT64_C(85983232), // STR_PRE_IMM
918
718k
    UINT64_C(119537664),  // STR_PRE_REG
919
718k
    UINT64_C(83886080), // STRi12
920
718k
    UINT64_C(117440512),  // STRrs
921
718k
    UINT64_C(37748736), // SUBri
922
718k
    UINT64_C(4194304),  // SUBrr
923
718k
    UINT64_C(4194304),  // SUBrsi
924
718k
    UINT64_C(4194320),  // SUBrsr
925
718k
    UINT64_C(251658240),  // SVC
926
718k
    UINT64_C(16777360), // SWP
927
718k
    UINT64_C(20971664), // SWPB
928
718k
    UINT64_C(111149168),  // SXTAB
929
718k
    UINT64_C(109052016),  // SXTAB16
930
718k
    UINT64_C(112197744),  // SXTAH
931
718k
    UINT64_C(112132208),  // SXTB
932
718k
    UINT64_C(110035056),  // SXTB16
933
718k
    UINT64_C(113180784),  // SXTH
934
718k
    UINT64_C(53477376), // TEQri
935
718k
    UINT64_C(19922944), // TEQrr
936
718k
    UINT64_C(19922944), // TEQrsi
937
718k
    UINT64_C(19922960), // TEQrsr
938
718k
    UINT64_C(3892305662), // TRAP
939
718k
    UINT64_C(3892240112), // TRAPNaCl
940
718k
    UINT64_C(3810586642), // TSB
941
718k
    UINT64_C(51380224), // TSTri
942
718k
    UINT64_C(17825792), // TSTrr
943
718k
    UINT64_C(17825792), // TSTrsi
944
718k
    UINT64_C(17825808), // TSTrsr
945
718k
    UINT64_C(105910032),  // UADD16
946
718k
    UINT64_C(105910160),  // UADD8
947
718k
    UINT64_C(105910064),  // UASX
948
718k
    UINT64_C(132120656),  // UBFX
949
718k
    UINT64_C(3891265776), // UDF
950
718k
    UINT64_C(120647696),  // UDIV
951
718k
    UINT64_C(108007184),  // UHADD16
952
718k
    UINT64_C(108007312),  // UHADD8
953
718k
    UINT64_C(108007216),  // UHASX
954
718k
    UINT64_C(108007248),  // UHSAX
955
718k
    UINT64_C(108007280),  // UHSUB16
956
718k
    UINT64_C(108007408),  // UHSUB8
957
718k
    UINT64_C(4194448),  // UMAAL
958
718k
    UINT64_C(10485904), // UMLAL
959
718k
    UINT64_C(8388752),  // UMULL
960
718k
    UINT64_C(106958608),  // UQADD16
961
718k
    UINT64_C(106958736),  // UQADD8
962
718k
    UINT64_C(106958640),  // UQASX
963
718k
    UINT64_C(106958672),  // UQSAX
964
718k
    UINT64_C(106958704),  // UQSUB16
965
718k
    UINT64_C(106958832),  // UQSUB8
966
718k
    UINT64_C(125890576),  // USAD8
967
718k
    UINT64_C(125829136),  // USADA8
968
718k
    UINT64_C(115343376),  // USAT
969
718k
    UINT64_C(115347248),  // USAT16
970
718k
    UINT64_C(105910096),  // USAX
971
718k
    UINT64_C(105910128),  // USUB16
972
718k
    UINT64_C(105910256),  // USUB8
973
718k
    UINT64_C(115343472),  // UXTAB
974
718k
    UINT64_C(113246320),  // UXTAB16
975
718k
    UINT64_C(116392048),  // UXTAH
976
718k
    UINT64_C(116326512),  // UXTB
977
718k
    UINT64_C(114229360),  // UXTB16
978
718k
    UINT64_C(117375088),  // UXTH
979
718k
    UINT64_C(4070573312), // VABALsv2i64
980
718k
    UINT64_C(4069524736), // VABALsv4i32
981
718k
    UINT64_C(4068476160), // VABALsv8i16
982
718k
    UINT64_C(4087350528), // VABALuv2i64
983
718k
    UINT64_C(4086301952), // VABALuv4i32
984
718k
    UINT64_C(4085253376), // VABALuv8i16
985
718k
    UINT64_C(4060088144), // VABAsv16i8
986
718k
    UINT64_C(4062185232), // VABAsv2i32
987
718k
    UINT64_C(4061136656), // VABAsv4i16
988
718k
    UINT64_C(4062185296), // VABAsv4i32
989
718k
    UINT64_C(4061136720), // VABAsv8i16
990
718k
    UINT64_C(4060088080), // VABAsv8i8
991
718k
    UINT64_C(4076865360), // VABAuv16i8
992
718k
    UINT64_C(4078962448), // VABAuv2i32
993
718k
    UINT64_C(4077913872), // VABAuv4i16
994
718k
    UINT64_C(4078962512), // VABAuv4i32
995
718k
    UINT64_C(4077913936), // VABAuv8i16
996
718k
    UINT64_C(4076865296), // VABAuv8i8
997
718k
    UINT64_C(4070573824), // VABDLsv2i64
998
718k
    UINT64_C(4069525248), // VABDLsv4i32
999
718k
    UINT64_C(4068476672), // VABDLsv8i16
1000
718k
    UINT64_C(4087351040), // VABDLuv2i64
1001
718k
    UINT64_C(4086302464), // VABDLuv4i32
1002
718k
    UINT64_C(4085253888), // VABDLuv8i16
1003
718k
    UINT64_C(4078963968), // VABDfd
1004
718k
    UINT64_C(4078964032), // VABDfq
1005
718k
    UINT64_C(4080012544), // VABDhd
1006
718k
    UINT64_C(4080012608), // VABDhq
1007
718k
    UINT64_C(4060088128), // VABDsv16i8
1008
718k
    UINT64_C(4062185216), // VABDsv2i32
1009
718k
    UINT64_C(4061136640), // VABDsv4i16
1010
718k
    UINT64_C(4062185280), // VABDsv4i32
1011
718k
    UINT64_C(4061136704), // VABDsv8i16
1012
718k
    UINT64_C(4060088064), // VABDsv8i8
1013
718k
    UINT64_C(4076865344), // VABDuv16i8
1014
718k
    UINT64_C(4078962432), // VABDuv2i32
1015
718k
    UINT64_C(4077913856), // VABDuv4i16
1016
718k
    UINT64_C(4078962496), // VABDuv4i32
1017
718k
    UINT64_C(4077913920), // VABDuv8i16
1018
718k
    UINT64_C(4076865280), // VABDuv8i8
1019
718k
    UINT64_C(246418368),  // VABSD
1020
718k
    UINT64_C(246417856),  // VABSH
1021
718k
    UINT64_C(246418112),  // VABSS
1022
718k
    UINT64_C(4088989440), // VABSfd
1023
718k
    UINT64_C(4088989504), // VABSfq
1024
718k
    UINT64_C(4088727296), // VABShd
1025
718k
    UINT64_C(4088727360), // VABShq
1026
718k
    UINT64_C(4088464192), // VABSv16i8
1027
718k
    UINT64_C(4088988416), // VABSv2i32
1028
718k
    UINT64_C(4088726272), // VABSv4i16
1029
718k
    UINT64_C(4088988480), // VABSv4i32
1030
718k
    UINT64_C(4088726336), // VABSv8i16
1031
718k
    UINT64_C(4088464128), // VABSv8i8
1032
718k
    UINT64_C(4076867088), // VACGEfd
1033
718k
    UINT64_C(4076867152), // VACGEfq
1034
718k
    UINT64_C(4077915664), // VACGEhd
1035
718k
    UINT64_C(4077915728), // VACGEhq
1036
718k
    UINT64_C(4078964240), // VACGTfd
1037
718k
    UINT64_C(4078964304), // VACGTfq
1038
718k
    UINT64_C(4080012816), // VACGThd
1039
718k
    UINT64_C(4080012880), // VACGThq
1040
718k
    UINT64_C(238029568),  // VADDD
1041
718k
    UINT64_C(238029056),  // VADDH
1042
718k
    UINT64_C(4070573056), // VADDHNv2i32
1043
718k
    UINT64_C(4069524480), // VADDHNv4i16
1044
718k
    UINT64_C(4068475904), // VADDHNv8i8
1045
718k
    UINT64_C(4070572032), // VADDLsv2i64
1046
718k
    UINT64_C(4069523456), // VADDLsv4i32
1047
718k
    UINT64_C(4068474880), // VADDLsv8i16
1048
718k
    UINT64_C(4087349248), // VADDLuv2i64
1049
718k
    UINT64_C(4086300672), // VADDLuv4i32
1050
718k
    UINT64_C(4085252096), // VADDLuv8i16
1051
718k
    UINT64_C(238029312),  // VADDS
1052
718k
    UINT64_C(4070572288), // VADDWsv2i64
1053
718k
    UINT64_C(4069523712), // VADDWsv4i32
1054
718k
    UINT64_C(4068475136), // VADDWsv8i16
1055
718k
    UINT64_C(4087349504), // VADDWuv2i64
1056
718k
    UINT64_C(4086300928), // VADDWuv4i32
1057
718k
    UINT64_C(4085252352), // VADDWuv8i16
1058
718k
    UINT64_C(4060089600), // VADDfd
1059
718k
    UINT64_C(4060089664), // VADDfq
1060
718k
    UINT64_C(4061138176), // VADDhd
1061
718k
    UINT64_C(4061138240), // VADDhq
1062
718k
    UINT64_C(4060088384), // VADDv16i8
1063
718k
    UINT64_C(4063234048), // VADDv1i64
1064
718k
    UINT64_C(4062185472), // VADDv2i32
1065
718k
    UINT64_C(4063234112), // VADDv2i64
1066
718k
    UINT64_C(4061136896), // VADDv4i16
1067
718k
    UINT64_C(4062185536), // VADDv4i32
1068
718k
    UINT64_C(4061136960), // VADDv8i16
1069
718k
    UINT64_C(4060088320), // VADDv8i8
1070
718k
    UINT64_C(4060086544), // VANDd
1071
718k
    UINT64_C(4060086608), // VANDq
1072
718k
    UINT64_C(4061135120), // VBICd
1073
718k
    UINT64_C(4068475184), // VBICiv2i32
1074
718k
    UINT64_C(4068477232), // VBICiv4i16
1075
718k
    UINT64_C(4068475248), // VBICiv4i32
1076
718k
    UINT64_C(4068477296), // VBICiv8i16
1077
718k
    UINT64_C(4061135184), // VBICq
1078
718k
    UINT64_C(4080009488), // VBIFd
1079
718k
    UINT64_C(4080009552), // VBIFq
1080
718k
    UINT64_C(4078960912), // VBITd
1081
718k
    UINT64_C(4078960976), // VBITq
1082
718k
    UINT64_C(4077912336), // VBSLd
1083
718k
    UINT64_C(4077912400), // VBSLq
1084
718k
    UINT64_C(4237297664), // VCADDv2f32
1085
718k
    UINT64_C(4236249088), // VCADDv4f16
1086
718k
    UINT64_C(4237297728), // VCADDv4f32
1087
718k
    UINT64_C(4236249152), // VCADDv8f16
1088
718k
    UINT64_C(4060089856), // VCEQfd
1089
718k
    UINT64_C(4060089920), // VCEQfq
1090
718k
    UINT64_C(4061138432), // VCEQhd
1091
718k
    UINT64_C(4061138496), // VCEQhq
1092
718k
    UINT64_C(4076865616), // VCEQv16i8
1093
718k
    UINT64_C(4078962704), // VCEQv2i32
1094
718k
    UINT64_C(4077914128), // VCEQv4i16
1095
718k
    UINT64_C(4078962768), // VCEQv4i32
1096
718k
    UINT64_C(4077914192), // VCEQv8i16
1097
718k
    UINT64_C(4076865552), // VCEQv8i8
1098
718k
    UINT64_C(4088463680), // VCEQzv16i8
1099
718k
    UINT64_C(4088988928), // VCEQzv2f32
1100
718k
    UINT64_C(4088987904), // VCEQzv2i32
1101
718k
    UINT64_C(4088726784), // VCEQzv4f16
1102
718k
    UINT64_C(4088988992), // VCEQzv4f32
1103
718k
    UINT64_C(4088725760), // VCEQzv4i16
1104
718k
    UINT64_C(4088987968), // VCEQzv4i32
1105
718k
    UINT64_C(4088726848), // VCEQzv8f16
1106
718k
    UINT64_C(4088725824), // VCEQzv8i16
1107
718k
    UINT64_C(4088463616), // VCEQzv8i8
1108
718k
    UINT64_C(4076867072), // VCGEfd
1109
718k
    UINT64_C(4076867136), // VCGEfq
1110
718k
    UINT64_C(4077915648), // VCGEhd
1111
718k
    UINT64_C(4077915712), // VCGEhq
1112
718k
    UINT64_C(4060087120), // VCGEsv16i8
1113
718k
    UINT64_C(4062184208), // VCGEsv2i32
1114
718k
    UINT64_C(4061135632), // VCGEsv4i16
1115
718k
    UINT64_C(4062184272), // VCGEsv4i32
1116
718k
    UINT64_C(4061135696), // VCGEsv8i16
1117
718k
    UINT64_C(4060087056), // VCGEsv8i8
1118
718k
    UINT64_C(4076864336), // VCGEuv16i8
1119
718k
    UINT64_C(4078961424), // VCGEuv2i32
1120
718k
    UINT64_C(4077912848), // VCGEuv4i16
1121
718k
    UINT64_C(4078961488), // VCGEuv4i32
1122
718k
    UINT64_C(4077912912), // VCGEuv8i16
1123
718k
    UINT64_C(4076864272), // VCGEuv8i8
1124
718k
    UINT64_C(4088463552), // VCGEzv16i8
1125
718k
    UINT64_C(4088988800), // VCGEzv2f32
1126
718k
    UINT64_C(4088987776), // VCGEzv2i32
1127
718k
    UINT64_C(4088726656), // VCGEzv4f16
1128
718k
    UINT64_C(4088988864), // VCGEzv4f32
1129
718k
    UINT64_C(4088725632), // VCGEzv4i16
1130
718k
    UINT64_C(4088987840), // VCGEzv4i32
1131
718k
    UINT64_C(4088726720), // VCGEzv8f16
1132
718k
    UINT64_C(4088725696), // VCGEzv8i16
1133
718k
    UINT64_C(4088463488), // VCGEzv8i8
1134
718k
    UINT64_C(4078964224), // VCGTfd
1135
718k
    UINT64_C(4078964288), // VCGTfq
1136
718k
    UINT64_C(4080012800), // VCGThd
1137
718k
    UINT64_C(4080012864), // VCGThq
1138
718k
    UINT64_C(4060087104), // VCGTsv16i8
1139
718k
    UINT64_C(4062184192), // VCGTsv2i32
1140
718k
    UINT64_C(4061135616), // VCGTsv4i16
1141
718k
    UINT64_C(4062184256), // VCGTsv4i32
1142
718k
    UINT64_C(4061135680), // VCGTsv8i16
1143
718k
    UINT64_C(4060087040), // VCGTsv8i8
1144
718k
    UINT64_C(4076864320), // VCGTuv16i8
1145
718k
    UINT64_C(4078961408), // VCGTuv2i32
1146
718k
    UINT64_C(4077912832), // VCGTuv4i16
1147
718k
    UINT64_C(4078961472), // VCGTuv4i32
1148
718k
    UINT64_C(4077912896), // VCGTuv8i16
1149
718k
    UINT64_C(4076864256), // VCGTuv8i8
1150
718k
    UINT64_C(4088463424), // VCGTzv16i8
1151
718k
    UINT64_C(4088988672), // VCGTzv2f32
1152
718k
    UINT64_C(4088987648), // VCGTzv2i32
1153
718k
    UINT64_C(4088726528), // VCGTzv4f16
1154
718k
    UINT64_C(4088988736), // VCGTzv4f32
1155
718k
    UINT64_C(4088725504), // VCGTzv4i16
1156
718k
    UINT64_C(4088987712), // VCGTzv4i32
1157
718k
    UINT64_C(4088726592), // VCGTzv8f16
1158
718k
    UINT64_C(4088725568), // VCGTzv8i16
1159
718k
    UINT64_C(4088463360), // VCGTzv8i8
1160
718k
    UINT64_C(4088463808), // VCLEzv16i8
1161
718k
    UINT64_C(4088989056), // VCLEzv2f32
1162
718k
    UINT64_C(4088988032), // VCLEzv2i32
1163
718k
    UINT64_C(4088726912), // VCLEzv4f16
1164
718k
    UINT64_C(4088989120), // VCLEzv4f32
1165
718k
    UINT64_C(4088725888), // VCLEzv4i16
1166
718k
    UINT64_C(4088988096), // VCLEzv4i32
1167
718k
    UINT64_C(4088726976), // VCLEzv8f16
1168
718k
    UINT64_C(4088725952), // VCLEzv8i16
1169
718k
    UINT64_C(4088463744), // VCLEzv8i8
1170
718k
    UINT64_C(4088398912), // VCLSv16i8
1171
718k
    UINT64_C(4088923136), // VCLSv2i32
1172
718k
    UINT64_C(4088660992), // VCLSv4i16
1173
718k
    UINT64_C(4088923200), // VCLSv4i32
1174
718k
    UINT64_C(4088661056), // VCLSv8i16
1175
718k
    UINT64_C(4088398848), // VCLSv8i8
1176
718k
    UINT64_C(4088463936), // VCLTzv16i8
1177
718k
    UINT64_C(4088989184), // VCLTzv2f32
1178
718k
    UINT64_C(4088988160), // VCLTzv2i32
1179
718k
    UINT64_C(4088727040), // VCLTzv4f16
1180
718k
    UINT64_C(4088989248), // VCLTzv4f32
1181
718k
    UINT64_C(4088726016), // VCLTzv4i16
1182
718k
    UINT64_C(4088988224), // VCLTzv4i32
1183
718k
    UINT64_C(4088727104), // VCLTzv8f16
1184
718k
    UINT64_C(4088726080), // VCLTzv8i16
1185
718k
    UINT64_C(4088463872), // VCLTzv8i8
1186
718k
    UINT64_C(4088399040), // VCLZv16i8
1187
718k
    UINT64_C(4088923264), // VCLZv2i32
1188
718k
    UINT64_C(4088661120), // VCLZv4i16
1189
718k
    UINT64_C(4088923328), // VCLZv4i32
1190
718k
    UINT64_C(4088661184), // VCLZv8i16
1191
718k
    UINT64_C(4088398976), // VCLZv8i8
1192
718k
    UINT64_C(4231006208), // VCMLAv2f32
1193
718k
    UINT64_C(4269803520), // VCMLAv2f32_indexed
1194
718k
    UINT64_C(4229957632), // VCMLAv4f16
1195
718k
    UINT64_C(4261414912), // VCMLAv4f16_indexed
1196
718k
    UINT64_C(4231006272), // VCMLAv4f32
1197
718k
    UINT64_C(4269803584), // VCMLAv4f32_indexed
1198
718k
    UINT64_C(4229957696), // VCMLAv8f16
1199
718k
    UINT64_C(4261414976), // VCMLAv8f16_indexed
1200
718k
    UINT64_C(246680384),  // VCMPD
1201
718k
    UINT64_C(246680512),  // VCMPED
1202
718k
    UINT64_C(246680000),  // VCMPEH
1203
718k
    UINT64_C(246680256),  // VCMPES
1204
718k
    UINT64_C(246746048),  // VCMPEZD
1205
718k
    UINT64_C(246745536),  // VCMPEZH
1206
718k
    UINT64_C(246745792),  // VCMPEZS
1207
718k
    UINT64_C(246679872),  // VCMPH
1208
718k
    UINT64_C(246680128),  // VCMPS
1209
718k
    UINT64_C(246745920),  // VCMPZD
1210
718k
    UINT64_C(246745408),  // VCMPZH
1211
718k
    UINT64_C(246745664),  // VCMPZS
1212
718k
    UINT64_C(4088399104), // VCNTd
1213
718k
    UINT64_C(4088399168), // VCNTq
1214
718k
    UINT64_C(4089118720), // VCVTANSDf
1215
718k
    UINT64_C(4088856576), // VCVTANSDh
1216
718k
    UINT64_C(4089118784), // VCVTANSQf
1217
718k
    UINT64_C(4088856640), // VCVTANSQh
1218
718k
    UINT64_C(4089118848), // VCVTANUDf
1219
718k
    UINT64_C(4088856704), // VCVTANUDh
1220
718k
    UINT64_C(4089118912), // VCVTANUQf
1221
718k
    UINT64_C(4088856768), // VCVTANUQh
1222
718k
    UINT64_C(4273736640), // VCVTASD
1223
718k
    UINT64_C(4273736128), // VCVTASH
1224
718k
    UINT64_C(4273736384), // VCVTASS
1225
718k
    UINT64_C(4273736512), // VCVTAUD
1226
718k
    UINT64_C(4273736000), // VCVTAUH
1227
718k
    UINT64_C(4273736256), // VCVTAUS
1228
718k
    UINT64_C(246614848),  // VCVTBDH
1229
718k
    UINT64_C(246549312),  // VCVTBHD
1230
718k
    UINT64_C(246549056),  // VCVTBHS
1231
718k
    UINT64_C(246614592),  // VCVTBSH
1232
718k
    UINT64_C(246876864),  // VCVTDS
1233
718k
    UINT64_C(4089119488), // VCVTMNSDf
1234
718k
    UINT64_C(4088857344), // VCVTMNSDh
1235
718k
    UINT64_C(4089119552), // VCVTMNSQf
1236
718k
    UINT64_C(4088857408), // VCVTMNSQh
1237
718k
    UINT64_C(4089119616), // VCVTMNUDf
1238
718k
    UINT64_C(4088857472), // VCVTMNUDh
1239
718k
    UINT64_C(4089119680), // VCVTMNUQf
1240
718k
    UINT64_C(4088857536), // VCVTMNUQh
1241
718k
    UINT64_C(4273933248), // VCVTMSD
1242
718k
    UINT64_C(4273932736), // VCVTMSH
1243
718k
    UINT64_C(4273932992), // VCVTMSS
1244
718k
    UINT64_C(4273933120), // VCVTMUD
1245
718k
    UINT64_C(4273932608), // VCVTMUH
1246
718k
    UINT64_C(4273932864), // VCVTMUS
1247
718k
    UINT64_C(4089118976), // VCVTNNSDf
1248
718k
    UINT64_C(4088856832), // VCVTNNSDh
1249
718k
    UINT64_C(4089119040), // VCVTNNSQf
1250
718k
    UINT64_C(4088856896), // VCVTNNSQh
1251
718k
    UINT64_C(4089119104), // VCVTNNUDf
1252
718k
    UINT64_C(4088856960), // VCVTNNUDh
1253
718k
    UINT64_C(4089119168), // VCVTNNUQf
1254
718k
    UINT64_C(4088857024), // VCVTNNUQh
1255
718k
    UINT64_C(4273802176), // VCVTNSD
1256
718k
    UINT64_C(4273801664), // VCVTNSH
1257
718k
    UINT64_C(4273801920), // VCVTNSS
1258
718k
    UINT64_C(4273802048), // VCVTNUD
1259
718k
    UINT64_C(4273801536), // VCVTNUH
1260
718k
    UINT64_C(4273801792), // VCVTNUS
1261
718k
    UINT64_C(4089119232), // VCVTPNSDf
1262
718k
    UINT64_C(4088857088), // VCVTPNSDh
1263
718k
    UINT64_C(4089119296), // VCVTPNSQf
1264
718k
    UINT64_C(4088857152), // VCVTPNSQh
1265
718k
    UINT64_C(4089119360), // VCVTPNUDf
1266
718k
    UINT64_C(4088857216), // VCVTPNUDh
1267
718k
    UINT64_C(4089119424), // VCVTPNUQf
1268
718k
    UINT64_C(4088857280), // VCVTPNUQh
1269
718k
    UINT64_C(4273867712), // VCVTPSD
1270
718k
    UINT64_C(4273867200), // VCVTPSH
1271
718k
    UINT64_C(4273867456), // VCVTPSS
1272
718k
    UINT64_C(4273867584), // VCVTPUD
1273
718k
    UINT64_C(4273867072), // VCVTPUH
1274
718k
    UINT64_C(4273867328), // VCVTPUS
1275
718k
    UINT64_C(246877120),  // VCVTSD
1276
718k
    UINT64_C(246614976),  // VCVTTDH
1277
718k
    UINT64_C(246549440),  // VCVTTHD
1278
718k
    UINT64_C(246549184),  // VCVTTHS
1279
718k
    UINT64_C(246614720),  // VCVTTSH
1280
718k
    UINT64_C(4088792576), // VCVTf2h
1281
718k
    UINT64_C(4089120512), // VCVTf2sd
1282
718k
    UINT64_C(4089120576), // VCVTf2sq
1283
718k
    UINT64_C(4089120640), // VCVTf2ud
1284
718k
    UINT64_C(4089120704), // VCVTf2uq
1285
718k
    UINT64_C(4068478736), // VCVTf2xsd
1286
718k
    UINT64_C(4068478800), // VCVTf2xsq
1287
718k
    UINT64_C(4085255952), // VCVTf2xud
1288
718k
    UINT64_C(4085256016), // VCVTf2xuq
1289
718k
    UINT64_C(4088792832), // VCVTh2f
1290
718k
    UINT64_C(4088858368), // VCVTh2sd
1291
718k
    UINT64_C(4088858432), // VCVTh2sq
1292
718k
    UINT64_C(4088858496), // VCVTh2ud
1293
718k
    UINT64_C(4088858560), // VCVTh2uq
1294
718k
    UINT64_C(4068478224), // VCVTh2xsd
1295
718k
    UINT64_C(4068478288), // VCVTh2xsq
1296
718k
    UINT64_C(4085255440), // VCVTh2xud
1297
718k
    UINT64_C(4085255504), // VCVTh2xuq
1298
718k
    UINT64_C(4089120256), // VCVTs2fd
1299
718k
    UINT64_C(4089120320), // VCVTs2fq
1300
718k
    UINT64_C(4088858112), // VCVTs2hd
1301
718k
    UINT64_C(4088858176), // VCVTs2hq
1302
718k
    UINT64_C(4089120384), // VCVTu2fd
1303
718k
    UINT64_C(4089120448), // VCVTu2fq
1304
718k
    UINT64_C(4088858240), // VCVTu2hd
1305
718k
    UINT64_C(4088858304), // VCVTu2hq
1306
718k
    UINT64_C(4068478480), // VCVTxs2fd
1307
718k
    UINT64_C(4068478544), // VCVTxs2fq
1308
718k
    UINT64_C(4068477968), // VCVTxs2hd
1309
718k
    UINT64_C(4068478032), // VCVTxs2hq
1310
718k
    UINT64_C(4085255696), // VCVTxu2fd
1311
718k
    UINT64_C(4085255760), // VCVTxu2fq
1312
718k
    UINT64_C(4085255184), // VCVTxu2hd
1313
718k
    UINT64_C(4085255248), // VCVTxu2hq
1314
718k
    UINT64_C(243272448),  // VDIVD
1315
718k
    UINT64_C(243271936),  // VDIVH
1316
718k
    UINT64_C(243272192),  // VDIVS
1317
718k
    UINT64_C(243272496),  // VDUP16d
1318
718k
    UINT64_C(245369648),  // VDUP16q
1319
718k
    UINT64_C(243272464),  // VDUP32d
1320
718k
    UINT64_C(245369616),  // VDUP32q
1321
718k
    UINT64_C(247466768),  // VDUP8d
1322
718k
    UINT64_C(249563920),  // VDUP8q
1323
718k
    UINT64_C(4088531968), // VDUPLN16d
1324
718k
    UINT64_C(4088532032), // VDUPLN16q
1325
718k
    UINT64_C(4088663040), // VDUPLN32d
1326
718k
    UINT64_C(4088663104), // VDUPLN32q
1327
718k
    UINT64_C(4088466432), // VDUPLN8d
1328
718k
    UINT64_C(4088466496), // VDUPLN8q
1329
718k
    UINT64_C(4076863760), // VEORd
1330
718k
    UINT64_C(4076863824), // VEORq
1331
718k
    UINT64_C(4071620608), // VEXTd16
1332
718k
    UINT64_C(4071620608), // VEXTd32
1333
718k
    UINT64_C(4071620608), // VEXTd8
1334
718k
    UINT64_C(4071620672), // VEXTq16
1335
718k
    UINT64_C(4071620672), // VEXTq32
1336
718k
    UINT64_C(4071620672), // VEXTq64
1337
718k
    UINT64_C(4071620672), // VEXTq8
1338
718k
    UINT64_C(245369600),  // VFMAD
1339
718k
    UINT64_C(245369088),  // VFMAH
1340
718k
    UINT64_C(4229957648), // VFMALD
1341
718k
    UINT64_C(4261414928), // VFMALDI
1342
718k
    UINT64_C(4229957712), // VFMALQ
1343
718k
    UINT64_C(4261414992), // VFMALQI
1344
718k
    UINT64_C(245369344),  // VFMAS
1345
718k
    UINT64_C(4060089360), // VFMAfd
1346
718k
    UINT64_C(4060089424), // VFMAfq
1347
718k
    UINT64_C(4061137936), // VFMAhd
1348
718k
    UINT64_C(4061138000), // VFMAhq
1349
718k
    UINT64_C(245369664),  // VFMSD
1350
718k
    UINT64_C(245369152),  // VFMSH
1351
718k
    UINT64_C(4238346256), // VFMSLD
1352
718k
    UINT64_C(4262463504), // VFMSLDI
1353
718k
    UINT64_C(4238346320), // VFMSLQ
1354
718k
    UINT64_C(4262463568), // VFMSLQI
1355
718k
    UINT64_C(245369408),  // VFMSS
1356
718k
    UINT64_C(4062186512), // VFMSfd
1357
718k
    UINT64_C(4062186576), // VFMSfq
1358
718k
    UINT64_C(4063235088), // VFMShd
1359
718k
    UINT64_C(4063235152), // VFMShq
1360
718k
    UINT64_C(244321088),  // VFNMAD
1361
718k
    UINT64_C(244320576),  // VFNMAH
1362
718k
    UINT64_C(244320832),  // VFNMAS
1363
718k
    UINT64_C(244321024),  // VFNMSD
1364
718k
    UINT64_C(244320512),  // VFNMSH
1365
718k
    UINT64_C(244320768),  // VFNMSS
1366
718k
    UINT64_C(235932432),  // VGETLNi32
1367
718k
    UINT64_C(235932464),  // VGETLNs16
1368
718k
    UINT64_C(240126736),  // VGETLNs8
1369
718k
    UINT64_C(244321072),  // VGETLNu16
1370
718k
    UINT64_C(248515344),  // VGETLNu8
1371
718k
    UINT64_C(4060086336), // VHADDsv16i8
1372
718k
    UINT64_C(4062183424), // VHADDsv2i32
1373
718k
    UINT64_C(4061134848), // VHADDsv4i16
1374
718k
    UINT64_C(4062183488), // VHADDsv4i32
1375
718k
    UINT64_C(4061134912), // VHADDsv8i16
1376
718k
    UINT64_C(4060086272), // VHADDsv8i8
1377
718k
    UINT64_C(4076863552), // VHADDuv16i8
1378
718k
    UINT64_C(4078960640), // VHADDuv2i32
1379
718k
    UINT64_C(4077912064), // VHADDuv4i16
1380
718k
    UINT64_C(4078960704), // VHADDuv4i32
1381
718k
    UINT64_C(4077912128), // VHADDuv8i16
1382
718k
    UINT64_C(4076863488), // VHADDuv8i8
1383
718k
    UINT64_C(4060086848), // VHSUBsv16i8
1384
718k
    UINT64_C(4062183936), // VHSUBsv2i32
1385
718k
    UINT64_C(4061135360), // VHSUBsv4i16
1386
718k
    UINT64_C(4062184000), // VHSUBsv4i32
1387
718k
    UINT64_C(4061135424), // VHSUBsv8i16
1388
718k
    UINT64_C(4060086784), // VHSUBsv8i8
1389
718k
    UINT64_C(4076864064), // VHSUBuv16i8
1390
718k
    UINT64_C(4078961152), // VHSUBuv2i32
1391
718k
    UINT64_C(4077912576), // VHSUBuv4i16
1392
718k
    UINT64_C(4078961216), // VHSUBuv4i32
1393
718k
    UINT64_C(4077912640), // VHSUBuv8i16
1394
718k
    UINT64_C(4076864000), // VHSUBuv8i8
1395
718k
    UINT64_C(4272949952), // VINSH
1396
718k
    UINT64_C(247008192),  // VJCVT
1397
718k
    UINT64_C(4104129615), // VLD1DUPd16
1398
718k
    UINT64_C(4104129613), // VLD1DUPd16wb_fixed
1399
718k
    UINT64_C(4104129600), // VLD1DUPd16wb_register
1400
718k
    UINT64_C(4104129679), // VLD1DUPd32
1401
718k
    UINT64_C(4104129677), // VLD1DUPd32wb_fixed
1402
718k
    UINT64_C(4104129664), // VLD1DUPd32wb_register
1403
718k
    UINT64_C(4104129551), // VLD1DUPd8
1404
718k
    UINT64_C(4104129549), // VLD1DUPd8wb_fixed
1405
718k
    UINT64_C(4104129536), // VLD1DUPd8wb_register
1406
718k
    UINT64_C(4104129647), // VLD1DUPq16
1407
718k
    UINT64_C(4104129645), // VLD1DUPq16wb_fixed
1408
718k
    UINT64_C(4104129632), // VLD1DUPq16wb_register
1409
718k
    UINT64_C(4104129711), // VLD1DUPq32
1410
718k
    UINT64_C(4104129709), // VLD1DUPq32wb_fixed
1411
718k
    UINT64_C(4104129696), // VLD1DUPq32wb_register
1412
718k
    UINT64_C(4104129583), // VLD1DUPq8
1413
718k
    UINT64_C(4104129581), // VLD1DUPq8wb_fixed
1414
718k
    UINT64_C(4104129568), // VLD1DUPq8wb_register
1415
718k
    UINT64_C(4104127503), // VLD1LNd16
1416
718k
    UINT64_C(4104127488), // VLD1LNd16_UPD
1417
718k
    UINT64_C(4104128527), // VLD1LNd32
1418
718k
    UINT64_C(4104128512), // VLD1LNd32_UPD
1419
718k
    UINT64_C(4104126479), // VLD1LNd8
1420
718k
    UINT64_C(4104126464), // VLD1LNd8_UPD
1421
718k
    UINT64_C(0),  // VLD1LNq16Pseudo
1422
718k
    UINT64_C(0),  // VLD1LNq16Pseudo_UPD
1423
718k
    UINT64_C(0),  // VLD1LNq32Pseudo
1424
718k
    UINT64_C(0),  // VLD1LNq32Pseudo_UPD
1425
718k
    UINT64_C(0),  // VLD1LNq8Pseudo
1426
718k
    UINT64_C(0),  // VLD1LNq8Pseudo_UPD
1427
718k
    UINT64_C(4095739727), // VLD1d16
1428
718k
    UINT64_C(4095738447), // VLD1d16Q
1429
718k
    UINT64_C(0),  // VLD1d16QPseudo
1430
718k
    UINT64_C(4095738445), // VLD1d16Qwb_fixed
1431
718k
    UINT64_C(4095738432), // VLD1d16Qwb_register
1432
718k
    UINT64_C(4095739471), // VLD1d16T
1433
718k
    UINT64_C(0),  // VLD1d16TPseudo
1434
718k
    UINT64_C(4095739469), // VLD1d16Twb_fixed
1435
718k
    UINT64_C(4095739456), // VLD1d16Twb_register
1436
718k
    UINT64_C(4095739725), // VLD1d16wb_fixed
1437
718k
    UINT64_C(4095739712), // VLD1d16wb_register
1438
718k
    UINT64_C(4095739791), // VLD1d32
1439
718k
    UINT64_C(4095738511), // VLD1d32Q
1440
718k
    UINT64_C(0),  // VLD1d32QPseudo
1441
718k
    UINT64_C(4095738509), // VLD1d32Qwb_fixed
1442
718k
    UINT64_C(4095738496), // VLD1d32Qwb_register
1443
718k
    UINT64_C(4095739535), // VLD1d32T
1444
718k
    UINT64_C(0),  // VLD1d32TPseudo
1445
718k
    UINT64_C(4095739533), // VLD1d32Twb_fixed
1446
718k
    UINT64_C(4095739520), // VLD1d32Twb_register
1447
718k
    UINT64_C(4095739789), // VLD1d32wb_fixed
1448
718k
    UINT64_C(4095739776), // VLD1d32wb_register
1449
718k
    UINT64_C(4095739855), // VLD1d64
1450
718k
    UINT64_C(4095738575), // VLD1d64Q
1451
718k
    UINT64_C(0),  // VLD1d64QPseudo
1452
718k
    UINT64_C(0),  // VLD1d64QPseudoWB_fixed
1453
718k
    UINT64_C(0),  // VLD1d64QPseudoWB_register
1454
718k
    UINT64_C(4095738573), // VLD1d64Qwb_fixed
1455
718k
    UINT64_C(4095738560), // VLD1d64Qwb_register
1456
718k
    UINT64_C(4095739599), // VLD1d64T
1457
718k
    UINT64_C(0),  // VLD1d64TPseudo
1458
718k
    UINT64_C(0),  // VLD1d64TPseudoWB_fixed
1459
718k
    UINT64_C(0),  // VLD1d64TPseudoWB_register
1460
718k
    UINT64_C(4095739597), // VLD1d64Twb_fixed
1461
718k
    UINT64_C(4095739584), // VLD1d64Twb_register
1462
718k
    UINT64_C(4095739853), // VLD1d64wb_fixed
1463
718k
    UINT64_C(4095739840), // VLD1d64wb_register
1464
718k
    UINT64_C(4095739663), // VLD1d8
1465
718k
    UINT64_C(4095738383), // VLD1d8Q
1466
718k
    UINT64_C(0),  // VLD1d8QPseudo
1467
718k
    UINT64_C(4095738381), // VLD1d8Qwb_fixed
1468
718k
    UINT64_C(4095738368), // VLD1d8Qwb_register
1469
718k
    UINT64_C(4095739407), // VLD1d8T
1470
718k
    UINT64_C(0),  // VLD1d8TPseudo
1471
718k
    UINT64_C(4095739405), // VLD1d8Twb_fixed
1472
718k
    UINT64_C(4095739392), // VLD1d8Twb_register
1473
718k
    UINT64_C(4095739661), // VLD1d8wb_fixed
1474
718k
    UINT64_C(4095739648), // VLD1d8wb_register
1475
718k
    UINT64_C(4095740495), // VLD1q16
1476
718k
    UINT64_C(0),  // VLD1q16HighQPseudo
1477
718k
    UINT64_C(0),  // VLD1q16HighTPseudo
1478
718k
    UINT64_C(0),  // VLD1q16LowQPseudo_UPD
1479
718k
    UINT64_C(0),  // VLD1q16LowTPseudo_UPD
1480
718k
    UINT64_C(4095740493), // VLD1q16wb_fixed
1481
718k
    UINT64_C(4095740480), // VLD1q16wb_register
1482
718k
    UINT64_C(4095740559), // VLD1q32
1483
718k
    UINT64_C(0),  // VLD1q32HighQPseudo
1484
718k
    UINT64_C(0),  // VLD1q32HighTPseudo
1485
718k
    UINT64_C(0),  // VLD1q32LowQPseudo_UPD
1486
718k
    UINT64_C(0),  // VLD1q32LowTPseudo_UPD
1487
718k
    UINT64_C(4095740557), // VLD1q32wb_fixed
1488
718k
    UINT64_C(4095740544), // VLD1q32wb_register
1489
718k
    UINT64_C(4095740623), // VLD1q64
1490
718k
    UINT64_C(0),  // VLD1q64HighQPseudo
1491
718k
    UINT64_C(0),  // VLD1q64HighTPseudo
1492
718k
    UINT64_C(0),  // VLD1q64LowQPseudo_UPD
1493
718k
    UINT64_C(0),  // VLD1q64LowTPseudo_UPD
1494
718k
    UINT64_C(4095740621), // VLD1q64wb_fixed
1495
718k
    UINT64_C(4095740608), // VLD1q64wb_register
1496
718k
    UINT64_C(4095740431), // VLD1q8
1497
718k
    UINT64_C(0),  // VLD1q8HighQPseudo
1498
718k
    UINT64_C(0),  // VLD1q8HighTPseudo
1499
718k
    UINT64_C(0),  // VLD1q8LowQPseudo_UPD
1500
718k
    UINT64_C(0),  // VLD1q8LowTPseudo_UPD
1501
718k
    UINT64_C(4095740429), // VLD1q8wb_fixed
1502
718k
    UINT64_C(4095740416), // VLD1q8wb_register
1503
718k
    UINT64_C(4104129871), // VLD2DUPd16
1504
718k
    UINT64_C(4104129869), // VLD2DUPd16wb_fixed
1505
718k
    UINT64_C(4104129856), // VLD2DUPd16wb_register
1506
718k
    UINT64_C(4104129903), // VLD2DUPd16x2
1507
718k
    UINT64_C(4104129901), // VLD2DUPd16x2wb_fixed
1508
718k
    UINT64_C(4104129888), // VLD2DUPd16x2wb_register
1509
718k
    UINT64_C(4104129935), // VLD2DUPd32
1510
718k
    UINT64_C(4104129933), // VLD2DUPd32wb_fixed
1511
718k
    UINT64_C(4104129920), // VLD2DUPd32wb_register
1512
718k
    UINT64_C(4104129967), // VLD2DUPd32x2
1513
718k
    UINT64_C(4104129965), // VLD2DUPd32x2wb_fixed
1514
718k
    UINT64_C(4104129952), // VLD2DUPd32x2wb_register
1515
718k
    UINT64_C(4104129807), // VLD2DUPd8
1516
718k
    UINT64_C(4104129805), // VLD2DUPd8wb_fixed
1517
718k
    UINT64_C(4104129792), // VLD2DUPd8wb_register
1518
718k
    UINT64_C(4104129839), // VLD2DUPd8x2
1519
718k
    UINT64_C(4104129837), // VLD2DUPd8x2wb_fixed
1520
718k
    UINT64_C(4104129824), // VLD2DUPd8x2wb_register
1521
718k
    UINT64_C(0),  // VLD2DUPq16EvenPseudo
1522
718k
    UINT64_C(0),  // VLD2DUPq16OddPseudo
1523
718k
    UINT64_C(0),  // VLD2DUPq32EvenPseudo
1524
718k
    UINT64_C(0),  // VLD2DUPq32OddPseudo
1525
718k
    UINT64_C(0),  // VLD2DUPq8EvenPseudo
1526
718k
    UINT64_C(0),  // VLD2DUPq8OddPseudo
1527
718k
    UINT64_C(4104127759), // VLD2LNd16
1528
718k
    UINT64_C(0),  // VLD2LNd16Pseudo
1529
718k
    UINT64_C(0),  // VLD2LNd16Pseudo_UPD
1530
718k
    UINT64_C(4104127744), // VLD2LNd16_UPD
1531
718k
    UINT64_C(4104128783), // VLD2LNd32
1532
718k
    UINT64_C(0),  // VLD2LNd32Pseudo
1533
718k
    UINT64_C(0),  // VLD2LNd32Pseudo_UPD
1534
718k
    UINT64_C(4104128768), // VLD2LNd32_UPD
1535
718k
    UINT64_C(4104126735), // VLD2LNd8
1536
718k
    UINT64_C(0),  // VLD2LNd8Pseudo
1537
718k
    UINT64_C(0),  // VLD2LNd8Pseudo_UPD
1538
718k
    UINT64_C(4104126720), // VLD2LNd8_UPD
1539
718k
    UINT64_C(4104127791), // VLD2LNq16
1540
718k
    UINT64_C(0),  // VLD2LNq16Pseudo
1541
718k
    UINT64_C(0),  // VLD2LNq16Pseudo_UPD
1542
718k
    UINT64_C(4104127776), // VLD2LNq16_UPD
1543
718k
    UINT64_C(4104128847), // VLD2LNq32
1544
718k
    UINT64_C(0),  // VLD2LNq32Pseudo
1545
718k
    UINT64_C(0),  // VLD2LNq32Pseudo_UPD
1546
718k
    UINT64_C(4104128832), // VLD2LNq32_UPD
1547
718k
    UINT64_C(4095740239), // VLD2b16
1548
718k
    UINT64_C(4095740237), // VLD2b16wb_fixed
1549
718k
    UINT64_C(4095740224), // VLD2b16wb_register
1550
718k
    UINT64_C(4095740303), // VLD2b32
1551
718k
    UINT64_C(4095740301), // VLD2b32wb_fixed
1552
718k
    UINT64_C(4095740288), // VLD2b32wb_register
1553
718k
    UINT64_C(4095740175), // VLD2b8
1554
718k
    UINT64_C(4095740173), // VLD2b8wb_fixed
1555
718k
    UINT64_C(4095740160), // VLD2b8wb_register
1556
718k
    UINT64_C(4095739983), // VLD2d16
1557
718k
    UINT64_C(4095739981), // VLD2d16wb_fixed
1558
718k
    UINT64_C(4095739968), // VLD2d16wb_register
1559
718k
    UINT64_C(4095740047), // VLD2d32
1560
718k
    UINT64_C(4095740045), // VLD2d32wb_fixed
1561
718k
    UINT64_C(4095740032), // VLD2d32wb_register
1562
718k
    UINT64_C(4095739919), // VLD2d8
1563
718k
    UINT64_C(4095739917), // VLD2d8wb_fixed
1564
718k
    UINT64_C(4095739904), // VLD2d8wb_register
1565
718k
    UINT64_C(4095738703), // VLD2q16
1566
718k
    UINT64_C(0),  // VLD2q16Pseudo
1567
718k
    UINT64_C(0),  // VLD2q16PseudoWB_fixed
1568
718k
    UINT64_C(0),  // VLD2q16PseudoWB_register
1569
718k
    UINT64_C(4095738701), // VLD2q16wb_fixed
1570
718k
    UINT64_C(4095738688), // VLD2q16wb_register
1571
718k
    UINT64_C(4095738767), // VLD2q32
1572
718k
    UINT64_C(0),  // VLD2q32Pseudo
1573
718k
    UINT64_C(0),  // VLD2q32PseudoWB_fixed
1574
718k
    UINT64_C(0),  // VLD2q32PseudoWB_register
1575
718k
    UINT64_C(4095738765), // VLD2q32wb_fixed
1576
718k
    UINT64_C(4095738752), // VLD2q32wb_register
1577
718k
    UINT64_C(4095738639), // VLD2q8
1578
718k
    UINT64_C(0),  // VLD2q8Pseudo
1579
718k
    UINT64_C(0),  // VLD2q8PseudoWB_fixed
1580
718k
    UINT64_C(0),  // VLD2q8PseudoWB_register
1581
718k
    UINT64_C(4095738637), // VLD2q8wb_fixed
1582
718k
    UINT64_C(4095738624), // VLD2q8wb_register
1583
718k
    UINT64_C(4104130127), // VLD3DUPd16
1584
718k
    UINT64_C(0),  // VLD3DUPd16Pseudo
1585
718k
    UINT64_C(0),  // VLD3DUPd16Pseudo_UPD
1586
718k
    UINT64_C(4104130112), // VLD3DUPd16_UPD
1587
718k
    UINT64_C(4104130191), // VLD3DUPd32
1588
718k
    UINT64_C(0),  // VLD3DUPd32Pseudo
1589
718k
    UINT64_C(0),  // VLD3DUPd32Pseudo_UPD
1590
718k
    UINT64_C(4104130176), // VLD3DUPd32_UPD
1591
718k
    UINT64_C(4104130063), // VLD3DUPd8
1592
718k
    UINT64_C(0),  // VLD3DUPd8Pseudo
1593
718k
    UINT64_C(0),  // VLD3DUPd8Pseudo_UPD
1594
718k
    UINT64_C(4104130048), // VLD3DUPd8_UPD
1595
718k
    UINT64_C(4104130159), // VLD3DUPq16
1596
718k
    UINT64_C(0),  // VLD3DUPq16EvenPseudo
1597
718k
    UINT64_C(0),  // VLD3DUPq16OddPseudo
1598
718k
    UINT64_C(4104130144), // VLD3DUPq16_UPD
1599
718k
    UINT64_C(4104130223), // VLD3DUPq32
1600
718k
    UINT64_C(0),  // VLD3DUPq32EvenPseudo
1601
718k
    UINT64_C(0),  // VLD3DUPq32OddPseudo
1602
718k
    UINT64_C(4104130208), // VLD3DUPq32_UPD
1603
718k
    UINT64_C(4104130095), // VLD3DUPq8
1604
718k
    UINT64_C(0),  // VLD3DUPq8EvenPseudo
1605
718k
    UINT64_C(0),  // VLD3DUPq8OddPseudo
1606
718k
    UINT64_C(4104130080), // VLD3DUPq8_UPD
1607
718k
    UINT64_C(4104128015), // VLD3LNd16
1608
718k
    UINT64_C(0),  // VLD3LNd16Pseudo
1609
718k
    UINT64_C(0),  // VLD3LNd16Pseudo_UPD
1610
718k
    UINT64_C(4104128000), // VLD3LNd16_UPD
1611
718k
    UINT64_C(4104129039), // VLD3LNd32
1612
718k
    UINT64_C(0),  // VLD3LNd32Pseudo
1613
718k
    UINT64_C(0),  // VLD3LNd32Pseudo_UPD
1614
718k
    UINT64_C(4104129024), // VLD3LNd32_UPD
1615
718k
    UINT64_C(4104126991), // VLD3LNd8
1616
718k
    UINT64_C(0),  // VLD3LNd8Pseudo
1617
718k
    UINT64_C(0),  // VLD3LNd8Pseudo_UPD
1618
718k
    UINT64_C(4104126976), // VLD3LNd8_UPD
1619
718k
    UINT64_C(4104128047), // VLD3LNq16
1620
718k
    UINT64_C(0),  // VLD3LNq16Pseudo
1621
718k
    UINT64_C(0),  // VLD3LNq16Pseudo_UPD
1622
718k
    UINT64_C(4104128032), // VLD3LNq16_UPD
1623
718k
    UINT64_C(4104129103), // VLD3LNq32
1624
718k
    UINT64_C(0),  // VLD3LNq32Pseudo
1625
718k
    UINT64_C(0),  // VLD3LNq32Pseudo_UPD
1626
718k
    UINT64_C(4104129088), // VLD3LNq32_UPD
1627
718k
    UINT64_C(4095738959), // VLD3d16
1628
718k
    UINT64_C(0),  // VLD3d16Pseudo
1629
718k
    UINT64_C(0),  // VLD3d16Pseudo_UPD
1630
718k
    UINT64_C(4095738944), // VLD3d16_UPD
1631
718k
    UINT64_C(4095739023), // VLD3d32
1632
718k
    UINT64_C(0),  // VLD3d32Pseudo
1633
718k
    UINT64_C(0),  // VLD3d32Pseudo_UPD
1634
718k
    UINT64_C(4095739008), // VLD3d32_UPD
1635
718k
    UINT64_C(4095738895), // VLD3d8
1636
718k
    UINT64_C(0),  // VLD3d8Pseudo
1637
718k
    UINT64_C(0),  // VLD3d8Pseudo_UPD
1638
718k
    UINT64_C(4095738880), // VLD3d8_UPD
1639
718k
    UINT64_C(4095739215), // VLD3q16
1640
718k
    UINT64_C(0),  // VLD3q16Pseudo_UPD
1641
718k
    UINT64_C(4095739200), // VLD3q16_UPD
1642
718k
    UINT64_C(0),  // VLD3q16oddPseudo
1643
718k
    UINT64_C(0),  // VLD3q16oddPseudo_UPD
1644
718k
    UINT64_C(4095739279), // VLD3q32
1645
718k
    UINT64_C(0),  // VLD3q32Pseudo_UPD
1646
718k
    UINT64_C(4095739264), // VLD3q32_UPD
1647
718k
    UINT64_C(0),  // VLD3q32oddPseudo
1648
718k
    UINT64_C(0),  // VLD3q32oddPseudo_UPD
1649
718k
    UINT64_C(4095739151), // VLD3q8
1650
718k
    UINT64_C(0),  // VLD3q8Pseudo_UPD
1651
718k
    UINT64_C(4095739136), // VLD3q8_UPD
1652
718k
    UINT64_C(0),  // VLD3q8oddPseudo
1653
718k
    UINT64_C(0),  // VLD3q8oddPseudo_UPD
1654
718k
    UINT64_C(4104130383), // VLD4DUPd16
1655
718k
    UINT64_C(0),  // VLD4DUPd16Pseudo
1656
718k
    UINT64_C(0),  // VLD4DUPd16Pseudo_UPD
1657
718k
    UINT64_C(4104130368), // VLD4DUPd16_UPD
1658
718k
    UINT64_C(4104130447), // VLD4DUPd32
1659
718k
    UINT64_C(0),  // VLD4DUPd32Pseudo
1660
718k
    UINT64_C(0),  // VLD4DUPd32Pseudo_UPD
1661
718k
    UINT64_C(4104130432), // VLD4DUPd32_UPD
1662
718k
    UINT64_C(4104130319), // VLD4DUPd8
1663
718k
    UINT64_C(0),  // VLD4DUPd8Pseudo
1664
718k
    UINT64_C(0),  // VLD4DUPd8Pseudo_UPD
1665
718k
    UINT64_C(4104130304), // VLD4DUPd8_UPD
1666
718k
    UINT64_C(4104130415), // VLD4DUPq16
1667
718k
    UINT64_C(0),  // VLD4DUPq16EvenPseudo
1668
718k
    UINT64_C(0),  // VLD4DUPq16OddPseudo
1669
718k
    UINT64_C(4104130400), // VLD4DUPq16_UPD
1670
718k
    UINT64_C(4104130479), // VLD4DUPq32
1671
718k
    UINT64_C(0),  // VLD4DUPq32EvenPseudo
1672
718k
    UINT64_C(0),  // VLD4DUPq32OddPseudo
1673
718k
    UINT64_C(4104130464), // VLD4DUPq32_UPD
1674
718k
    UINT64_C(4104130351), // VLD4DUPq8
1675
718k
    UINT64_C(0),  // VLD4DUPq8EvenPseudo
1676
718k
    UINT64_C(0),  // VLD4DUPq8OddPseudo
1677
718k
    UINT64_C(4104130336), // VLD4DUPq8_UPD
1678
718k
    UINT64_C(4104128271), // VLD4LNd16
1679
718k
    UINT64_C(0),  // VLD4LNd16Pseudo
1680
718k
    UINT64_C(0),  // VLD4LNd16Pseudo_UPD
1681
718k
    UINT64_C(4104128256), // VLD4LNd16_UPD
1682
718k
    UINT64_C(4104129295), // VLD4LNd32
1683
718k
    UINT64_C(0),  // VLD4LNd32Pseudo
1684
718k
    UINT64_C(0),  // VLD4LNd32Pseudo_UPD
1685
718k
    UINT64_C(4104129280), // VLD4LNd32_UPD
1686
718k
    UINT64_C(4104127247), // VLD4LNd8
1687
718k
    UINT64_C(0),  // VLD4LNd8Pseudo
1688
718k
    UINT64_C(0),  // VLD4LNd8Pseudo_UPD
1689
718k
    UINT64_C(4104127232), // VLD4LNd8_UPD
1690
718k
    UINT64_C(4104128303), // VLD4LNq16
1691
718k
    UINT64_C(0),  // VLD4LNq16Pseudo
1692
718k
    UINT64_C(0),  // VLD4LNq16Pseudo_UPD
1693
718k
    UINT64_C(4104128288), // VLD4LNq16_UPD
1694
718k
    UINT64_C(4104129359), // VLD4LNq32
1695
718k
    UINT64_C(0),  // VLD4LNq32Pseudo
1696
718k
    UINT64_C(0),  // VLD4LNq32Pseudo_UPD
1697
718k
    UINT64_C(4104129344), // VLD4LNq32_UPD
1698
718k
    UINT64_C(4095737935), // VLD4d16
1699
718k
    UINT64_C(0),  // VLD4d16Pseudo
1700
718k
    UINT64_C(0),  // VLD4d16Pseudo_UPD
1701
718k
    UINT64_C(4095737920), // VLD4d16_UPD
1702
718k
    UINT64_C(4095737999), // VLD4d32
1703
718k
    UINT64_C(0),  // VLD4d32Pseudo
1704
718k
    UINT64_C(0),  // VLD4d32Pseudo_UPD
1705
718k
    UINT64_C(4095737984), // VLD4d32_UPD
1706
718k
    UINT64_C(4095737871), // VLD4d8
1707
718k
    UINT64_C(0),  // VLD4d8Pseudo
1708
718k
    UINT64_C(0),  // VLD4d8Pseudo_UPD
1709
718k
    UINT64_C(4095737856), // VLD4d8_UPD
1710
718k
    UINT64_C(4095738191), // VLD4q16
1711
718k
    UINT64_C(0),  // VLD4q16Pseudo_UPD
1712
718k
    UINT64_C(4095738176), // VLD4q16_UPD
1713
718k
    UINT64_C(0),  // VLD4q16oddPseudo
1714
718k
    UINT64_C(0),  // VLD4q16oddPseudo_UPD
1715
718k
    UINT64_C(4095738255), // VLD4q32
1716
718k
    UINT64_C(0),  // VLD4q32Pseudo_UPD
1717
718k
    UINT64_C(4095738240), // VLD4q32_UPD
1718
718k
    UINT64_C(0),  // VLD4q32oddPseudo
1719
718k
    UINT64_C(0),  // VLD4q32oddPseudo_UPD
1720
718k
    UINT64_C(4095738127), // VLD4q8
1721
718k
    UINT64_C(0),  // VLD4q8Pseudo_UPD
1722
718k
    UINT64_C(4095738112), // VLD4q8_UPD
1723
718k
    UINT64_C(0),  // VLD4q8oddPseudo
1724
718k
    UINT64_C(0),  // VLD4q8oddPseudo_UPD
1725
718k
    UINT64_C(221252352),  // VLDMDDB_UPD
1726
718k
    UINT64_C(210766592),  // VLDMDIA
1727
718k
    UINT64_C(212863744),  // VLDMDIA_UPD
1728
718k
    UINT64_C(0),  // VLDMQIA
1729
718k
    UINT64_C(221252096),  // VLDMSDB_UPD
1730
718k
    UINT64_C(210766336),  // VLDMSIA
1731
718k
    UINT64_C(212863488),  // VLDMSIA_UPD
1732
718k
    UINT64_C(219155200),  // VLDRD
1733
718k
    UINT64_C(219154688),  // VLDRH
1734
718k
    UINT64_C(219154944),  // VLDRS
1735
718k
    UINT64_C(204474880),  // VLLDM
1736
718k
    UINT64_C(203426304),  // VLSTM
1737
718k
    UINT64_C(4269804288), // VMAXNMD
1738
718k
    UINT64_C(4269803776), // VMAXNMH
1739
718k
    UINT64_C(4076867344), // VMAXNMNDf
1740
718k
    UINT64_C(4077915920), // VMAXNMNDh
1741
718k
    UINT64_C(4076867408), // VMAXNMNQf
1742
718k
    UINT64_C(4077915984), // VMAXNMNQh
1743
718k
    UINT64_C(4269804032), // VMAXNMS
1744
718k
    UINT64_C(4060090112), // VMAXfd
1745
718k
    UINT64_C(4060090176), // VMAXfq
1746
718k
    UINT64_C(4061138688), // VMAXhd
1747
718k
    UINT64_C(4061138752), // VMAXhq
1748
718k
    UINT64_C(4060087872), // VMAXsv16i8
1749
718k
    UINT64_C(4062184960), // VMAXsv2i32
1750
718k
    UINT64_C(4061136384), // VMAXsv4i16
1751
718k
    UINT64_C(4062185024), // VMAXsv4i32
1752
718k
    UINT64_C(4061136448), // VMAXsv8i16
1753
718k
    UINT64_C(4060087808), // VMAXsv8i8
1754
718k
    UINT64_C(4076865088), // VMAXuv16i8
1755
718k
    UINT64_C(4078962176), // VMAXuv2i32
1756
718k
    UINT64_C(4077913600), // VMAXuv4i16
1757
718k
    UINT64_C(4078962240), // VMAXuv4i32
1758
718k
    UINT64_C(4077913664), // VMAXuv8i16
1759
718k
    UINT64_C(4076865024), // VMAXuv8i8
1760
718k
    UINT64_C(4269804352), // VMINNMD
1761
718k
    UINT64_C(4269803840), // VMINNMH
1762
718k
    UINT64_C(4078964496), // VMINNMNDf
1763
718k
    UINT64_C(4080013072), // VMINNMNDh
1764
718k
    UINT64_C(4078964560), // VMINNMNQf
1765
718k
    UINT64_C(4080013136), // VMINNMNQh
1766
718k
    UINT64_C(4269804096), // VMINNMS
1767
718k
    UINT64_C(4062187264), // VMINfd
1768
718k
    UINT64_C(4062187328), // VMINfq
1769
718k
    UINT64_C(4063235840), // VMINhd
1770
718k
    UINT64_C(4063235904), // VMINhq
1771
718k
    UINT64_C(4060087888), // VMINsv16i8
1772
718k
    UINT64_C(4062184976), // VMINsv2i32
1773
718k
    UINT64_C(4061136400), // VMINsv4i16
1774
718k
    UINT64_C(4062185040), // VMINsv4i32
1775
718k
    UINT64_C(4061136464), // VMINsv8i16
1776
718k
    UINT64_C(4060087824), // VMINsv8i8
1777
718k
    UINT64_C(4076865104), // VMINuv16i8
1778
718k
    UINT64_C(4078962192), // VMINuv2i32
1779
718k
    UINT64_C(4077913616), // VMINuv4i16
1780
718k
    UINT64_C(4078962256), // VMINuv4i32
1781
718k
    UINT64_C(4077913680), // VMINuv8i16
1782
718k
    UINT64_C(4076865040), // VMINuv8i8
1783
718k
    UINT64_C(234883840),  // VMLAD
1784
718k
    UINT64_C(234883328),  // VMLAH
1785
718k
    UINT64_C(4070572608), // VMLALslsv2i32
1786
718k
    UINT64_C(4069524032), // VMLALslsv4i16
1787
718k
    UINT64_C(4087349824), // VMLALsluv2i32
1788
718k
    UINT64_C(4086301248), // VMLALsluv4i16
1789
718k
    UINT64_C(4070574080), // VMLALsv2i64
1790
718k
    UINT64_C(4069525504), // VMLALsv4i32
1791
718k
    UINT64_C(4068476928), // VMLALsv8i16
1792
718k
    UINT64_C(4087351296), // VMLALuv2i64
1793
718k
    UINT64_C(4086302720), // VMLALuv4i32
1794
718k
    UINT64_C(4085254144), // VMLALuv8i16
1795
718k
    UINT64_C(234883584),  // VMLAS
1796
718k
    UINT64_C(4060089616), // VMLAfd
1797
718k
    UINT64_C(4060089680), // VMLAfq
1798
718k
    UINT64_C(4061138192), // VMLAhd
1799
718k
    UINT64_C(4061138256), // VMLAhq
1800
718k
    UINT64_C(4070572352), // VMLAslfd
1801
718k
    UINT64_C(4087349568), // VMLAslfq
1802
718k
    UINT64_C(4069523776), // VMLAslhd
1803
718k
    UINT64_C(4086300992), // VMLAslhq
1804
718k
    UINT64_C(4070572096), // VMLAslv2i32
1805
718k
    UINT64_C(4069523520), // VMLAslv4i16
1806
718k
    UINT64_C(4087349312), // VMLAslv4i32
1807
718k
    UINT64_C(4086300736), // VMLAslv8i16
1808
718k
    UINT64_C(4060088640), // VMLAv16i8
1809
718k
    UINT64_C(4062185728), // VMLAv2i32
1810
718k
    UINT64_C(4061137152), // VMLAv4i16
1811
718k
    UINT64_C(4062185792), // VMLAv4i32
1812
718k
    UINT64_C(4061137216), // VMLAv8i16
1813
718k
    UINT64_C(4060088576), // VMLAv8i8
1814
718k
    UINT64_C(234883904),  // VMLSD
1815
718k
    UINT64_C(234883392),  // VMLSH
1816
718k
    UINT64_C(4070573632), // VMLSLslsv2i32
1817
718k
    UINT64_C(4069525056), // VMLSLslsv4i16
1818
718k
    UINT64_C(4087350848), // VMLSLsluv2i32
1819
718k
    UINT64_C(4086302272), // VMLSLsluv4i16
1820
718k
    UINT64_C(4070574592), // VMLSLsv2i64
1821
718k
    UINT64_C(4069526016), // VMLSLsv4i32
1822
718k
    UINT64_C(4068477440), // VMLSLsv8i16
1823
718k
    UINT64_C(4087351808), // VMLSLuv2i64
1824
718k
    UINT64_C(4086303232), // VMLSLuv4i32
1825
718k
    UINT64_C(4085254656), // VMLSLuv8i16
1826
718k
    UINT64_C(234883648),  // VMLSS
1827
718k
    UINT64_C(4062186768), // VMLSfd
1828
718k
    UINT64_C(4062186832), // VMLSfq
1829
718k
    UINT64_C(4063235344), // VMLShd
1830
718k
    UINT64_C(4063235408), // VMLShq
1831
718k
    UINT64_C(4070573376), // VMLSslfd
1832
718k
    UINT64_C(4087350592), // VMLSslfq
1833
718k
    UINT64_C(4069524800), // VMLSslhd
1834
718k
    UINT64_C(4086302016), // VMLSslhq
1835
718k
    UINT64_C(4070573120), // VMLSslv2i32
1836
718k
    UINT64_C(4069524544), // VMLSslv4i16
1837
718k
    UINT64_C(4087350336), // VMLSslv4i32
1838
718k
    UINT64_C(4086301760), // VMLSslv8i16
1839
718k
    UINT64_C(4076865856), // VMLSv16i8
1840
718k
    UINT64_C(4078962944), // VMLSv2i32
1841
718k
    UINT64_C(4077914368), // VMLSv4i16
1842
718k
    UINT64_C(4078963008), // VMLSv4i32
1843
718k
    UINT64_C(4077914432), // VMLSv8i16
1844
718k
    UINT64_C(4076865792), // VMLSv8i8
1845
718k
    UINT64_C(246418240),  // VMOVD
1846
718k
    UINT64_C(205523728),  // VMOVDRR
1847
718k
    UINT64_C(4272949824), // VMOVH
1848
718k
    UINT64_C(234883344),  // VMOVHR
1849
718k
    UINT64_C(4070574608), // VMOVLsv2i64
1850
718k
    UINT64_C(4069526032), // VMOVLsv4i32
1851
718k
    UINT64_C(4069001744), // VMOVLsv8i16
1852
718k
    UINT64_C(4087351824), // VMOVLuv2i64
1853
718k
    UINT64_C(4086303248), // VMOVLuv4i32
1854
718k
    UINT64_C(4085778960), // VMOVLuv8i16
1855
718k
    UINT64_C(4089053696), // VMOVNv2i32
1856
718k
    UINT64_C(4088791552), // VMOVNv4i16
1857
718k
    UINT64_C(4088529408), // VMOVNv8i8
1858
718k
    UINT64_C(235931920),  // VMOVRH
1859
718k
    UINT64_C(206572304),  // VMOVRRD
1860
718k
    UINT64_C(206572048),  // VMOVRRS
1861
718k
    UINT64_C(235932176),  // VMOVRS
1862
718k
    UINT64_C(246417984),  // VMOVS
1863
718k
    UINT64_C(234883600),  // VMOVSR
1864
718k
    UINT64_C(205523472),  // VMOVSRR
1865
718k
    UINT64_C(4068478544), // VMOVv16i8
1866
718k
    UINT64_C(4068478512), // VMOVv1i64
1867
718k
    UINT64_C(4068478736), // VMOVv2f32
1868
718k
    UINT64_C(4068474896), // VMOVv2i32
1869
718k
    UINT64_C(4068478576), // VMOVv2i64
1870
718k
    UINT64_C(4068478800), // VMOVv4f32
1871
718k
    UINT64_C(4068476944), // VMOVv4i16
1872
718k
    UINT64_C(4068474960), // VMOVv4i32
1873
718k
    UINT64_C(4068477008), // VMOVv8i16
1874
718k
    UINT64_C(4068478480), // VMOVv8i8
1875
718k
    UINT64_C(250677776),  // VMRS
1876
718k
    UINT64_C(251136528),  // VMRS_FPEXC
1877
718k
    UINT64_C(251202064),  // VMRS_FPINST
1878
718k
    UINT64_C(251267600),  // VMRS_FPINST2
1879
718k
    UINT64_C(250612240),  // VMRS_FPSID
1880
718k
    UINT64_C(251070992),  // VMRS_MVFR0
1881
718k
    UINT64_C(251005456),  // VMRS_MVFR1
1882
718k
    UINT64_C(250939920),  // VMRS_MVFR2
1883
718k
    UINT64_C(249629200),  // VMSR
1884
718k
    UINT64_C(250087952),  // VMSR_FPEXC
1885
718k
    UINT64_C(250153488),  // VMSR_FPINST
1886
718k
    UINT64_C(250219024),  // VMSR_FPINST2
1887
718k
    UINT64_C(249563664),  // VMSR_FPSID
1888
718k
    UINT64_C(236980992),  // VMULD
1889
718k
    UINT64_C(236980480),  // VMULH
1890
718k
    UINT64_C(4070575616), // VMULLp64
1891
718k
    UINT64_C(4068478464), // VMULLp8
1892
718k
    UINT64_C(4070574656), // VMULLslsv2i32
1893
718k
    UINT64_C(4069526080), // VMULLslsv4i16
1894
718k
    UINT64_C(4087351872), // VMULLsluv2i32
1895
718k
    UINT64_C(4086303296), // VMULLsluv4i16
1896
718k
    UINT64_C(4070575104), // VMULLsv2i64
1897
718k
    UINT64_C(4069526528), // VMULLsv4i32
1898
718k
    UINT64_C(4068477952), // VMULLsv8i16
1899
718k
    UINT64_C(4087352320), // VMULLuv2i64
1900
718k
    UINT64_C(4086303744), // VMULLuv4i32
1901
718k
    UINT64_C(4085255168), // VMULLuv8i16
1902
718k
    UINT64_C(236980736),  // VMULS
1903
718k
    UINT64_C(4076866832), // VMULfd
1904
718k
    UINT64_C(4076866896), // VMULfq
1905
718k
    UINT64_C(4077915408), // VMULhd
1906
718k
    UINT64_C(4077915472), // VMULhq
1907
718k
    UINT64_C(4076865808), // VMULpd
1908
718k
    UINT64_C(4076865872), // VMULpq
1909
718k
    UINT64_C(4070574400), // VMULslfd
1910
718k
    UINT64_C(4087351616), // VMULslfq
1911
718k
    UINT64_C(4069525824), // VMULslhd
1912
718k
    UINT64_C(4086303040), // VMULslhq
1913
718k
    UINT64_C(4070574144), // VMULslv2i32
1914
718k
    UINT64_C(4069525568), // VMULslv4i16
1915
718k
    UINT64_C(4087351360), // VMULslv4i32
1916
718k
    UINT64_C(4086302784), // VMULslv8i16
1917
718k
    UINT64_C(4060088656), // VMULv16i8
1918
718k
    UINT64_C(4062185744), // VMULv2i32
1919
718k
    UINT64_C(4061137168), // VMULv4i16
1920
718k
    UINT64_C(4062185808), // VMULv4i32
1921
718k
    UINT64_C(4061137232), // VMULv8i16
1922
718k
    UINT64_C(4060088592), // VMULv8i8
1923
718k
    UINT64_C(4088399232), // VMVNd
1924
718k
    UINT64_C(4088399296), // VMVNq
1925
718k
    UINT64_C(4068474928), // VMVNv2i32
1926
718k
    UINT64_C(4068476976), // VMVNv4i16
1927
718k
    UINT64_C(4068474992), // VMVNv4i32
1928
718k
    UINT64_C(4068477040), // VMVNv8i16
1929
718k
    UINT64_C(246483776),  // VNEGD
1930
718k
    UINT64_C(246483264),  // VNEGH
1931
718k
    UINT64_C(246483520),  // VNEGS
1932
718k
    UINT64_C(4088989632), // VNEGf32q
1933
718k
    UINT64_C(4088989568), // VNEGfd
1934
718k
    UINT64_C(4088727424), // VNEGhd
1935
718k
    UINT64_C(4088727488), // VNEGhq
1936
718k
    UINT64_C(4088726400), // VNEGs16d
1937
718k
    UINT64_C(4088726464), // VNEGs16q
1938
718k
    UINT64_C(4088988544), // VNEGs32d
1939
718k
    UINT64_C(4088988608), // VNEGs32q
1940
718k
    UINT64_C(4088464256), // VNEGs8d
1941
718k
    UINT64_C(4088464320), // VNEGs8q
1942
718k
    UINT64_C(235932480),  // VNMLAD
1943
718k
    UINT64_C(235931968),  // VNMLAH
1944
718k
    UINT64_C(235932224),  // VNMLAS
1945
718k
    UINT64_C(235932416),  // VNMLSD
1946
718k
    UINT64_C(235931904),  // VNMLSH
1947
718k
    UINT64_C(235932160),  // VNMLSS
1948
718k
    UINT64_C(236981056),  // VNMULD
1949
718k
    UINT64_C(236980544),  // VNMULH
1950
718k
    UINT64_C(236980800),  // VNMULS
1951
718k
    UINT64_C(4063232272), // VORNd
1952
718k
    UINT64_C(4063232336), // VORNq
1953
718k
    UINT64_C(4062183696), // VORRd
1954
718k
    UINT64_C(4068475152), // VORRiv2i32
1955
718k
    UINT64_C(4068477200), // VORRiv4i16
1956
718k
    UINT64_C(4068475216), // VORRiv4i32
1957
718k
    UINT64_C(4068477264), // VORRiv8i16
1958
718k
    UINT64_C(4062183760), // VORRq
1959
718k
    UINT64_C(4088399424), // VPADALsv16i8
1960
718k
    UINT64_C(4088923648), // VPADALsv2i32
1961
718k
    UINT64_C(4088661504), // VPADALsv4i16
1962
718k
    UINT64_C(4088923712), // VPADALsv4i32
1963
718k
    UINT64_C(4088661568), // VPADALsv8i16
1964
718k
    UINT64_C(4088399360), // VPADALsv8i8
1965
718k
    UINT64_C(4088399552), // VPADALuv16i8
1966
718k
    UINT64_C(4088923776), // VPADALuv2i32
1967
718k
    UINT64_C(4088661632), // VPADALuv4i16
1968
718k
    UINT64_C(4088923840), // VPADALuv4i32
1969
718k
    UINT64_C(4088661696), // VPADALuv8i16
1970
718k
    UINT64_C(4088399488), // VPADALuv8i8
1971
718k
    UINT64_C(4088398400), // VPADDLsv16i8
1972
718k
    UINT64_C(4088922624), // VPADDLsv2i32
1973
718k
    UINT64_C(4088660480), // VPADDLsv4i16
1974
718k
    UINT64_C(4088922688), // VPADDLsv4i32
1975
718k
    UINT64_C(4088660544), // VPADDLsv8i16
1976
718k
    UINT64_C(4088398336), // VPADDLsv8i8
1977
718k
    UINT64_C(4088398528), // VPADDLuv16i8
1978
718k
    UINT64_C(4088922752), // VPADDLuv2i32
1979
718k
    UINT64_C(4088660608), // VPADDLuv4i16
1980
718k
    UINT64_C(4088922816), // VPADDLuv4i32
1981
718k
    UINT64_C(4088660672), // VPADDLuv8i16
1982
718k
    UINT64_C(4088398464), // VPADDLuv8i8
1983
718k
    UINT64_C(4076866816), // VPADDf
1984
718k
    UINT64_C(4077915392), // VPADDh
1985
718k
    UINT64_C(4061137680), // VPADDi16
1986
718k
    UINT64_C(4062186256), // VPADDi32
1987
718k
    UINT64_C(4060089104), // VPADDi8
1988
718k
    UINT64_C(4076867328), // VPMAXf
1989
718k
    UINT64_C(4077915904), // VPMAXh
1990
718k
    UINT64_C(4061137408), // VPMAXs16
1991
718k
    UINT64_C(4062185984), // VPMAXs32
1992
718k
    UINT64_C(4060088832), // VPMAXs8
1993
718k
    UINT64_C(4077914624), // VPMAXu16
1994
718k
    UINT64_C(4078963200), // VPMAXu32
1995
718k
    UINT64_C(4076866048), // VPMAXu8
1996
718k
    UINT64_C(4078964480), // VPMINf
1997
718k
    UINT64_C(4080013056), // VPMINh
1998
718k
    UINT64_C(4061137424), // VPMINs16
1999
718k
    UINT64_C(4062186000), // VPMINs32
2000
718k
    UINT64_C(4060088848), // VPMINs8
2001
718k
    UINT64_C(4077914640), // VPMINu16
2002
718k
    UINT64_C(4078963216), // VPMINu32
2003
718k
    UINT64_C(4076866064), // VPMINu8
2004
718k
    UINT64_C(4088399680), // VQABSv16i8
2005
718k
    UINT64_C(4088923904), // VQABSv2i32
2006
718k
    UINT64_C(4088661760), // VQABSv4i16
2007
718k
    UINT64_C(4088923968), // VQABSv4i32
2008
718k
    UINT64_C(4088661824), // VQABSv8i16
2009
718k
    UINT64_C(4088399616), // VQABSv8i8
2010
718k
    UINT64_C(4060086352), // VQADDsv16i8
2011
718k
    UINT64_C(4063232016), // VQADDsv1i64
2012
718k
    UINT64_C(4062183440), // VQADDsv2i32
2013
718k
    UINT64_C(4063232080), // VQADDsv2i64
2014
718k
    UINT64_C(4061134864), // VQADDsv4i16
2015
718k
    UINT64_C(4062183504), // VQADDsv4i32
2016
718k
    UINT64_C(4061134928), // VQADDsv8i16
2017
718k
    UINT64_C(4060086288), // VQADDsv8i8
2018
718k
    UINT64_C(4076863568), // VQADDuv16i8
2019
718k
    UINT64_C(4080009232), // VQADDuv1i64
2020
718k
    UINT64_C(4078960656), // VQADDuv2i32
2021
718k
    UINT64_C(4080009296), // VQADDuv2i64
2022
718k
    UINT64_C(4077912080), // VQADDuv4i16
2023
718k
    UINT64_C(4078960720), // VQADDuv4i32
2024
718k
    UINT64_C(4077912144), // VQADDuv8i16
2025
718k
    UINT64_C(4076863504), // VQADDuv8i8
2026
718k
    UINT64_C(4070572864), // VQDMLALslv2i32
2027
718k
    UINT64_C(4069524288), // VQDMLALslv4i16
2028
718k
    UINT64_C(4070574336), // VQDMLALv2i64
2029
718k
    UINT64_C(4069525760), // VQDMLALv4i32
2030
718k
    UINT64_C(4070573888), // VQDMLSLslv2i32
2031
718k
    UINT64_C(4069525312), // VQDMLSLslv4i16
2032
718k
    UINT64_C(4070574848), // VQDMLSLv2i64
2033
718k
    UINT64_C(4069526272), // VQDMLSLv4i32
2034
718k
    UINT64_C(4070575168), // VQDMULHslv2i32
2035
718k
    UINT64_C(4069526592), // VQDMULHslv4i16
2036
718k
    UINT64_C(4087352384), // VQDMULHslv4i32
2037
718k
    UINT64_C(4086303808), // VQDMULHslv8i16
2038
718k
    UINT64_C(4062186240), // VQDMULHv2i32
2039
718k
    UINT64_C(4061137664), // VQDMULHv4i16
2040
718k
    UINT64_C(4062186304), // VQDMULHv4i32
2041
718k
    UINT64_C(4061137728), // VQDMULHv8i16
2042
718k
    UINT64_C(4070574912), // VQDMULLslv2i32
2043
718k
    UINT64_C(4069526336), // VQDMULLslv4i16
2044
718k
    UINT64_C(4070575360), // VQDMULLv2i64
2045
718k
    UINT64_C(4069526784), // VQDMULLv4i32
2046
718k
    UINT64_C(4089053760), // VQMOVNsuv2i32
2047
718k
    UINT64_C(4088791616), // VQMOVNsuv4i16
2048
718k
    UINT64_C(4088529472), // VQMOVNsuv8i8
2049
718k
    UINT64_C(4089053824), // VQMOVNsv2i32
2050
718k
    UINT64_C(4088791680), // VQMOVNsv4i16
2051
718k
    UINT64_C(4088529536), // VQMOVNsv8i8
2052
718k
    UINT64_C(4089053888), // VQMOVNuv2i32
2053
718k
    UINT64_C(4088791744), // VQMOVNuv4i16
2054
718k
    UINT64_C(4088529600), // VQMOVNuv8i8
2055
718k
    UINT64_C(4088399808), // VQNEGv16i8
2056
718k
    UINT64_C(4088924032), // VQNEGv2i32
2057
718k
    UINT64_C(4088661888), // VQNEGv4i16
2058
718k
    UINT64_C(4088924096), // VQNEGv4i32
2059
718k
    UINT64_C(4088661952), // VQNEGv8i16
2060
718k
    UINT64_C(4088399744), // VQNEGv8i8
2061
718k
    UINT64_C(4070575680), // VQRDMLAHslv2i32
2062
718k
    UINT64_C(4069527104), // VQRDMLAHslv4i16
2063
718k
    UINT64_C(4087352896), // VQRDMLAHslv4i32
2064
718k
    UINT64_C(4086304320), // VQRDMLAHslv8i16
2065
718k
    UINT64_C(4078963472), // VQRDMLAHv2i32
2066
718k
    UINT64_C(4077914896), // VQRDMLAHv4i16
2067
718k
    UINT64_C(4078963536), // VQRDMLAHv4i32
2068
718k
    UINT64_C(4077914960), // VQRDMLAHv8i16
2069
718k
    UINT64_C(4070575936), // VQRDMLSHslv2i32
2070
718k
    UINT64_C(4069527360), // VQRDMLSHslv4i16
2071
718k
    UINT64_C(4087353152), // VQRDMLSHslv4i32
2072
718k
    UINT64_C(4086304576), // VQRDMLSHslv8i16
2073
718k
    UINT64_C(4078963728), // VQRDMLSHv2i32
2074
718k
    UINT64_C(4077915152), // VQRDMLSHv4i16
2075
718k
    UINT64_C(4078963792), // VQRDMLSHv4i32
2076
718k
    UINT64_C(4077915216), // VQRDMLSHv8i16
2077
718k
    UINT64_C(4070575424), // VQRDMULHslv2i32
2078
718k
    UINT64_C(4069526848), // VQRDMULHslv4i16
2079
718k
    UINT64_C(4087352640), // VQRDMULHslv4i32
2080
718k
    UINT64_C(4086304064), // VQRDMULHslv8i16
2081
718k
    UINT64_C(4078963456), // VQRDMULHv2i32
2082
718k
    UINT64_C(4077914880), // VQRDMULHv4i16
2083
718k
    UINT64_C(4078963520), // VQRDMULHv4i32
2084
718k
    UINT64_C(4077914944), // VQRDMULHv8i16
2085
718k
    UINT64_C(4060087632), // VQRSHLsv16i8
2086
718k
    UINT64_C(4063233296), // VQRSHLsv1i64
2087
718k
    UINT64_C(4062184720), // VQRSHLsv2i32
2088
718k
    UINT64_C(4063233360), // VQRSHLsv2i64
2089
718k
    UINT64_C(4061136144), // VQRSHLsv4i16
2090
718k
    UINT64_C(4062184784), // VQRSHLsv4i32
2091
718k
    UINT64_C(4061136208), // VQRSHLsv8i16
2092
718k
    UINT64_C(4060087568), // VQRSHLsv8i8
2093
718k
    UINT64_C(4076864848), // VQRSHLuv16i8
2094
718k
    UINT64_C(4080010512), // VQRSHLuv1i64
2095
718k
    UINT64_C(4078961936), // VQRSHLuv2i32
2096
718k
    UINT64_C(4080010576), // VQRSHLuv2i64
2097
718k
    UINT64_C(4077913360), // VQRSHLuv4i16
2098
718k
    UINT64_C(4078962000), // VQRSHLuv4i32
2099
718k
    UINT64_C(4077913424), // VQRSHLuv8i16
2100
718k
    UINT64_C(4076864784), // VQRSHLuv8i8
2101
718k
    UINT64_C(4070574416), // VQRSHRNsv2i32
2102
718k
    UINT64_C(4069525840), // VQRSHRNsv4i16
2103
718k
    UINT64_C(4069001552), // VQRSHRNsv8i8
2104
718k
    UINT64_C(4087351632), // VQRSHRNuv2i32
2105
718k
    UINT64_C(4086303056), // VQRSHRNuv4i16
2106
718k
    UINT64_C(4085778768), // VQRSHRNuv8i8
2107
718k
    UINT64_C(4087351376), // VQRSHRUNv2i32
2108
718k
    UINT64_C(4086302800), // VQRSHRUNv4i16
2109
718k
    UINT64_C(4085778512), // VQRSHRUNv8i8
2110
718k
    UINT64_C(4069001040), // VQSHLsiv16i8
2111
718k
    UINT64_C(4068476816), // VQSHLsiv1i64
2112
718k
    UINT64_C(4070573840), // VQSHLsiv2i32
2113
718k
    UINT64_C(4068476880), // VQSHLsiv2i64
2114
718k
    UINT64_C(4069525264), // VQSHLsiv4i16
2115
718k
    UINT64_C(4070573904), // VQSHLsiv4i32
2116
718k
    UINT64_C(4069525328), // VQSHLsiv8i16
2117
718k
    UINT64_C(4069000976), // VQSHLsiv8i8
2118
718k
    UINT64_C(4085778000), // VQSHLsuv16i8
2119
718k
    UINT64_C(4085253776), // VQSHLsuv1i64
2120
718k
    UINT64_C(4087350800), // VQSHLsuv2i32
2121
718k
    UINT64_C(4085253840), // VQSHLsuv2i64
2122
718k
    UINT64_C(4086302224), // VQSHLsuv4i16
2123
718k
    UINT64_C(4087350864), // VQSHLsuv4i32
2124
718k
    UINT64_C(4086302288), // VQSHLsuv8i16
2125
718k
    UINT64_C(4085777936), // VQSHLsuv8i8
2126
718k
    UINT64_C(4060087376), // VQSHLsv16i8
2127
718k
    UINT64_C(4063233040), // VQSHLsv1i64
2128
718k
    UINT64_C(4062184464), // VQSHLsv2i32
2129
718k
    UINT64_C(4063233104), // VQSHLsv2i64
2130
718k
    UINT64_C(4061135888), // VQSHLsv4i16
2131
718k
    UINT64_C(4062184528), // VQSHLsv4i32
2132
718k
    UINT64_C(4061135952), // VQSHLsv8i16
2133
718k
    UINT64_C(4060087312), // VQSHLsv8i8
2134
718k
    UINT64_C(4085778256), // VQSHLuiv16i8
2135
718k
    UINT64_C(4085254032), // VQSHLuiv1i64
2136
718k
    UINT64_C(4087351056), // VQSHLuiv2i32
2137
718k
    UINT64_C(4085254096), // VQSHLuiv2i64
2138
718k
    UINT64_C(4086302480), // VQSHLuiv4i16
2139
718k
    UINT64_C(4087351120), // VQSHLuiv4i32
2140
718k
    UINT64_C(4086302544), // VQSHLuiv8i16
2141
718k
    UINT64_C(4085778192), // VQSHLuiv8i8
2142
718k
    UINT64_C(4076864592), // VQSHLuv16i8
2143
718k
    UINT64_C(4080010256), // VQSHLuv1i64
2144
718k
    UINT64_C(4078961680), // VQSHLuv2i32
2145
718k
    UINT64_C(4080010320), // VQSHLuv2i64
2146
718k
    UINT64_C(4077913104), // VQSHLuv4i16
2147
718k
    UINT64_C(4078961744), // VQSHLuv4i32
2148
718k
    UINT64_C(4077913168), // VQSHLuv8i16
2149
718k
    UINT64_C(4076864528), // VQSHLuv8i8
2150
718k
    UINT64_C(4070574352), // VQSHRNsv2i32
2151
718k
    UINT64_C(4069525776), // VQSHRNsv4i16
2152
718k
    UINT64_C(4069001488), // VQSHRNsv8i8
2153
718k
    UINT64_C(4087351568), // VQSHRNuv2i32
2154
718k
    UINT64_C(4086302992), // VQSHRNuv4i16
2155
718k
    UINT64_C(4085778704), // VQSHRNuv8i8
2156
718k
    UINT64_C(4087351312), // VQSHRUNv2i32
2157
718k
    UINT64_C(4086302736), // VQSHRUNv4i16
2158
718k
    UINT64_C(4085778448), // VQSHRUNv8i8
2159
718k
    UINT64_C(4060086864), // VQSUBsv16i8
2160
718k
    UINT64_C(4063232528), // VQSUBsv1i64
2161
718k
    UINT64_C(4062183952), // VQSUBsv2i32
2162
718k
    UINT64_C(4063232592), // VQSUBsv2i64
2163
718k
    UINT64_C(4061135376), // VQSUBsv4i16
2164
718k
    UINT64_C(4062184016), // VQSUBsv4i32
2165
718k
    UINT64_C(4061135440), // VQSUBsv8i16
2166
718k
    UINT64_C(4060086800), // VQSUBsv8i8
2167
718k
    UINT64_C(4076864080), // VQSUBuv16i8
2168
718k
    UINT64_C(4080009744), // VQSUBuv1i64
2169
718k
    UINT64_C(4078961168), // VQSUBuv2i32
2170
718k
    UINT64_C(4080009808), // VQSUBuv2i64
2171
718k
    UINT64_C(4077912592), // VQSUBuv4i16
2172
718k
    UINT64_C(4078961232), // VQSUBuv4i32
2173
718k
    UINT64_C(4077912656), // VQSUBuv8i16
2174
718k
    UINT64_C(4076864016), // VQSUBuv8i8
2175
718k
    UINT64_C(4087350272), // VRADDHNv2i32
2176
718k
    UINT64_C(4086301696), // VRADDHNv4i16
2177
718k
    UINT64_C(4085253120), // VRADDHNv8i8
2178
718k
    UINT64_C(4089119744), // VRECPEd
2179
718k
    UINT64_C(4089120000), // VRECPEfd
2180
718k
    UINT64_C(4089120064), // VRECPEfq
2181
718k
    UINT64_C(4088857856), // VRECPEhd
2182
718k
    UINT64_C(4088857920), // VRECPEhq
2183
718k
    UINT64_C(4089119808), // VRECPEq
2184
718k
    UINT64_C(4060090128), // VRECPSfd
2185
718k
    UINT64_C(4060090192), // VRECPSfq
2186
718k
    UINT64_C(4061138704), // VRECPShd
2187
718k
    UINT64_C(4061138768), // VRECPShq
2188
718k
    UINT64_C(4088398080), // VREV16d8
2189
718k
    UINT64_C(4088398144), // VREV16q8
2190
718k
    UINT64_C(4088660096), // VREV32d16
2191
718k
    UINT64_C(4088397952), // VREV32d8
2192
718k
    UINT64_C(4088660160), // VREV32q16
2193
718k
    UINT64_C(4088398016), // VREV32q8
2194
718k
    UINT64_C(4088659968), // VREV64d16
2195
718k
    UINT64_C(4088922112), // VREV64d32
2196
718k
    UINT64_C(4088397824), // VREV64d8
2197
718k
    UINT64_C(4088660032), // VREV64q16
2198
718k
    UINT64_C(4088922176), // VREV64q32
2199
718k
    UINT64_C(4088397888), // VREV64q8
2200
718k
    UINT64_C(4060086592), // VRHADDsv16i8
2201
718k
    UINT64_C(4062183680), // VRHADDsv2i32
2202
718k
    UINT64_C(4061135104), // VRHADDsv4i16
2203
718k
    UINT64_C(4062183744), // VRHADDsv4i32
2204
718k
    UINT64_C(4061135168), // VRHADDsv8i16
2205
718k
    UINT64_C(4060086528), // VRHADDsv8i8
2206
718k
    UINT64_C(4076863808), // VRHADDuv16i8
2207
718k
    UINT64_C(4078960896), // VRHADDuv2i32
2208
718k
    UINT64_C(4077912320), // VRHADDuv4i16
2209
718k
    UINT64_C(4078960960), // VRHADDuv4i32
2210
718k
    UINT64_C(4077912384), // VRHADDuv8i16
2211
718k
    UINT64_C(4076863744), // VRHADDuv8i8
2212
718k
    UINT64_C(4273474368), // VRINTAD
2213
718k
    UINT64_C(4273473856), // VRINTAH
2214
718k
    UINT64_C(4089054464), // VRINTANDf
2215
718k
    UINT64_C(4088792320), // VRINTANDh
2216
718k
    UINT64_C(4089054528), // VRINTANQf
2217
718k
    UINT64_C(4088792384), // VRINTANQh
2218
718k
    UINT64_C(4273474112), // VRINTAS
2219
718k
    UINT64_C(4273670976), // VRINTMD
2220
718k
    UINT64_C(4273670464), // VRINTMH
2221
718k
    UINT64_C(4089054848), // VRINTMNDf
2222
718k
    UINT64_C(4088792704), // VRINTMNDh
2223
718k
    UINT64_C(4089054912), // VRINTMNQf
2224
718k
    UINT64_C(4088792768), // VRINTMNQh
2225
718k
    UINT64_C(4273670720), // VRINTMS
2226
718k
    UINT64_C(4273539904), // VRINTND
2227
718k
    UINT64_C(4273539392), // VRINTNH
2228
718k
    UINT64_C(4089054208), // VRINTNNDf
2229
718k
    UINT64_C(4088792064), // VRINTNNDh
2230
718k
    UINT64_C(4089054272), // VRINTNNQf
2231
718k
    UINT64_C(4088792128), // VRINTNNQh
2232
718k
    UINT64_C(4273539648), // VRINTNS
2233
718k
    UINT64_C(4273605440), // VRINTPD
2234
718k
    UINT64_C(4273604928), // VRINTPH
2235
718k
    UINT64_C(4089055104), // VRINTPNDf
2236
718k
    UINT64_C(4088792960), // VRINTPNDh
2237
718k
    UINT64_C(4089055168), // VRINTPNQf
2238
718k
    UINT64_C(4088793024), // VRINTPNQh
2239
718k
    UINT64_C(4273605184), // VRINTPS
2240
718k
    UINT64_C(246811456),  // VRINTRD
2241
718k
    UINT64_C(246810944),  // VRINTRH
2242
718k
    UINT64_C(246811200),  // VRINTRS
2243
718k
    UINT64_C(246876992),  // VRINTXD
2244
718k
    UINT64_C(246876480),  // VRINTXH
2245
718k
    UINT64_C(4089054336), // VRINTXNDf
2246
718k
    UINT64_C(4088792192), // VRINTXNDh
2247
718k
    UINT64_C(4089054400), // VRINTXNQf
2248
718k
    UINT64_C(4088792256), // VRINTXNQh
2249
718k
    UINT64_C(246876736),  // VRINTXS
2250
718k
    UINT64_C(246811584),  // VRINTZD
2251
718k
    UINT64_C(246811072),  // VRINTZH
2252
718k
    UINT64_C(4089054592), // VRINTZNDf
2253
718k
    UINT64_C(4088792448), // VRINTZNDh
2254
718k
    UINT64_C(4089054656), // VRINTZNQf
2255
718k
    UINT64_C(4088792512), // VRINTZNQh
2256
718k
    UINT64_C(246811328),  // VRINTZS
2257
718k
    UINT64_C(4060087616), // VRSHLsv16i8
2258
718k
    UINT64_C(4063233280), // VRSHLsv1i64
2259
718k
    UINT64_C(4062184704), // VRSHLsv2i32
2260
718k
    UINT64_C(4063233344), // VRSHLsv2i64
2261
718k
    UINT64_C(4061136128), // VRSHLsv4i16
2262
718k
    UINT64_C(4062184768), // VRSHLsv4i32
2263
718k
    UINT64_C(4061136192), // VRSHLsv8i16
2264
718k
    UINT64_C(4060087552), // VRSHLsv8i8
2265
718k
    UINT64_C(4076864832), // VRSHLuv16i8
2266
718k
    UINT64_C(4080010496), // VRSHLuv1i64
2267
718k
    UINT64_C(4078961920), // VRSHLuv2i32
2268
718k
    UINT64_C(4080010560), // VRSHLuv2i64
2269
718k
    UINT64_C(4077913344), // VRSHLuv4i16
2270
718k
    UINT64_C(4078961984), // VRSHLuv4i32
2271
718k
    UINT64_C(4077913408), // VRSHLuv8i16
2272
718k
    UINT64_C(4076864768), // VRSHLuv8i8
2273
718k
    UINT64_C(4070574160), // VRSHRNv2i32
2274
718k
    UINT64_C(4069525584), // VRSHRNv4i16
2275
718k
    UINT64_C(4069001296), // VRSHRNv8i8
2276
718k
    UINT64_C(4068999760), // VRSHRsv16i8
2277
718k
    UINT64_C(4068475536), // VRSHRsv1i64
2278
718k
    UINT64_C(4070572560), // VRSHRsv2i32
2279
718k
    UINT64_C(4068475600), // VRSHRsv2i64
2280
718k
    UINT64_C(4069523984), // VRSHRsv4i16
2281
718k
    UINT64_C(4070572624), // VRSHRsv4i32
2282
718k
    UINT64_C(4069524048), // VRSHRsv8i16
2283
718k
    UINT64_C(4068999696), // VRSHRsv8i8
2284
718k
    UINT64_C(4085776976), // VRSHRuv16i8
2285
718k
    UINT64_C(4085252752), // VRSHRuv1i64
2286
718k
    UINT64_C(4087349776), // VRSHRuv2i32
2287
718k
    UINT64_C(4085252816), // VRSHRuv2i64
2288
718k
    UINT64_C(4086301200), // VRSHRuv4i16
2289
718k
    UINT64_C(4087349840), // VRSHRuv4i32
2290
718k
    UINT64_C(4086301264), // VRSHRuv8i16
2291
718k
    UINT64_C(4085776912), // VRSHRuv8i8
2292
718k
    UINT64_C(4089119872), // VRSQRTEd
2293
718k
    UINT64_C(4089120128), // VRSQRTEfd
2294
718k
    UINT64_C(4089120192), // VRSQRTEfq
2295
718k
    UINT64_C(4088857984), // VRSQRTEhd
2296
718k
    UINT64_C(4088858048), // VRSQRTEhq
2297
718k
    UINT64_C(4089119936), // VRSQRTEq
2298
718k
    UINT64_C(4062187280), // VRSQRTSfd
2299
718k
    UINT64_C(4062187344), // VRSQRTSfq
2300
718k
    UINT64_C(4063235856), // VRSQRTShd
2301
718k
    UINT64_C(4063235920), // VRSQRTShq
2302
718k
    UINT64_C(4069000016), // VRSRAsv16i8
2303
718k
    UINT64_C(4068475792), // VRSRAsv1i64
2304
718k
    UINT64_C(4070572816), // VRSRAsv2i32
2305
718k
    UINT64_C(4068475856), // VRSRAsv2i64
2306
718k
    UINT64_C(4069524240), // VRSRAsv4i16
2307
718k
    UINT64_C(4070572880), // VRSRAsv4i32
2308
718k
    UINT64_C(4069524304), // VRSRAsv8i16
2309
718k
    UINT64_C(4068999952), // VRSRAsv8i8
2310
718k
    UINT64_C(4085777232), // VRSRAuv16i8
2311
718k
    UINT64_C(4085253008), // VRSRAuv1i64
2312
718k
    UINT64_C(4087350032), // VRSRAuv2i32
2313
718k
    UINT64_C(4085253072), // VRSRAuv2i64
2314
718k
    UINT64_C(4086301456), // VRSRAuv4i16
2315
718k
    UINT64_C(4087350096), // VRSRAuv4i32
2316
718k
    UINT64_C(4086301520), // VRSRAuv8i16
2317
718k
    UINT64_C(4085777168), // VRSRAuv8i8
2318
718k
    UINT64_C(4087350784), // VRSUBHNv2i32
2319
718k
    UINT64_C(4086302208), // VRSUBHNv4i16
2320
718k
    UINT64_C(4085253632), // VRSUBHNv8i8
2321
718k
    UINT64_C(4229958912), // VSDOTD
2322
718k
    UINT64_C(4263513344), // VSDOTDI
2323
718k
    UINT64_C(4229958976), // VSDOTQ
2324
718k
    UINT64_C(4263513408), // VSDOTQI
2325
718k
    UINT64_C(4261415680), // VSELEQD
2326
718k
    UINT64_C(4261415168), // VSELEQH
2327
718k
    UINT64_C(4261415424), // VSELEQS
2328
718k
    UINT64_C(4263512832), // VSELGED
2329
718k
    UINT64_C(4263512320), // VSELGEH
2330
718k
    UINT64_C(4263512576), // VSELGES
2331
718k
    UINT64_C(4264561408), // VSELGTD
2332
718k
    UINT64_C(4264560896), // VSELGTH
2333
718k
    UINT64_C(4264561152), // VSELGTS
2334
718k
    UINT64_C(4262464256), // VSELVSD
2335
718k
    UINT64_C(4262463744), // VSELVSH
2336
718k
    UINT64_C(4262464000), // VSELVSS
2337
718k
    UINT64_C(234883888),  // VSETLNi16
2338
718k
    UINT64_C(234883856),  // VSETLNi32
2339
718k
    UINT64_C(239078160),  // VSETLNi8
2340
718k
    UINT64_C(4088791808), // VSHLLi16
2341
718k
    UINT64_C(4089053952), // VSHLLi32
2342
718k
    UINT64_C(4088529664), // VSHLLi8
2343
718k
    UINT64_C(4070574608), // VSHLLsv2i64
2344
718k
    UINT64_C(4069526032), // VSHLLsv4i32
2345
718k
    UINT64_C(4069001744), // VSHLLsv8i16
2346
718k
    UINT64_C(4087351824), // VSHLLuv2i64
2347
718k
    UINT64_C(4086303248), // VSHLLuv4i32
2348
718k
    UINT64_C(4085778960), // VSHLLuv8i16
2349
718k
    UINT64_C(4069000528), // VSHLiv16i8
2350
718k
    UINT64_C(4068476304), // VSHLiv1i64
2351
718k
    UINT64_C(4070573328), // VSHLiv2i32
2352
718k
    UINT64_C(4068476368), // VSHLiv2i64
2353
718k
    UINT64_C(4069524752), // VSHLiv4i16
2354
718k
    UINT64_C(4070573392), // VSHLiv4i32
2355
718k
    UINT64_C(4069524816), // VSHLiv8i16
2356
718k
    UINT64_C(4069000464), // VSHLiv8i8
2357
718k
    UINT64_C(4060087360), // VSHLsv16i8
2358
718k
    UINT64_C(4063233024), // VSHLsv1i64
2359
718k
    UINT64_C(4062184448), // VSHLsv2i32
2360
718k
    UINT64_C(4063233088), // VSHLsv2i64
2361
718k
    UINT64_C(4061135872), // VSHLsv4i16
2362
718k
    UINT64_C(4062184512), // VSHLsv4i32
2363
718k
    UINT64_C(4061135936), // VSHLsv8i16
2364
718k
    UINT64_C(4060087296), // VSHLsv8i8
2365
718k
    UINT64_C(4076864576), // VSHLuv16i8
2366
718k
    UINT64_C(4080010240), // VSHLuv1i64
2367
718k
    UINT64_C(4078961664), // VSHLuv2i32
2368
718k
    UINT64_C(4080010304), // VSHLuv2i64
2369
718k
    UINT64_C(4077913088), // VSHLuv4i16
2370
718k
    UINT64_C(4078961728), // VSHLuv4i32
2371
718k
    UINT64_C(4077913152), // VSHLuv8i16
2372
718k
    UINT64_C(4076864512), // VSHLuv8i8
2373
718k
    UINT64_C(4070574096), // VSHRNv2i32
2374
718k
    UINT64_C(4069525520), // VSHRNv4i16
2375
718k
    UINT64_C(4069001232), // VSHRNv8i8
2376
718k
    UINT64_C(4068999248), // VSHRsv16i8
2377
718k
    UINT64_C(4068475024), // VSHRsv1i64
2378
718k
    UINT64_C(4070572048), // VSHRsv2i32
2379
718k
    UINT64_C(4068475088), // VSHRsv2i64
2380
718k
    UINT64_C(4069523472), // VSHRsv4i16
2381
718k
    UINT64_C(4070572112), // VSHRsv4i32
2382
718k
    UINT64_C(4069523536), // VSHRsv8i16
2383
718k
    UINT64_C(4068999184), // VSHRsv8i8
2384
718k
    UINT64_C(4085776464), // VSHRuv16i8
2385
718k
    UINT64_C(4085252240), // VSHRuv1i64
2386
718k
    UINT64_C(4087349264), // VSHRuv2i32
2387
718k
    UINT64_C(4085252304), // VSHRuv2i64
2388
718k
    UINT64_C(4086300688), // VSHRuv4i16
2389
718k
    UINT64_C(4087349328), // VSHRuv4i32
2390
718k
    UINT64_C(4086300752), // VSHRuv8i16
2391
718k
    UINT64_C(4085776400), // VSHRuv8i8
2392
718k
    UINT64_C(247073600),  // VSHTOD
2393
718k
    UINT64_C(247073088),  // VSHTOH
2394
718k
    UINT64_C(247073344),  // VSHTOS
2395
718k
    UINT64_C(246942656),  // VSITOD
2396
718k
    UINT64_C(246942144),  // VSITOH
2397
718k
    UINT64_C(246942400),  // VSITOS
2398
718k
    UINT64_C(4085777744), // VSLIv16i8
2399
718k
    UINT64_C(4085253520), // VSLIv1i64
2400
718k
    UINT64_C(4087350544), // VSLIv2i32
2401
718k
    UINT64_C(4085253584), // VSLIv2i64
2402
718k
    UINT64_C(4086301968), // VSLIv4i16
2403
718k
    UINT64_C(4087350608), // VSLIv4i32
2404
718k
    UINT64_C(4086302032), // VSLIv8i16
2405
718k
    UINT64_C(4085777680), // VSLIv8i8
2406
718k
    UINT64_C(247073728),  // VSLTOD
2407
718k
    UINT64_C(247073216),  // VSLTOH
2408
718k
    UINT64_C(247073472),  // VSLTOS
2409
718k
    UINT64_C(246483904),  // VSQRTD
2410
718k
    UINT64_C(246483392),  // VSQRTH
2411
718k
    UINT64_C(246483648),  // VSQRTS
2412
718k
    UINT64_C(4068999504), // VSRAsv16i8
2413
718k
    UINT64_C(4068475280), // VSRAsv1i64
2414
718k
    UINT64_C(4070572304), // VSRAsv2i32
2415
718k
    UINT64_C(4068475344), // VSRAsv2i64
2416
718k
    UINT64_C(4069523728), // VSRAsv4i16
2417
718k
    UINT64_C(4070572368), // VSRAsv4i32
2418
718k
    UINT64_C(4069523792), // VSRAsv8i16
2419
718k
    UINT64_C(4068999440), // VSRAsv8i8
2420
718k
    UINT64_C(4085776720), // VSRAuv16i8
2421
718k
    UINT64_C(4085252496), // VSRAuv1i64
2422
718k
    UINT64_C(4087349520), // VSRAuv2i32
2423
718k
    UINT64_C(4085252560), // VSRAuv2i64
2424
718k
    UINT64_C(4086300944), // VSRAuv4i16
2425
718k
    UINT64_C(4087349584), // VSRAuv4i32
2426
718k
    UINT64_C(4086301008), // VSRAuv8i16
2427
718k
    UINT64_C(4085776656), // VSRAuv8i8
2428
718k
    UINT64_C(4085777488), // VSRIv16i8
2429
718k
    UINT64_C(4085253264), // VSRIv1i64
2430
718k
    UINT64_C(4087350288), // VSRIv2i32
2431
718k
    UINT64_C(4085253328), // VSRIv2i64
2432
718k
    UINT64_C(4086301712), // VSRIv4i16
2433
718k
    UINT64_C(4087350352), // VSRIv4i32
2434
718k
    UINT64_C(4086301776), // VSRIv8i16
2435
718k
    UINT64_C(4085777424), // VSRIv8i8
2436
718k
    UINT64_C(4102030351), // VST1LNd16
2437
718k
    UINT64_C(4102030336), // VST1LNd16_UPD
2438
718k
    UINT64_C(4102031375), // VST1LNd32
2439
718k
    UINT64_C(4102031360), // VST1LNd32_UPD
2440
718k
    UINT64_C(4102029327), // VST1LNd8
2441
718k
    UINT64_C(4102029312), // VST1LNd8_UPD
2442
718k
    UINT64_C(0),  // VST1LNq16Pseudo
2443
718k
    UINT64_C(0),  // VST1LNq16Pseudo_UPD
2444
718k
    UINT64_C(0),  // VST1LNq32Pseudo
2445
718k
    UINT64_C(0),  // VST1LNq32Pseudo_UPD
2446
718k
    UINT64_C(0),  // VST1LNq8Pseudo
2447
718k
    UINT64_C(0),  // VST1LNq8Pseudo_UPD
2448
718k
    UINT64_C(4093642575), // VST1d16
2449
718k
    UINT64_C(4093641295), // VST1d16Q
2450
718k
    UINT64_C(0),  // VST1d16QPseudo
2451
718k
    UINT64_C(4093641293), // VST1d16Qwb_fixed
2452
718k
    UINT64_C(4093641280), // VST1d16Qwb_register
2453
718k
    UINT64_C(4093642319), // VST1d16T
2454
718k
    UINT64_C(0),  // VST1d16TPseudo
2455
718k
    UINT64_C(4093642317), // VST1d16Twb_fixed
2456
718k
    UINT64_C(4093642304), // VST1d16Twb_register
2457
718k
    UINT64_C(4093642573), // VST1d16wb_fixed
2458
718k
    UINT64_C(4093642560), // VST1d16wb_register
2459
718k
    UINT64_C(4093642639), // VST1d32
2460
718k
    UINT64_C(4093641359), // VST1d32Q
2461
718k
    UINT64_C(0),  // VST1d32QPseudo
2462
718k
    UINT64_C(4093641357), // VST1d32Qwb_fixed
2463
718k
    UINT64_C(4093641344), // VST1d32Qwb_register
2464
718k
    UINT64_C(4093642383), // VST1d32T
2465
718k
    UINT64_C(0),  // VST1d32TPseudo
2466
718k
    UINT64_C(4093642381), // VST1d32Twb_fixed
2467
718k
    UINT64_C(4093642368), // VST1d32Twb_register
2468
718k
    UINT64_C(4093642637), // VST1d32wb_fixed
2469
718k
    UINT64_C(4093642624), // VST1d32wb_register
2470
718k
    UINT64_C(4093642703), // VST1d64
2471
718k
    UINT64_C(4093641423), // VST1d64Q
2472
718k
    UINT64_C(0),  // VST1d64QPseudo
2473
718k
    UINT64_C(0),  // VST1d64QPseudoWB_fixed
2474
718k
    UINT64_C(0),  // VST1d64QPseudoWB_register
2475
718k
    UINT64_C(4093641421), // VST1d64Qwb_fixed
2476
718k
    UINT64_C(4093641408), // VST1d64Qwb_register
2477
718k
    UINT64_C(4093642447), // VST1d64T
2478
718k
    UINT64_C(0),  // VST1d64TPseudo
2479
718k
    UINT64_C(0),  // VST1d64TPseudoWB_fixed
2480
718k
    UINT64_C(0),  // VST1d64TPseudoWB_register
2481
718k
    UINT64_C(4093642445), // VST1d64Twb_fixed
2482
718k
    UINT64_C(4093642432), // VST1d64Twb_register
2483
718k
    UINT64_C(4093642701), // VST1d64wb_fixed
2484
718k
    UINT64_C(4093642688), // VST1d64wb_register
2485
718k
    UINT64_C(4093642511), // VST1d8
2486
718k
    UINT64_C(4093641231), // VST1d8Q
2487
718k
    UINT64_C(0),  // VST1d8QPseudo
2488
718k
    UINT64_C(4093641229), // VST1d8Qwb_fixed
2489
718k
    UINT64_C(4093641216), // VST1d8Qwb_register
2490
718k
    UINT64_C(4093642255), // VST1d8T
2491
718k
    UINT64_C(0),  // VST1d8TPseudo
2492
718k
    UINT64_C(4093642253), // VST1d8Twb_fixed
2493
718k
    UINT64_C(4093642240), // VST1d8Twb_register
2494
718k
    UINT64_C(4093642509), // VST1d8wb_fixed
2495
718k
    UINT64_C(4093642496), // VST1d8wb_register
2496
718k
    UINT64_C(4093643343), // VST1q16
2497
718k
    UINT64_C(0),  // VST1q16HighQPseudo
2498
718k
    UINT64_C(0),  // VST1q16HighTPseudo
2499
718k
    UINT64_C(0),  // VST1q16LowQPseudo_UPD
2500
718k
    UINT64_C(0),  // VST1q16LowTPseudo_UPD
2501
718k
    UINT64_C(4093643341), // VST1q16wb_fixed
2502
718k
    UINT64_C(4093643328), // VST1q16wb_register
2503
718k
    UINT64_C(4093643407), // VST1q32
2504
718k
    UINT64_C(0),  // VST1q32HighQPseudo
2505
718k
    UINT64_C(0),  // VST1q32HighTPseudo
2506
718k
    UINT64_C(0),  // VST1q32LowQPseudo_UPD
2507
718k
    UINT64_C(0),  // VST1q32LowTPseudo_UPD
2508
718k
    UINT64_C(4093643405), // VST1q32wb_fixed
2509
718k
    UINT64_C(4093643392), // VST1q32wb_register
2510
718k
    UINT64_C(4093643471), // VST1q64
2511
718k
    UINT64_C(0),  // VST1q64HighQPseudo
2512
718k
    UINT64_C(0),  // VST1q64HighTPseudo
2513
718k
    UINT64_C(0),  // VST1q64LowQPseudo_UPD
2514
718k
    UINT64_C(0),  // VST1q64LowTPseudo_UPD
2515
718k
    UINT64_C(4093643469), // VST1q64wb_fixed
2516
718k
    UINT64_C(4093643456), // VST1q64wb_register
2517
718k
    UINT64_C(4093643279), // VST1q8
2518
718k
    UINT64_C(0),  // VST1q8HighQPseudo
2519
718k
    UINT64_C(0),  // VST1q8HighTPseudo
2520
718k
    UINT64_C(0),  // VST1q8LowQPseudo_UPD
2521
718k
    UINT64_C(0),  // VST1q8LowTPseudo_UPD
2522
718k
    UINT64_C(4093643277), // VST1q8wb_fixed
2523
718k
    UINT64_C(4093643264), // VST1q8wb_register
2524
718k
    UINT64_C(4102030607), // VST2LNd16
2525
718k
    UINT64_C(0),  // VST2LNd16Pseudo
2526
718k
    UINT64_C(0),  // VST2LNd16Pseudo_UPD
2527
718k
    UINT64_C(4102030592), // VST2LNd16_UPD
2528
718k
    UINT64_C(4102031631), // VST2LNd32
2529
718k
    UINT64_C(0),  // VST2LNd32Pseudo
2530
718k
    UINT64_C(0),  // VST2LNd32Pseudo_UPD
2531
718k
    UINT64_C(4102031616), // VST2LNd32_UPD
2532
718k
    UINT64_C(4102029583), // VST2LNd8
2533
718k
    UINT64_C(0),  // VST2LNd8Pseudo
2534
718k
    UINT64_C(0),  // VST2LNd8Pseudo_UPD
2535
718k
    UINT64_C(4102029568), // VST2LNd8_UPD
2536
718k
    UINT64_C(4102030639), // VST2LNq16
2537
718k
    UINT64_C(0),  // VST2LNq16Pseudo
2538
718k
    UINT64_C(0),  // VST2LNq16Pseudo_UPD
2539
718k
    UINT64_C(4102030624), // VST2LNq16_UPD
2540
718k
    UINT64_C(4102031695), // VST2LNq32
2541
718k
    UINT64_C(0),  // VST2LNq32Pseudo
2542
718k
    UINT64_C(0),  // VST2LNq32Pseudo_UPD
2543
718k
    UINT64_C(4102031680), // VST2LNq32_UPD
2544
718k
    UINT64_C(4093643087), // VST2b16
2545
718k
    UINT64_C(4093643085), // VST2b16wb_fixed
2546
718k
    UINT64_C(4093643072), // VST2b16wb_register
2547
718k
    UINT64_C(4093643151), // VST2b32
2548
718k
    UINT64_C(4093643149), // VST2b32wb_fixed
2549
718k
    UINT64_C(4093643136), // VST2b32wb_register
2550
718k
    UINT64_C(4093643023), // VST2b8
2551
718k
    UINT64_C(4093643021), // VST2b8wb_fixed
2552
718k
    UINT64_C(4093643008), // VST2b8wb_register
2553
718k
    UINT64_C(4093642831), // VST2d16
2554
718k
    UINT64_C(4093642829), // VST2d16wb_fixed
2555
718k
    UINT64_C(4093642816), // VST2d16wb_register
2556
718k
    UINT64_C(4093642895), // VST2d32
2557
718k
    UINT64_C(4093642893), // VST2d32wb_fixed
2558
718k
    UINT64_C(4093642880), // VST2d32wb_register
2559
718k
    UINT64_C(4093642767), // VST2d8
2560
718k
    UINT64_C(4093642765), // VST2d8wb_fixed
2561
718k
    UINT64_C(4093642752), // VST2d8wb_register
2562
718k
    UINT64_C(4093641551), // VST2q16
2563
718k
    UINT64_C(0),  // VST2q16Pseudo
2564
718k
    UINT64_C(0),  // VST2q16PseudoWB_fixed
2565
718k
    UINT64_C(0),  // VST2q16PseudoWB_register
2566
718k
    UINT64_C(4093641549), // VST2q16wb_fixed
2567
718k
    UINT64_C(4093641536), // VST2q16wb_register
2568
718k
    UINT64_C(4093641615), // VST2q32
2569
718k
    UINT64_C(0),  // VST2q32Pseudo
2570
718k
    UINT64_C(0),  // VST2q32PseudoWB_fixed
2571
718k
    UINT64_C(0),  // VST2q32PseudoWB_register
2572
718k
    UINT64_C(4093641613), // VST2q32wb_fixed
2573
718k
    UINT64_C(4093641600), // VST2q32wb_register
2574
718k
    UINT64_C(4093641487), // VST2q8
2575
718k
    UINT64_C(0),  // VST2q8Pseudo
2576
718k
    UINT64_C(0),  // VST2q8PseudoWB_fixed
2577
718k
    UINT64_C(0),  // VST2q8PseudoWB_register
2578
718k
    UINT64_C(4093641485), // VST2q8wb_fixed
2579
718k
    UINT64_C(4093641472), // VST2q8wb_register
2580
718k
    UINT64_C(4102030863), // VST3LNd16
2581
718k
    UINT64_C(0),  // VST3LNd16Pseudo
2582
718k
    UINT64_C(0),  // VST3LNd16Pseudo_UPD
2583
718k
    UINT64_C(4102030848), // VST3LNd16_UPD
2584
718k
    UINT64_C(4102031887), // VST3LNd32
2585
718k
    UINT64_C(0),  // VST3LNd32Pseudo
2586
718k
    UINT64_C(0),  // VST3LNd32Pseudo_UPD
2587
718k
    UINT64_C(4102031872), // VST3LNd32_UPD
2588
718k
    UINT64_C(4102029839), // VST3LNd8
2589
718k
    UINT64_C(0),  // VST3LNd8Pseudo
2590
718k
    UINT64_C(0),  // VST3LNd8Pseudo_UPD
2591
718k
    UINT64_C(4102029824), // VST3LNd8_UPD
2592
718k
    UINT64_C(4102030895), // VST3LNq16
2593
718k
    UINT64_C(0),  // VST3LNq16Pseudo
2594
718k
    UINT64_C(0),  // VST3LNq16Pseudo_UPD
2595
718k
    UINT64_C(4102030880), // VST3LNq16_UPD
2596
718k
    UINT64_C(4102031951), // VST3LNq32
2597
718k
    UINT64_C(0),  // VST3LNq32Pseudo
2598
718k
    UINT64_C(0),  // VST3LNq32Pseudo_UPD
2599
718k
    UINT64_C(4102031936), // VST3LNq32_UPD
2600
718k
    UINT64_C(4093641807), // VST3d16
2601
718k
    UINT64_C(0),  // VST3d16Pseudo
2602
718k
    UINT64_C(0),  // VST3d16Pseudo_UPD
2603
718k
    UINT64_C(4093641792), // VST3d16_UPD
2604
718k
    UINT64_C(4093641871), // VST3d32
2605
718k
    UINT64_C(0),  // VST3d32Pseudo
2606
718k
    UINT64_C(0),  // VST3d32Pseudo_UPD
2607
718k
    UINT64_C(4093641856), // VST3d32_UPD
2608
718k
    UINT64_C(4093641743), // VST3d8
2609
718k
    UINT64_C(0),  // VST3d8Pseudo
2610
718k
    UINT64_C(0),  // VST3d8Pseudo_UPD
2611
718k
    UINT64_C(4093641728), // VST3d8_UPD
2612
718k
    UINT64_C(4093642063), // VST3q16
2613
718k
    UINT64_C(0),  // VST3q16Pseudo_UPD
2614
718k
    UINT64_C(4093642048), // VST3q16_UPD
2615
718k
    UINT64_C(0),  // VST3q16oddPseudo
2616
718k
    UINT64_C(0),  // VST3q16oddPseudo_UPD
2617
718k
    UINT64_C(4093642127), // VST3q32
2618
718k
    UINT64_C(0),  // VST3q32Pseudo_UPD
2619
718k
    UINT64_C(4093642112), // VST3q32_UPD
2620
718k
    UINT64_C(0),  // VST3q32oddPseudo
2621
718k
    UINT64_C(0),  // VST3q32oddPseudo_UPD
2622
718k
    UINT64_C(4093641999), // VST3q8
2623
718k
    UINT64_C(0),  // VST3q8Pseudo_UPD
2624
718k
    UINT64_C(4093641984), // VST3q8_UPD
2625
718k
    UINT64_C(0),  // VST3q8oddPseudo
2626
718k
    UINT64_C(0),  // VST3q8oddPseudo_UPD
2627
718k
    UINT64_C(4102031119), // VST4LNd16
2628
718k
    UINT64_C(0),  // VST4LNd16Pseudo
2629
718k
    UINT64_C(0),  // VST4LNd16Pseudo_UPD
2630
718k
    UINT64_C(4102031104), // VST4LNd16_UPD
2631
718k
    UINT64_C(4102032143), // VST4LNd32
2632
718k
    UINT64_C(0),  // VST4LNd32Pseudo
2633
718k
    UINT64_C(0),  // VST4LNd32Pseudo_UPD
2634
718k
    UINT64_C(4102032128), // VST4LNd32_UPD
2635
718k
    UINT64_C(4102030095), // VST4LNd8
2636
718k
    UINT64_C(0),  // VST4LNd8Pseudo
2637
718k
    UINT64_C(0),  // VST4LNd8Pseudo_UPD
2638
718k
    UINT64_C(4102030080), // VST4LNd8_UPD
2639
718k
    UINT64_C(4102031151), // VST4LNq16
2640
718k
    UINT64_C(0),  // VST4LNq16Pseudo
2641
718k
    UINT64_C(0),  // VST4LNq16Pseudo_UPD
2642
718k
    UINT64_C(4102031136), // VST4LNq16_UPD
2643
718k
    UINT64_C(4102032207), // VST4LNq32
2644
718k
    UINT64_C(0),  // VST4LNq32Pseudo
2645
718k
    UINT64_C(0),  // VST4LNq32Pseudo_UPD
2646
718k
    UINT64_C(4102032192), // VST4LNq32_UPD
2647
718k
    UINT64_C(4093640783), // VST4d16
2648
718k
    UINT64_C(0),  // VST4d16Pseudo
2649
718k
    UINT64_C(0),  // VST4d16Pseudo_UPD
2650
718k
    UINT64_C(4093640768), // VST4d16_UPD
2651
718k
    UINT64_C(4093640847), // VST4d32
2652
718k
    UINT64_C(0),  // VST4d32Pseudo
2653
718k
    UINT64_C(0),  // VST4d32Pseudo_UPD
2654
718k
    UINT64_C(4093640832), // VST4d32_UPD
2655
718k
    UINT64_C(4093640719), // VST4d8
2656
718k
    UINT64_C(0),  // VST4d8Pseudo
2657
718k
    UINT64_C(0),  // VST4d8Pseudo_UPD
2658
718k
    UINT64_C(4093640704), // VST4d8_UPD
2659
718k
    UINT64_C(4093641039), // VST4q16
2660
718k
    UINT64_C(0),  // VST4q16Pseudo_UPD
2661
718k
    UINT64_C(4093641024), // VST4q16_UPD
2662
718k
    UINT64_C(0),  // VST4q16oddPseudo
2663
718k
    UINT64_C(0),  // VST4q16oddPseudo_UPD
2664
718k
    UINT64_C(4093641103), // VST4q32
2665
718k
    UINT64_C(0),  // VST4q32Pseudo_UPD
2666
718k
    UINT64_C(4093641088), // VST4q32_UPD
2667
718k
    UINT64_C(0),  // VST4q32oddPseudo
2668
718k
    UINT64_C(0),  // VST4q32oddPseudo_UPD
2669
718k
    UINT64_C(4093640975), // VST4q8
2670
718k
    UINT64_C(0),  // VST4q8Pseudo_UPD
2671
718k
    UINT64_C(4093640960), // VST4q8_UPD
2672
718k
    UINT64_C(0),  // VST4q8oddPseudo
2673
718k
    UINT64_C(0),  // VST4q8oddPseudo_UPD
2674
718k
    UINT64_C(220203776),  // VSTMDDB_UPD
2675
718k
    UINT64_C(209718016),  // VSTMDIA
2676
718k
    UINT64_C(211815168),  // VSTMDIA_UPD
2677
718k
    UINT64_C(0),  // VSTMQIA
2678
718k
    UINT64_C(220203520),  // VSTMSDB_UPD
2679
718k
    UINT64_C(209717760),  // VSTMSIA
2680
718k
    UINT64_C(211814912),  // VSTMSIA_UPD
2681
718k
    UINT64_C(218106624),  // VSTRD
2682
718k
    UINT64_C(218106112),  // VSTRH
2683
718k
    UINT64_C(218106368),  // VSTRS
2684
718k
    UINT64_C(238029632),  // VSUBD
2685
718k
    UINT64_C(238029120),  // VSUBH
2686
718k
    UINT64_C(4070573568), // VSUBHNv2i32
2687
718k
    UINT64_C(4069524992), // VSUBHNv4i16
2688
718k
    UINT64_C(4068476416), // VSUBHNv8i8
2689
718k
    UINT64_C(4070572544), // VSUBLsv2i64
2690
718k
    UINT64_C(4069523968), // VSUBLsv4i32
2691
718k
    UINT64_C(4068475392), // VSUBLsv8i16
2692
718k
    UINT64_C(4087349760), // VSUBLuv2i64
2693
718k
    UINT64_C(4086301184), // VSUBLuv4i32
2694
718k
    UINT64_C(4085252608), // VSUBLuv8i16
2695
718k
    UINT64_C(238029376),  // VSUBS
2696
718k
    UINT64_C(4070572800), // VSUBWsv2i64
2697
718k
    UINT64_C(4069524224), // VSUBWsv4i32
2698
718k
    UINT64_C(4068475648), // VSUBWsv8i16
2699
718k
    UINT64_C(4087350016), // VSUBWuv2i64
2700
718k
    UINT64_C(4086301440), // VSUBWuv4i32
2701
718k
    UINT64_C(4085252864), // VSUBWuv8i16
2702
718k
    UINT64_C(4062186752), // VSUBfd
2703
718k
    UINT64_C(4062186816), // VSUBfq
2704
718k
    UINT64_C(4063235328), // VSUBhd
2705
718k
    UINT64_C(4063235392), // VSUBhq
2706
718k
    UINT64_C(4076865600), // VSUBv16i8
2707
718k
    UINT64_C(4080011264), // VSUBv1i64
2708
718k
    UINT64_C(4078962688), // VSUBv2i32
2709
718k
    UINT64_C(4080011328), // VSUBv2i64
2710
718k
    UINT64_C(4077914112), // VSUBv4i16
2711
718k
    UINT64_C(4078962752), // VSUBv4i32
2712
718k
    UINT64_C(4077914176), // VSUBv8i16
2713
718k
    UINT64_C(4076865536), // VSUBv8i8
2714
718k
    UINT64_C(4088528896), // VSWPd
2715
718k
    UINT64_C(4088528960), // VSWPq
2716
718k
    UINT64_C(4088399872), // VTBL1
2717
718k
    UINT64_C(4088400128), // VTBL2
2718
718k
    UINT64_C(4088400384), // VTBL3
2719
718k
    UINT64_C(0),  // VTBL3Pseudo
2720
718k
    UINT64_C(4088400640), // VTBL4
2721
718k
    UINT64_C(0),  // VTBL4Pseudo
2722
718k
    UINT64_C(4088399936), // VTBX1
2723
718k
    UINT64_C(4088400192), // VTBX2
2724
718k
    UINT64_C(4088400448), // VTBX3
2725
718k
    UINT64_C(0),  // VTBX3Pseudo
2726
718k
    UINT64_C(4088400704), // VTBX4
2727
718k
    UINT64_C(0),  // VTBX4Pseudo
2728
718k
    UINT64_C(247335744),  // VTOSHD
2729
718k
    UINT64_C(247335232),  // VTOSHH
2730
718k
    UINT64_C(247335488),  // VTOSHS
2731
718k
    UINT64_C(247270208),  // VTOSIRD
2732
718k
    UINT64_C(247269696),  // VTOSIRH
2733
718k
    UINT64_C(247269952),  // VTOSIRS
2734
718k
    UINT64_C(247270336),  // VTOSIZD
2735
718k
    UINT64_C(247269824),  // VTOSIZH
2736
718k
    UINT64_C(247270080),  // VTOSIZS
2737
718k
    UINT64_C(247335872),  // VTOSLD
2738
718k
    UINT64_C(247335360),  // VTOSLH
2739
718k
    UINT64_C(247335616),  // VTOSLS
2740
718k
    UINT64_C(247401280),  // VTOUHD
2741
718k
    UINT64_C(247400768),  // VTOUHH
2742
718k
    UINT64_C(247401024),  // VTOUHS
2743
718k
    UINT64_C(247204672),  // VTOUIRD
2744
718k
    UINT64_C(247204160),  // VTOUIRH
2745
718k
    UINT64_C(247204416),  // VTOUIRS
2746
718k
    UINT64_C(247204800),  // VTOUIZD
2747
718k
    UINT64_C(247204288),  // VTOUIZH
2748
718k
    UINT64_C(247204544),  // VTOUIZS
2749
718k
    UINT64_C(247401408),  // VTOULD
2750
718k
    UINT64_C(247400896),  // VTOULH
2751
718k
    UINT64_C(247401152),  // VTOULS
2752
718k
    UINT64_C(4088791168), // VTRNd16
2753
718k
    UINT64_C(4089053312), // VTRNd32
2754
718k
    UINT64_C(4088529024), // VTRNd8
2755
718k
    UINT64_C(4088791232), // VTRNq16
2756
718k
    UINT64_C(4089053376), // VTRNq32
2757
718k
    UINT64_C(4088529088), // VTRNq8
2758
718k
    UINT64_C(4060088400), // VTSTv16i8
2759
718k
    UINT64_C(4062185488), // VTSTv2i32
2760
718k
    UINT64_C(4061136912), // VTSTv4i16
2761
718k
    UINT64_C(4062185552), // VTSTv4i32
2762
718k
    UINT64_C(4061136976), // VTSTv8i16
2763
718k
    UINT64_C(4060088336), // VTSTv8i8
2764
718k
    UINT64_C(4229958928), // VUDOTD
2765
718k
    UINT64_C(4263513360), // VUDOTDI
2766
718k
    UINT64_C(4229958992), // VUDOTQ
2767
718k
    UINT64_C(4263513424), // VUDOTQI
2768
718k
    UINT64_C(247139136),  // VUHTOD
2769
718k
    UINT64_C(247138624),  // VUHTOH
2770
718k
    UINT64_C(247138880),  // VUHTOS
2771
718k
    UINT64_C(246942528),  // VUITOD
2772
718k
    UINT64_C(246942016),  // VUITOH
2773
718k
    UINT64_C(246942272),  // VUITOS
2774
718k
    UINT64_C(247139264),  // VULTOD
2775
718k
    UINT64_C(247138752),  // VULTOH
2776
718k
    UINT64_C(247139008),  // VULTOS
2777
718k
    UINT64_C(4088791296), // VUZPd16
2778
718k
    UINT64_C(4088529152), // VUZPd8
2779
718k
    UINT64_C(4088791360), // VUZPq16
2780
718k
    UINT64_C(4089053504), // VUZPq32
2781
718k
    UINT64_C(4088529216), // VUZPq8
2782
718k
    UINT64_C(4088791424), // VZIPd16
2783
718k
    UINT64_C(4088529280), // VZIPd8
2784
718k
    UINT64_C(4088791488), // VZIPq16
2785
718k
    UINT64_C(4089053632), // VZIPq32
2786
718k
    UINT64_C(4088529344), // VZIPq8
2787
718k
    UINT64_C(139460608),  // sysLDMDA
2788
718k
    UINT64_C(141557760),  // sysLDMDA_UPD
2789
718k
    UINT64_C(156237824),  // sysLDMDB
2790
718k
    UINT64_C(158334976),  // sysLDMDB_UPD
2791
718k
    UINT64_C(147849216),  // sysLDMIA
2792
718k
    UINT64_C(149946368),  // sysLDMIA_UPD
2793
718k
    UINT64_C(164626432),  // sysLDMIB
2794
718k
    UINT64_C(166723584),  // sysLDMIB_UPD
2795
718k
    UINT64_C(138412032),  // sysSTMDA
2796
718k
    UINT64_C(140509184),  // sysSTMDA_UPD
2797
718k
    UINT64_C(155189248),  // sysSTMDB
2798
718k
    UINT64_C(157286400),  // sysSTMDB_UPD
2799
718k
    UINT64_C(146800640),  // sysSTMIA
2800
718k
    UINT64_C(148897792),  // sysSTMIA_UPD
2801
718k
    UINT64_C(163577856),  // sysSTMIB
2802
718k
    UINT64_C(165675008),  // sysSTMIB_UPD
2803
718k
    UINT64_C(4047503360), // t2ADCri
2804
718k
    UINT64_C(3946840064), // t2ADCrr
2805
718k
    UINT64_C(3946840064), // t2ADCrs
2806
718k
    UINT64_C(4043309056), // t2ADDri
2807
718k
    UINT64_C(4060086272), // t2ADDri12
2808
718k
    UINT64_C(3942645760), // t2ADDrr
2809
718k
    UINT64_C(3942645760), // t2ADDrs
2810
718k
    UINT64_C(4061069312), // t2ADR
2811
718k
    UINT64_C(4026531840), // t2ANDri
2812
718k
    UINT64_C(3925868544), // t2ANDrr
2813
718k
    UINT64_C(3925868544), // t2ANDrs
2814
718k
    UINT64_C(3931045920), // t2ASRri
2815
718k
    UINT64_C(4198559744), // t2ASRrr
2816
718k
    UINT64_C(4026568704), // t2B
2817
718k
    UINT64_C(4084137984), // t2BFC
2818
718k
    UINT64_C(4083154944), // t2BFI
2819
718k
    UINT64_C(4028628992), // t2BICri
2820
718k
    UINT64_C(3927965696), // t2BICrr
2821
718k
    UINT64_C(3927965696), // t2BICrs
2822
718k
    UINT64_C(4089483008), // t2BXJ
2823
718k
    UINT64_C(4026564608), // t2Bcc
2824
718k
    UINT64_C(3992977408), // t2CDP
2825
718k
    UINT64_C(4261412864), // t2CDP2
2826
718k
    UINT64_C(4089417519), // t2CLREX
2827
718k
    UINT64_C(4205899904), // t2CLZ
2828
718k
    UINT64_C(4044361472), // t2CMNri
2829
718k
    UINT64_C(3943698176), // t2CMNzrr
2830
718k
    UINT64_C(3943698176), // t2CMNzrs
2831
718k
    UINT64_C(4054847232), // t2CMPri
2832
718k
    UINT64_C(3954183936), // t2CMPrr
2833
718k
    UINT64_C(3954183936), // t2CMPrs
2834
718k
    UINT64_C(4088365312), // t2CPS1p
2835
718k
    UINT64_C(4088365056), // t2CPS2p
2836
718k
    UINT64_C(4088365312), // t2CPS3p
2837
718k
    UINT64_C(4206948480), // t2CRC32B
2838
718k
    UINT64_C(4207997056), // t2CRC32CB
2839
718k
    UINT64_C(4207997072), // t2CRC32CH
2840
718k
    UINT64_C(4207997088), // t2CRC32CW
2841
718k
    UINT64_C(4206948496), // t2CRC32H
2842
718k
    UINT64_C(4206948512), // t2CRC32W
2843
718k
    UINT64_C(4088365296), // t2DBG
2844
718k
    UINT64_C(4153376769), // t2DCPS1
2845
718k
    UINT64_C(4153376770), // t2DCPS2
2846
718k
    UINT64_C(4153376771), // t2DCPS3
2847
718k
    UINT64_C(4089417552), // t2DMB
2848
718k
    UINT64_C(4089417536), // t2DSB
2849
718k
    UINT64_C(4034920448), // t2EORri
2850
718k
    UINT64_C(3934257152), // t2EORrr
2851
718k
    UINT64_C(3934257152), // t2EORrs
2852
718k
    UINT64_C(4088365056), // t2HINT
2853
718k
    UINT64_C(4158685184), // t2HVC
2854
718k
    UINT64_C(4089417568), // t2ISB
2855
718k
    UINT64_C(48896),  // t2IT
2856
718k
    UINT64_C(0),  // t2Int_eh_sjlj_setjmp
2857
718k
    UINT64_C(0),  // t2Int_eh_sjlj_setjmp_nofp
2858
718k
    UINT64_C(3905949615), // t2LDA
2859
718k
    UINT64_C(3905949583), // t2LDAB
2860
718k
    UINT64_C(3905949679), // t2LDAEX
2861
718k
    UINT64_C(3905949647), // t2LDAEXB
2862
718k
    UINT64_C(3905945855), // t2LDAEXD
2863
718k
    UINT64_C(3905949663), // t2LDAEXH
2864
718k
    UINT64_C(3905949599), // t2LDAH
2865
718k
    UINT64_C(4249878528), // t2LDC2L_OFFSET
2866
718k
    UINT64_C(4241489920), // t2LDC2L_OPTION
2867
718k
    UINT64_C(4235198464), // t2LDC2L_POST
2868
718k
    UINT64_C(4251975680), // t2LDC2L_PRE
2869
718k
    UINT64_C(4245684224), // t2LDC2_OFFSET
2870
718k
    UINT64_C(4237295616), // t2LDC2_OPTION
2871
718k
    UINT64_C(4231004160), // t2LDC2_POST
2872
718k
    UINT64_C(4247781376), // t2LDC2_PRE
2873
718k
    UINT64_C(3981443072), // t2LDCL_OFFSET
2874
718k
    UINT64_C(3973054464), // t2LDCL_OPTION
2875
718k
    UINT64_C(3966763008), // t2LDCL_POST
2876
718k
    UINT64_C(3983540224), // t2LDCL_PRE
2877
718k
    UINT64_C(3977248768), // t2LDC_OFFSET
2878
718k
    UINT64_C(3968860160), // t2LDC_OPTION
2879
718k
    UINT64_C(3962568704), // t2LDC_POST
2880
718k
    UINT64_C(3979345920), // t2LDC_PRE
2881
718k
    UINT64_C(3910139904), // t2LDMDB
2882
718k
    UINT64_C(3912237056), // t2LDMDB_UPD
2883
718k
    UINT64_C(3901751296), // t2LDMIA
2884
718k
    UINT64_C(3903848448), // t2LDMIA_UPD
2885
718k
    UINT64_C(4161801728), // t2LDRBT
2886
718k
    UINT64_C(4161800448), // t2LDRB_POST
2887
718k
    UINT64_C(4161801472), // t2LDRB_PRE
2888
718k
    UINT64_C(4170186752), // t2LDRBi12
2889
718k
    UINT64_C(4161801216), // t2LDRBi8
2890
718k
    UINT64_C(4162781184), // t2LDRBpci
2891
718k
    UINT64_C(4161798144), // t2LDRBs
2892
718k
    UINT64_C(3899654144), // t2LDRD_POST
2893
718k
    UINT64_C(3916431360), // t2LDRD_PRE
2894
718k
    UINT64_C(3914334208), // t2LDRDi8
2895
718k
    UINT64_C(3897560832), // t2LDREX
2896
718k
    UINT64_C(3905949519), // t2LDREXB
2897
718k
    UINT64_C(3905945727), // t2LDREXD
2898
718k
    UINT64_C(3905949535), // t2LDREXH
2899
718k
    UINT64_C(4163898880), // t2LDRHT
2900
718k
    UINT64_C(4163897600), // t2LDRH_POST
2901
718k
    UINT64_C(4163898624), // t2LDRH_PRE
2902
718k
    UINT64_C(4172283904), // t2LDRHi12
2903
718k
    UINT64_C(4163898368), // t2LDRHi8
2904
718k
    UINT64_C(4164878336), // t2LDRHpci
2905
718k
    UINT64_C(4163895296), // t2LDRHs
2906
718k
    UINT64_C(4178578944), // t2LDRSBT
2907
718k
    UINT64_C(4178577664), // t2LDRSB_POST
2908
718k
    UINT64_C(4178578688), // t2LDRSB_PRE
2909
718k
    UINT64_C(4186963968), // t2LDRSBi12
2910
718k
    UINT64_C(4178578432), // t2LDRSBi8
2911
718k
    UINT64_C(4179558400), // t2LDRSBpci
2912
718k
    UINT64_C(4178575360), // t2LDRSBs
2913
718k
    UINT64_C(4180676096), // t2LDRSHT
2914
718k
    UINT64_C(4180674816), // t2LDRSH_POST
2915
718k
    UINT64_C(4180675840), // t2LDRSH_PRE
2916
718k
    UINT64_C(4189061120), // t2LDRSHi12
2917
718k
    UINT64_C(4180675584), // t2LDRSHi8
2918
718k
    UINT64_C(4181655552), // t2LDRSHpci
2919
718k
    UINT64_C(4180672512), // t2LDRSHs
2920
718k
    UINT64_C(4165996032), // t2LDRT
2921
718k
    UINT64_C(4165994752), // t2LDR_POST
2922
718k
    UINT64_C(4165995776), // t2LDR_PRE
2923
718k
    UINT64_C(4174381056), // t2LDRi12
2924
718k
    UINT64_C(4165995520), // t2LDRi8
2925
718k
    UINT64_C(4166975488), // t2LDRpci
2926
718k
    UINT64_C(4165992448), // t2LDRs
2927
718k
    UINT64_C(3931045888), // t2LSLri
2928
718k
    UINT64_C(4194365440), // t2LSLrr
2929
718k
    UINT64_C(3931045904), // t2LSRri
2930
718k
    UINT64_C(4196462592), // t2LSRrr
2931
718k
    UINT64_C(3992977424), // t2MCR
2932
718k
    UINT64_C(4261412880), // t2MCR2
2933
718k
    UINT64_C(3963617280), // t2MCRR
2934
718k
    UINT64_C(4232052736), // t2MCRR2
2935
718k
    UINT64_C(4211081216), // t2MLA
2936
718k
    UINT64_C(4211081232), // t2MLS
2937
718k
    UINT64_C(4072669184), // t2MOVTi16
2938
718k
    UINT64_C(4031709184), // t2MOVi
2939
718k
    UINT64_C(4064280576), // t2MOVi16
2940
718k
    UINT64_C(3931045888), // t2MOVr
2941
718k
    UINT64_C(3932094560), // t2MOVsra_flag
2942
718k
    UINT64_C(3932094544), // t2MOVsrl_flag
2943
718k
    UINT64_C(3994026000), // t2MRC
2944
718k
    UINT64_C(4262461456), // t2MRC2
2945
718k
    UINT64_C(3964665856), // t2MRRC
2946
718k
    UINT64_C(4233101312), // t2MRRC2
2947
718k
    UINT64_C(4092559360), // t2MRS_AR
2948
718k
    UINT64_C(4092559360), // t2MRS_M
2949
718k
    UINT64_C(4091576352), // t2MRSbanked
2950
718k
    UINT64_C(4093607936), // t2MRSsys_AR
2951
718k
    UINT64_C(4085284864), // t2MSR_AR
2952
718k
    UINT64_C(4085284864), // t2MSR_M
2953
718k
    UINT64_C(4085284896), // t2MSRbanked
2954
718k
    UINT64_C(4211142656), // t2MUL
2955
718k
    UINT64_C(4033806336), // t2MVNi
2956
718k
    UINT64_C(3933143040), // t2MVNr
2957
718k
    UINT64_C(3933143040), // t2MVNs
2958
718k
    UINT64_C(4032823296), // t2ORNri
2959
718k
    UINT64_C(3932160000), // t2ORNrr
2960
718k
    UINT64_C(3932160000), // t2ORNrs
2961
718k
    UINT64_C(4030726144), // t2ORRri
2962
718k
    UINT64_C(3930062848), // t2ORRrr
2963
718k
    UINT64_C(3930062848), // t2ORRrs
2964
718k
    UINT64_C(3938451456), // t2PKHBT
2965
718k
    UINT64_C(3938451488), // t2PKHTB
2966
718k
    UINT64_C(4172345344), // t2PLDWi12
2967
718k
    UINT64_C(4163959808), // t2PLDWi8
2968
718k
    UINT64_C(4163956736), // t2PLDWs
2969
718k
    UINT64_C(4170248192), // t2PLDi12
2970
718k
    UINT64_C(4161862656), // t2PLDi8
2971
718k
    UINT64_C(4162842624), // t2PLDpci
2972
718k
    UINT64_C(4161859584), // t2PLDs
2973
718k
    UINT64_C(4187025408), // t2PLIi12
2974
718k
    UINT64_C(4178639872), // t2PLIi8
2975
718k
    UINT64_C(4179619840), // t2PLIpci
2976
718k
    UINT64_C(4178636800), // t2PLIs
2977
718k
    UINT64_C(4202754176), // t2QADD
2978
718k
    UINT64_C(4203802640), // t2QADD16
2979
718k
    UINT64_C(4202754064), // t2QADD8
2980
718k
    UINT64_C(4204851216), // t2QASX
2981
718k
    UINT64_C(4202754192), // t2QDADD
2982
718k
    UINT64_C(4202754224), // t2QDSUB
2983
718k
    UINT64_C(4209045520), // t2QSAX
2984
718k
    UINT64_C(4202754208), // t2QSUB
2985
718k
    UINT64_C(4207996944), // t2QSUB16
2986
718k
    UINT64_C(4206948368), // t2QSUB8
2987
718k
    UINT64_C(4203802784), // t2RBIT
2988
718k
    UINT64_C(4203802752), // t2REV
2989
718k
    UINT64_C(4203802768), // t2REV16
2990
718k
    UINT64_C(4203802800), // t2REVSH
2991
718k
    UINT64_C(3893411840), // t2RFEDB
2992
718k
    UINT64_C(3895508992), // t2RFEDBW
2993
718k
    UINT64_C(3918577664), // t2RFEIA
2994
718k
    UINT64_C(3920674816), // t2RFEIAW
2995
718k
    UINT64_C(3931045936), // t2RORri
2996
718k
    UINT64_C(4200656896), // t2RORrr
2997
718k
    UINT64_C(3931045936), // t2RRX
2998
718k
    UINT64_C(4055891968), // t2RSBri
2999
718k
    UINT64_C(3955228672), // t2RSBrr
3000
718k
    UINT64_C(3955228672), // t2RSBrs
3001
718k
    UINT64_C(4203802624), // t2SADD16
3002
718k
    UINT64_C(4202754048), // t2SADD8
3003
718k
    UINT64_C(4204851200), // t2SASX
3004
718k
    UINT64_C(4089417584), // t2SB
3005
718k
    UINT64_C(4049600512), // t2SBCri
3006
718k
    UINT64_C(3948937216), // t2SBCrr
3007
718k
    UINT64_C(3948937216), // t2SBCrs
3008
718k
    UINT64_C(4081057792), // t2SBFX
3009
718k
    UINT64_C(4220580080), // t2SDIV
3010
718k
    UINT64_C(4204851328), // t2SEL
3011
718k
    UINT64_C(46608),  // t2SETPAN
3012
718k
    UINT64_C(3917474175), // t2SG
3013
718k
    UINT64_C(4203802656), // t2SHADD16
3014
718k
    UINT64_C(4202754080), // t2SHADD8
3015
718k
    UINT64_C(4204851232), // t2SHASX
3016
718k
    UINT64_C(4209045536), // t2SHSAX
3017
718k
    UINT64_C(4207996960), // t2SHSUB16
3018
718k
    UINT64_C(4206948384), // t2SHSUB8
3019
718k
    UINT64_C(4159733760), // t2SMC
3020
718k
    UINT64_C(4212129792), // t2SMLABB
3021
718k
    UINT64_C(4212129808), // t2SMLABT
3022
718k
    UINT64_C(4213178368), // t2SMLAD
3023
718k
    UINT64_C(4213178384), // t2SMLADX
3024
718k
    UINT64_C(4223664128), // t2SMLAL
3025
718k
    UINT64_C(4223664256), // t2SMLALBB
3026
718k
    UINT64_C(4223664272), // t2SMLALBT
3027
718k
    UINT64_C(4223664320), // t2SMLALD
3028
718k
    UINT64_C(4223664336), // t2SMLALDX
3029
718k
    UINT64_C(4223664288), // t2SMLALTB
3030
718k
    UINT64_C(4223664304), // t2SMLALTT
3031
718k
    UINT64_C(4212129824), // t2SMLATB
3032
718k
    UINT64_C(4212129840), // t2SMLATT
3033
718k
    UINT64_C(4214226944), // t2SMLAWB
3034
718k
    UINT64_C(4214226960), // t2SMLAWT
3035
718k
    UINT64_C(4215275520), // t2SMLSD
3036
718k
    UINT64_C(4215275536), // t2SMLSDX
3037
718k
    UINT64_C(4224712896), // t2SMLSLD
3038
718k
    UINT64_C(4224712912), // t2SMLSLDX
3039
718k
    UINT64_C(4216324096), // t2SMMLA
3040
718k
    UINT64_C(4216324112), // t2SMMLAR
3041
718k
    UINT64_C(4217372672), // t2SMMLS
3042
718k
    UINT64_C(4217372688), // t2SMMLSR
3043
718k
    UINT64_C(4216385536), // t2SMMUL
3044
718k
    UINT64_C(4216385552), // t2SMMULR
3045
718k
    UINT64_C(4213239808), // t2SMUAD
3046
718k
    UINT64_C(4213239824), // t2SMUADX
3047
718k
    UINT64_C(4212191232), // t2SMULBB
3048
718k
    UINT64_C(4212191248), // t2SMULBT
3049
718k
    UINT64_C(4219469824), // t2SMULL
3050
718k
    UINT64_C(4212191264), // t2SMULTB
3051
718k
    UINT64_C(4212191280), // t2SMULTT
3052
718k
    UINT64_C(4214288384), // t2SMULWB
3053
718k
    UINT64_C(4214288400), // t2SMULWT
3054
718k
    UINT64_C(4215336960), // t2SMUSD
3055
718k
    UINT64_C(4215336976), // t2SMUSDX
3056
718k
    UINT64_C(3893215232), // t2SRSDB
3057
718k
    UINT64_C(3895312384), // t2SRSDB_UPD
3058
718k
    UINT64_C(3918381056), // t2SRSIA
3059
718k
    UINT64_C(3920478208), // t2SRSIA_UPD
3060
718k
    UINT64_C(4076863488), // t2SSAT
3061
718k
    UINT64_C(4078960640), // t2SSAT16
3062
718k
    UINT64_C(4209045504), // t2SSAX
3063
718k
    UINT64_C(4207996928), // t2SSUB16
3064
718k
    UINT64_C(4206948352), // t2SSUB8
3065
718k
    UINT64_C(4248829952), // t2STC2L_OFFSET
3066
718k
    UINT64_C(4240441344), // t2STC2L_OPTION
3067
718k
    UINT64_C(4234149888), // t2STC2L_POST
3068
718k
    UINT64_C(4250927104), // t2STC2L_PRE
3069
718k
    UINT64_C(4244635648), // t2STC2_OFFSET
3070
718k
    UINT64_C(4236247040), // t2STC2_OPTION
3071
718k
    UINT64_C(4229955584), // t2STC2_POST
3072
718k
    UINT64_C(4246732800), // t2STC2_PRE
3073
718k
    UINT64_C(3980394496), // t2STCL_OFFSET
3074
718k
    UINT64_C(3972005888), // t2STCL_OPTION
3075
718k
    UINT64_C(3965714432), // t2STCL_POST
3076
718k
    UINT64_C(3982491648), // t2STCL_PRE
3077
718k
    UINT64_C(3976200192), // t2STC_OFFSET
3078
718k
    UINT64_C(3967811584), // t2STC_OPTION
3079
718k
    UINT64_C(3961520128), // t2STC_POST
3080
718k
    UINT64_C(3978297344), // t2STC_PRE
3081
718k
    UINT64_C(3904901039), // t2STL
3082
718k
    UINT64_C(3904901007), // t2STLB
3083
718k
    UINT64_C(3904901088), // t2STLEX
3084
718k
    UINT64_C(3904901056), // t2STLEXB
3085
718k
    UINT64_C(3904897264), // t2STLEXD
3086
718k
    UINT64_C(3904901072), // t2STLEXH
3087
718k
    UINT64_C(3904901023), // t2STLH
3088
718k
    UINT64_C(3909091328), // t2STMDB
3089
718k
    UINT64_C(3911188480), // t2STMDB_UPD
3090
718k
    UINT64_C(3900702720), // t2STMIA
3091
718k
    UINT64_C(3902799872), // t2STMIA_UPD
3092
718k
    UINT64_C(4160753152), // t2STRBT
3093
718k
    UINT64_C(4160751872), // t2STRB_POST
3094
718k
    UINT64_C(4160752896), // t2STRB_PRE
3095
718k
    UINT64_C(4169138176), // t2STRBi12
3096
718k
    UINT64_C(4160752640), // t2STRBi8
3097
718k
    UINT64_C(4160749568), // t2STRBs
3098
718k
    UINT64_C(3898605568), // t2STRD_POST
3099
718k
    UINT64_C(3915382784), // t2STRD_PRE
3100
718k
    UINT64_C(3913285632), // t2STRDi8
3101
718k
    UINT64_C(3896508416), // t2STREX
3102
718k
    UINT64_C(3904900928), // t2STREXB
3103
718k
    UINT64_C(3904897136), // t2STREXD
3104
718k
    UINT64_C(3904900944), // t2STREXH
3105
718k
    UINT64_C(4162850304), // t2STRHT
3106
718k
    UINT64_C(4162849024), // t2STRH_POST
3107
718k
    UINT64_C(4162850048), // t2STRH_PRE
3108
718k
    UINT64_C(4171235328), // t2STRHi12
3109
718k
    UINT64_C(4162849792), // t2STRHi8
3110
718k
    UINT64_C(4162846720), // t2STRHs
3111
718k
    UINT64_C(4164947456), // t2STRT
3112
718k
    UINT64_C(4164946176), // t2STR_POST
3113
718k
    UINT64_C(4164947200), // t2STR_PRE
3114
718k
    UINT64_C(4173332480), // t2STRi12
3115
718k
    UINT64_C(4164946944), // t2STRi8
3116
718k
    UINT64_C(4164943872), // t2STRs
3117
718k
    UINT64_C(4091449088), // t2SUBS_PC_LR
3118
718k
    UINT64_C(4053794816), // t2SUBri
3119
718k
    UINT64_C(4070572032), // t2SUBri12
3120
718k
    UINT64_C(3953131520), // t2SUBrr
3121
718k
    UINT64_C(3953131520), // t2SUBrs
3122
718k
    UINT64_C(4198559872), // t2SXTAB
3123
718k
    UINT64_C(4196462720), // t2SXTAB16
3124
718k
    UINT64_C(4194365568), // t2SXTAH
3125
718k
    UINT64_C(4199542912), // t2SXTB
3126
718k
    UINT64_C(4197445760), // t2SXTB16
3127
718k
    UINT64_C(4195348608), // t2SXTH
3128
718k
    UINT64_C(3906007040), // t2TBB
3129
718k
    UINT64_C(3906007056), // t2TBH
3130
718k
    UINT64_C(4035972864), // t2TEQri
3131
718k
    UINT64_C(3935309568), // t2TEQrr
3132
718k
    UINT64_C(3935309568), // t2TEQrs
3133
718k
    UINT64_C(4088365074), // t2TSB
3134
718k
    UINT64_C(4027584256), // t2TSTri
3135
718k
    UINT64_C(3926920960), // t2TSTrr
3136
718k
    UINT64_C(3926920960), // t2TSTrs
3137
718k
    UINT64_C(3896569856), // t2TT
3138
718k
    UINT64_C(3896569984), // t2TTA
3139
718k
    UINT64_C(3896570048), // t2TTAT
3140
718k
    UINT64_C(3896569920), // t2TTT
3141
718k
    UINT64_C(4203802688), // t2UADD16
3142
718k
    UINT64_C(4202754112), // t2UADD8
3143
718k
    UINT64_C(4204851264), // t2UASX
3144
718k
    UINT64_C(4089446400), // t2UBFX
3145
718k
    UINT64_C(4159741952), // t2UDF
3146
718k
    UINT64_C(4222677232), // t2UDIV
3147
718k
    UINT64_C(4203802720), // t2UHADD16
3148
718k
    UINT64_C(4202754144), // t2UHADD8
3149
718k
    UINT64_C(4204851296), // t2UHASX
3150
718k
    UINT64_C(4209045600), // t2UHSAX
3151
718k
    UINT64_C(4207997024), // t2UHSUB16
3152
718k
    UINT64_C(4206948448), // t2UHSUB8
3153
718k
    UINT64_C(4225761376), // t2UMAAL
3154
718k
    UINT64_C(4225761280), // t2UMLAL
3155
718k
    UINT64_C(4221566976), // t2UMULL
3156
718k
    UINT64_C(4203802704), // t2UQADD16
3157
718k
    UINT64_C(4202754128), // t2UQADD8
3158
718k
    UINT64_C(4204851280), // t2UQASX
3159
718k
    UINT64_C(4209045584), // t2UQSAX
3160
718k
    UINT64_C(4207997008), // t2UQSUB16
3161
718k
    UINT64_C(4206948432), // t2UQSUB8
3162
718k
    UINT64_C(4218482688), // t2USAD8
3163
718k
    UINT64_C(4218421248), // t2USADA8
3164
718k
    UINT64_C(4085252096), // t2USAT
3165
718k
    UINT64_C(4087349248), // t2USAT16
3166
718k
    UINT64_C(4209045568), // t2USAX
3167
718k
    UINT64_C(4207996992), // t2USUB16
3168
718k
    UINT64_C(4206948416), // t2USUB8
3169
718k
    UINT64_C(4199608448), // t2UXTAB
3170
718k
    UINT64_C(4197511296), // t2UXTAB16
3171
718k
    UINT64_C(4195414144), // t2UXTAH
3172
718k
    UINT64_C(4200591488), // t2UXTB
3173
718k
    UINT64_C(4198494336), // t2UXTB16
3174
718k
    UINT64_C(4196397184), // t2UXTH
3175
718k
    UINT64_C(16704),  // tADC
3176
718k
    UINT64_C(17408),  // tADDhirr
3177
718k
    UINT64_C(7168), // tADDi3
3178
718k
    UINT64_C(12288),  // tADDi8
3179
718k
    UINT64_C(17512),  // tADDrSP
3180
718k
    UINT64_C(43008),  // tADDrSPi
3181
718k
    UINT64_C(6144), // tADDrr
3182
718k
    UINT64_C(45056),  // tADDspi
3183
718k
    UINT64_C(17541),  // tADDspr
3184
718k
    UINT64_C(40960),  // tADR
3185
718k
    UINT64_C(16384),  // tAND
3186
718k
    UINT64_C(4096), // tASRri
3187
718k
    UINT64_C(16640),  // tASRrr
3188
718k
    UINT64_C(57344),  // tB
3189
718k
    UINT64_C(17280),  // tBIC
3190
718k
    UINT64_C(48640),  // tBKPT
3191
718k
    UINT64_C(4026585088), // tBL
3192
718k
    UINT64_C(18308),  // tBLXNSr
3193
718k
    UINT64_C(4026580992), // tBLXi
3194
718k
    UINT64_C(18304),  // tBLXr
3195
718k
    UINT64_C(18176),  // tBX
3196
718k
    UINT64_C(18180),  // tBXNS
3197
718k
    UINT64_C(53248),  // tBcc
3198
718k
    UINT64_C(47360),  // tCBNZ
3199
718k
    UINT64_C(45312),  // tCBZ
3200
718k
    UINT64_C(17088),  // tCMNz
3201
718k
    UINT64_C(17664),  // tCMPhir
3202
718k
    UINT64_C(10240),  // tCMPi8
3203
718k
    UINT64_C(17024),  // tCMPr
3204
718k
    UINT64_C(46688),  // tCPS
3205
718k
    UINT64_C(16448),  // tEOR
3206
718k
    UINT64_C(48896),  // tHINT
3207
718k
    UINT64_C(47744),  // tHLT
3208
718k
    UINT64_C(0),  // tInt_WIN_eh_sjlj_longjmp
3209
718k
    UINT64_C(0),  // tInt_eh_sjlj_longjmp
3210
718k
    UINT64_C(0),  // tInt_eh_sjlj_setjmp
3211
718k
    UINT64_C(51200),  // tLDMIA
3212
718k
    UINT64_C(30720),  // tLDRBi
3213
718k
    UINT64_C(23552),  // tLDRBr
3214
718k
    UINT64_C(34816),  // tLDRHi
3215
718k
    UINT64_C(23040),  // tLDRHr
3216
718k
    UINT64_C(22016),  // tLDRSB
3217
718k
    UINT64_C(24064),  // tLDRSH
3218
718k
    UINT64_C(26624),  // tLDRi
3219
718k
    UINT64_C(18432),  // tLDRpci
3220
718k
    UINT64_C(22528),  // tLDRr
3221
718k
    UINT64_C(38912),  // tLDRspi
3222
718k
    UINT64_C(0),  // tLSLri
3223
718k
    UINT64_C(16512),  // tLSLrr
3224
718k
    UINT64_C(2048), // tLSRri
3225
718k
    UINT64_C(16576),  // tLSRrr
3226
718k
    UINT64_C(0),  // tMOVSr
3227
718k
    UINT64_C(8192), // tMOVi8
3228
718k
    UINT64_C(17920),  // tMOVr
3229
718k
    UINT64_C(17216),  // tMUL
3230
718k
    UINT64_C(17344),  // tMVN
3231
718k
    UINT64_C(17152),  // tORR
3232
718k
    UINT64_C(17528),  // tPICADD
3233
718k
    UINT64_C(48128),  // tPOP
3234
718k
    UINT64_C(46080),  // tPUSH
3235
718k
    UINT64_C(47616),  // tREV
3236
718k
    UINT64_C(47680),  // tREV16
3237
718k
    UINT64_C(47808),  // tREVSH
3238
718k
    UINT64_C(16832),  // tROR
3239
718k
    UINT64_C(16960),  // tRSB
3240
718k
    UINT64_C(16768),  // tSBC
3241
718k
    UINT64_C(46672),  // tSETEND
3242
718k
    UINT64_C(49152),  // tSTMIA_UPD
3243
718k
    UINT64_C(28672),  // tSTRBi
3244
718k
    UINT64_C(21504),  // tSTRBr
3245
718k
    UINT64_C(32768),  // tSTRHi
3246
718k
    UINT64_C(20992),  // tSTRHr
3247
718k
    UINT64_C(24576),  // tSTRi
3248
718k
    UINT64_C(20480),  // tSTRr
3249
718k
    UINT64_C(36864),  // tSTRspi
3250
718k
    UINT64_C(7680), // tSUBi3
3251
718k
    UINT64_C(14336),  // tSUBi8
3252
718k
    UINT64_C(6656), // tSUBrr
3253
718k
    UINT64_C(45184),  // tSUBspi
3254
718k
    UINT64_C(57088),  // tSVC
3255
718k
    UINT64_C(45632),  // tSXTB
3256
718k
    UINT64_C(45568),  // tSXTH
3257
718k
    UINT64_C(57086),  // tTRAP
3258
718k
    UINT64_C(16896),  // tTST
3259
718k
    UINT64_C(56832),  // tUDF
3260
718k
    UINT64_C(45760),  // tUXTB
3261
718k
    UINT64_C(45696),  // tUXTH
3262
718k
    UINT64_C(57081),  // t__brkdiv0
3263
718k
    UINT64_C(0)
3264
718k
  };
3265
718k
  const unsigned opcode = MI.getOpcode();
3266
718k
  uint64_t Value = InstBits[opcode];
3267
718k
  uint64_t op = 0;
3268
718k
  (void)op;  // suppress warning
3269
718k
  switch (opcode) {
3270
718k
    case ARM::CLREX:
3271
122
    case ARM::SB:
3272
122
    case ARM::TRAP:
3273
122
    case ARM::TRAPNaCl:
3274
122
    case ARM::TSB:
3275
122
    case ARM::VLD1LNq16Pseudo:
3276
122
    case ARM::VLD1LNq16Pseudo_UPD:
3277
122
    case ARM::VLD1LNq32Pseudo:
3278
122
    case ARM::VLD1LNq32Pseudo_UPD:
3279
122
    case ARM::VLD1LNq8Pseudo:
3280
122
    case ARM::VLD1LNq8Pseudo_UPD:
3281
122
    case ARM::VLD1d16QPseudo:
3282
122
    case ARM::VLD1d16TPseudo:
3283
122
    case ARM::VLD1d32QPseudo:
3284
122
    case ARM::VLD1d32TPseudo:
3285
122
    case ARM::VLD1d64QPseudo:
3286
122
    case ARM::VLD1d64QPseudoWB_fixed:
3287
122
    case ARM::VLD1d64QPseudoWB_register:
3288
122
    case ARM::VLD1d64TPseudo:
3289
122
    case ARM::VLD1d64TPseudoWB_fixed:
3290
122
    case ARM::VLD1d64TPseudoWB_register:
3291
122
    case ARM::VLD1d8QPseudo:
3292
122
    case ARM::VLD1d8TPseudo:
3293
122
    case ARM::VLD1q16HighQPseudo:
3294
122
    case ARM::VLD1q16HighTPseudo:
3295
122
    case ARM::VLD1q16LowQPseudo_UPD:
3296
122
    case ARM::VLD1q16LowTPseudo_UPD:
3297
122
    case ARM::VLD1q32HighQPseudo:
3298
122
    case ARM::VLD1q32HighTPseudo:
3299
122
    case ARM::VLD1q32LowQPseudo_UPD:
3300
122
    case ARM::VLD1q32LowTPseudo_UPD:
3301
122
    case ARM::VLD1q64HighQPseudo:
3302
122
    case ARM::VLD1q64HighTPseudo:
3303
122
    case ARM::VLD1q64LowQPseudo_UPD:
3304
122
    case ARM::VLD1q64LowTPseudo_UPD:
3305
122
    case ARM::VLD1q8HighQPseudo:
3306
122
    case ARM::VLD1q8HighTPseudo:
3307
122
    case ARM::VLD1q8LowQPseudo_UPD:
3308
122
    case ARM::VLD1q8LowTPseudo_UPD:
3309
122
    case ARM::VLD2DUPq16EvenPseudo:
3310
122
    case ARM::VLD2DUPq16OddPseudo:
3311
122
    case ARM::VLD2DUPq32EvenPseudo:
3312
122
    case ARM::VLD2DUPq32OddPseudo:
3313
122
    case ARM::VLD2DUPq8EvenPseudo:
3314
122
    case ARM::VLD2DUPq8OddPseudo:
3315
122
    case ARM::VLD2LNd16Pseudo:
3316
122
    case ARM::VLD2LNd16Pseudo_UPD:
3317
122
    case ARM::VLD2LNd32Pseudo:
3318
122
    case ARM::VLD2LNd32Pseudo_UPD:
3319
122
    case ARM::VLD2LNd8Pseudo:
3320
122
    case ARM::VLD2LNd8Pseudo_UPD:
3321
122
    case ARM::VLD2LNq16Pseudo:
3322
122
    case ARM::VLD2LNq16Pseudo_UPD:
3323
122
    case ARM::VLD2LNq32Pseudo:
3324
122
    case ARM::VLD2LNq32Pseudo_UPD:
3325
122
    case ARM::VLD2q16Pseudo:
3326
122
    case ARM::VLD2q16PseudoWB_fixed:
3327
122
    case ARM::VLD2q16PseudoWB_register:
3328
122
    case ARM::VLD2q32Pseudo:
3329
122
    case ARM::VLD2q32PseudoWB_fixed:
3330
122
    case ARM::VLD2q32PseudoWB_register:
3331
122
    case ARM::VLD2q8Pseudo:
3332
122
    case ARM::VLD2q8PseudoWB_fixed:
3333
122
    case ARM::VLD2q8PseudoWB_register:
3334
122
    case ARM::VLD3DUPd16Pseudo:
3335
122
    case ARM::VLD3DUPd16Pseudo_UPD:
3336
122
    case ARM::VLD3DUPd32Pseudo:
3337
122
    case ARM::VLD3DUPd32Pseudo_UPD:
3338
122
    case ARM::VLD3DUPd8Pseudo:
3339
122
    case ARM::VLD3DUPd8Pseudo_UPD:
3340
122
    case ARM::VLD3DUPq16EvenPseudo:
3341
122
    case ARM::VLD3DUPq16OddPseudo:
3342
122
    case ARM::VLD3DUPq32EvenPseudo:
3343
122
    case ARM::VLD3DUPq32OddPseudo:
3344
122
    case ARM::VLD3DUPq8EvenPseudo:
3345
122
    case ARM::VLD3DUPq8OddPseudo:
3346
122
    case ARM::VLD3LNd16Pseudo:
3347
122
    case ARM::VLD3LNd16Pseudo_UPD:
3348
122
    case ARM::VLD3LNd32Pseudo:
3349
122
    case ARM::VLD3LNd32Pseudo_UPD:
3350
122
    case ARM::VLD3LNd8Pseudo:
3351
122
    case ARM::VLD3LNd8Pseudo_UPD:
3352
122
    case ARM::VLD3LNq16Pseudo:
3353
122
    case ARM::VLD3LNq16Pseudo_UPD:
3354
122
    case ARM::VLD3LNq32Pseudo:
3355
122
    case ARM::VLD3LNq32Pseudo_UPD:
3356
122
    case ARM::VLD3d16Pseudo:
3357
122
    case ARM::VLD3d16Pseudo_UPD:
3358
122
    case ARM::VLD3d32Pseudo:
3359
122
    case ARM::VLD3d32Pseudo_UPD:
3360
122
    case ARM::VLD3d8Pseudo:
3361
122
    case ARM::VLD3d8Pseudo_UPD:
3362
122
    case ARM::VLD3q16Pseudo_UPD:
3363
122
    case ARM::VLD3q16oddPseudo:
3364
122
    case ARM::VLD3q16oddPseudo_UPD:
3365
122
    case ARM::VLD3q32Pseudo_UPD:
3366
122
    case ARM::VLD3q32oddPseudo:
3367
122
    case ARM::VLD3q32oddPseudo_UPD:
3368
122
    case ARM::VLD3q8Pseudo_UPD:
3369
122
    case ARM::VLD3q8oddPseudo:
3370
122
    case ARM::VLD3q8oddPseudo_UPD:
3371
122
    case ARM::VLD4DUPd16Pseudo:
3372
122
    case ARM::VLD4DUPd16Pseudo_UPD:
3373
122
    case ARM::VLD4DUPd32Pseudo:
3374
122
    case ARM::VLD4DUPd32Pseudo_UPD:
3375
122
    case ARM::VLD4DUPd8Pseudo:
3376
122
    case ARM::VLD4DUPd8Pseudo_UPD:
3377
122
    case ARM::VLD4DUPq16EvenPseudo:
3378
122
    case ARM::VLD4DUPq16OddPseudo:
3379
122
    case ARM::VLD4DUPq32EvenPseudo:
3380
122
    case ARM::VLD4DUPq32OddPseudo:
3381
122
    case ARM::VLD4DUPq8EvenPseudo:
3382
122
    case ARM::VLD4DUPq8OddPseudo:
3383
122
    case ARM::VLD4LNd16Pseudo:
3384
122
    case ARM::VLD4LNd16Pseudo_UPD:
3385
122
    case ARM::VLD4LNd32Pseudo:
3386
122
    case ARM::VLD4LNd32Pseudo_UPD:
3387
122
    case ARM::VLD4LNd8Pseudo:
3388
122
    case ARM::VLD4LNd8Pseudo_UPD:
3389
122
    case ARM::VLD4LNq16Pseudo:
3390
122
    case ARM::VLD4LNq16Pseudo_UPD:
3391
122
    case ARM::VLD4LNq32Pseudo:
3392
122
    case ARM::VLD4LNq32Pseudo_UPD:
3393
122
    case ARM::VLD4d16Pseudo:
3394
122
    case ARM::VLD4d16Pseudo_UPD:
3395
122
    case ARM::VLD4d32Pseudo:
3396
122
    case ARM::VLD4d32Pseudo_UPD:
3397
122
    case ARM::VLD4d8Pseudo:
3398
122
    case ARM::VLD4d8Pseudo_UPD:
3399
122
    case ARM::VLD4q16Pseudo_UPD:
3400
122
    case ARM::VLD4q16oddPseudo:
3401
122
    case ARM::VLD4q16oddPseudo_UPD:
3402
122
    case ARM::VLD4q32Pseudo_UPD:
3403
122
    case ARM::VLD4q32oddPseudo:
3404
122
    case ARM::VLD4q32oddPseudo_UPD:
3405
122
    case ARM::VLD4q8Pseudo_UPD:
3406
122
    case ARM::VLD4q8oddPseudo:
3407
122
    case ARM::VLD4q8oddPseudo_UPD:
3408
122
    case ARM::VLDMQIA:
3409
122
    case ARM::VST1LNq16Pseudo:
3410
122
    case ARM::VST1LNq16Pseudo_UPD:
3411
122
    case ARM::VST1LNq32Pseudo:
3412
122
    case ARM::VST1LNq32Pseudo_UPD:
3413
122
    case ARM::VST1LNq8Pseudo:
3414
122
    case ARM::VST1LNq8Pseudo_UPD:
3415
122
    case ARM::VST1d16QPseudo:
3416
122
    case ARM::VST1d16TPseudo:
3417
122
    case ARM::VST1d32QPseudo:
3418
122
    case ARM::VST1d32TPseudo:
3419
122
    case ARM::VST1d64QPseudo:
3420
122
    case ARM::VST1d64QPseudoWB_fixed:
3421
122
    case ARM::VST1d64QPseudoWB_register:
3422
122
    case ARM::VST1d64TPseudo:
3423
122
    case ARM::VST1d64TPseudoWB_fixed:
3424
122
    case ARM::VST1d64TPseudoWB_register:
3425
122
    case ARM::VST1d8QPseudo:
3426
122
    case ARM::VST1d8TPseudo:
3427
122
    case ARM::VST1q16HighQPseudo:
3428
122
    case ARM::VST1q16HighTPseudo:
3429
122
    case ARM::VST1q16LowQPseudo_UPD:
3430
122
    case ARM::VST1q16LowTPseudo_UPD:
3431
122
    case ARM::VST1q32HighQPseudo:
3432
122
    case ARM::VST1q32HighTPseudo:
3433
122
    case ARM::VST1q32LowQPseudo_UPD:
3434
122
    case ARM::VST1q32LowTPseudo_UPD:
3435
122
    case ARM::VST1q64HighQPseudo:
3436
122
    case ARM::VST1q64HighTPseudo:
3437
122
    case ARM::VST1q64LowQPseudo_UPD:
3438
122
    case ARM::VST1q64LowTPseudo_UPD:
3439
122
    case ARM::VST1q8HighQPseudo:
3440
122
    case ARM::VST1q8HighTPseudo:
3441
122
    case ARM::VST1q8LowQPseudo_UPD:
3442
122
    case ARM::VST1q8LowTPseudo_UPD:
3443
122
    case ARM::VST2LNd16Pseudo:
3444
122
    case ARM::VST2LNd16Pseudo_UPD:
3445
122
    case ARM::VST2LNd32Pseudo:
3446
122
    case ARM::VST2LNd32Pseudo_UPD:
3447
122
    case ARM::VST2LNd8Pseudo:
3448
122
    case ARM::VST2LNd8Pseudo_UPD:
3449
122
    case ARM::VST2LNq16Pseudo:
3450
122
    case ARM::VST2LNq16Pseudo_UPD:
3451
122
    case ARM::VST2LNq32Pseudo:
3452
122
    case ARM::VST2LNq32Pseudo_UPD:
3453
122
    case ARM::VST2q16Pseudo:
3454
122
    case ARM::VST2q16PseudoWB_fixed:
3455
122
    case ARM::VST2q16PseudoWB_register:
3456
122
    case ARM::VST2q32Pseudo:
3457
122
    case ARM::VST2q32PseudoWB_fixed:
3458
122
    case ARM::VST2q32PseudoWB_register:
3459
122
    case ARM::VST2q8Pseudo:
3460
122
    case ARM::VST2q8PseudoWB_fixed:
3461
122
    case ARM::VST2q8PseudoWB_register:
3462
122
    case ARM::VST3LNd16Pseudo:
3463
122
    case ARM::VST3LNd16Pseudo_UPD:
3464
122
    case ARM::VST3LNd32Pseudo:
3465
122
    case ARM::VST3LNd32Pseudo_UPD:
3466
122
    case ARM::VST3LNd8Pseudo:
3467
122
    case ARM::VST3LNd8Pseudo_UPD:
3468
122
    case ARM::VST3LNq16Pseudo:
3469
122
    case ARM::VST3LNq16Pseudo_UPD:
3470
122
    case ARM::VST3LNq32Pseudo:
3471
122
    case ARM::VST3LNq32Pseudo_UPD:
3472
122
    case ARM::VST3d16Pseudo:
3473
122
    case ARM::VST3d16Pseudo_UPD:
3474
122
    case ARM::VST3d32Pseudo:
3475
122
    case ARM::VST3d32Pseudo_UPD:
3476
122
    case ARM::VST3d8Pseudo:
3477
122
    case ARM::VST3d8Pseudo_UPD:
3478
122
    case ARM::VST3q16Pseudo_UPD:
3479
122
    case ARM::VST3q16oddPseudo:
3480
122
    case ARM::VST3q16oddPseudo_UPD:
3481
122
    case ARM::VST3q32Pseudo_UPD:
3482
122
    case ARM::VST3q32oddPseudo:
3483
122
    case ARM::VST3q32oddPseudo_UPD:
3484
122
    case ARM::VST3q8Pseudo_UPD:
3485
122
    case ARM::VST3q8oddPseudo:
3486
122
    case ARM::VST3q8oddPseudo_UPD:
3487
122
    case ARM::VST4LNd16Pseudo:
3488
122
    case ARM::VST4LNd16Pseudo_UPD:
3489
122
    case ARM::VST4LNd32Pseudo:
3490
122
    case ARM::VST4LNd32Pseudo_UPD:
3491
122
    case ARM::VST4LNd8Pseudo:
3492
122
    case ARM::VST4LNd8Pseudo_UPD:
3493
122
    case ARM::VST4LNq16Pseudo:
3494
122
    case ARM::VST4LNq16Pseudo_UPD:
3495
122
    case ARM::VST4LNq32Pseudo:
3496
122
    case ARM::VST4LNq32Pseudo_UPD:
3497
122
    case ARM::VST4d16Pseudo:
3498
122
    case ARM::VST4d16Pseudo_UPD:
3499
122
    case ARM::VST4d32Pseudo:
3500
122
    case ARM::VST4d32Pseudo_UPD:
3501
122
    case ARM::VST4d8Pseudo:
3502
122
    case ARM::VST4d8Pseudo_UPD:
3503
122
    case ARM::VST4q16Pseudo_UPD:
3504
122
    case ARM::VST4q16oddPseudo:
3505
122
    case ARM::VST4q16oddPseudo_UPD:
3506
122
    case ARM::VST4q32Pseudo_UPD:
3507
122
    case ARM::VST4q32oddPseudo:
3508
122
    case ARM::VST4q32oddPseudo_UPD:
3509
122
    case ARM::VST4q8Pseudo_UPD:
3510
122
    case ARM::VST4q8oddPseudo:
3511
122
    case ARM::VST4q8oddPseudo_UPD:
3512
122
    case ARM::VSTMQIA:
3513
122
    case ARM::VTBL3Pseudo:
3514
122
    case ARM::VTBL4Pseudo:
3515
122
    case ARM::VTBX3Pseudo:
3516
122
    case ARM::VTBX4Pseudo:
3517
122
    case ARM::t2CLREX:
3518
122
    case ARM::t2DCPS1:
3519
122
    case ARM::t2DCPS2:
3520
122
    case ARM::t2DCPS3:
3521
122
    case ARM::t2Int_eh_sjlj_setjmp:
3522
122
    case ARM::t2Int_eh_sjlj_setjmp_nofp:
3523
122
    case ARM::t2SB:
3524
122
    case ARM::t2SG:
3525
122
    case ARM::t2TSB:
3526
122
    case ARM::tInt_WIN_eh_sjlj_longjmp:
3527
122
    case ARM::tInt_eh_sjlj_longjmp:
3528
122
    case ARM::tInt_eh_sjlj_setjmp:
3529
122
    case ARM::tTRAP:
3530
122
    case ARM::t__brkdiv0: {
3531
122
      break;
3532
122
    }
3533
122
    case ARM::VRINTAD:
3534
16
    case ARM::VRINTMD:
3535
16
    case ARM::VRINTND:
3536
16
    case ARM::VRINTPD: {
3537
16
      // op: Dd
3538
16
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3539
16
      Value |= (op & UINT64_C(16)) << 18;
3540
16
      Value |= (op & UINT64_C(15)) << 12;
3541
16
      // op: Dm
3542
16
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3543
16
      Value |= (op & UINT64_C(16)) << 1;
3544
16
      Value |= op & UINT64_C(15);
3545
16
      break;
3546
16
    }
3547
24
    case ARM::VMAXNMD:
3548
24
    case ARM::VMINNMD:
3549
24
    case ARM::VSELEQD:
3550
24
    case ARM::VSELGED:
3551
24
    case ARM::VSELGTD:
3552
24
    case ARM::VSELVSD: {
3553
24
      // op: Dd
3554
24
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3555
24
      Value |= (op & UINT64_C(16)) << 18;
3556
24
      Value |= (op & UINT64_C(15)) << 12;
3557
24
      // op: Dn
3558
24
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3559
24
      Value |= (op & UINT64_C(15)) << 16;
3560
24
      Value |= (op & UINT64_C(16)) << 3;
3561
24
      // op: Dm
3562
24
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3563
24
      Value |= (op & UINT64_C(16)) << 1;
3564
24
      Value |= op & UINT64_C(15);
3565
24
      break;
3566
24
    }
3567
24
    case ARM::CRC32B:
3568
6
    case ARM::CRC32CB:
3569
6
    case ARM::CRC32CH:
3570
6
    case ARM::CRC32CW:
3571
6
    case ARM::CRC32H:
3572
6
    case ARM::CRC32W: {
3573
6
      // op: Rd
3574
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3575
6
      Value |= (op & UINT64_C(15)) << 12;
3576
6
      // op: Rn
3577
6
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3578
6
      Value |= (op & UINT64_C(15)) << 16;
3579
6
      // op: Rm
3580
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3581
6
      Value |= op & UINT64_C(15);
3582
6
      break;
3583
6
    }
3584
7
    case ARM::t2MRS_AR:
3585
7
    case ARM::t2MRSsys_AR: {
3586
7
      // op: Rd
3587
7
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3588
7
      Value |= (op & UINT64_C(15)) << 8;
3589
7
      break;
3590
7
    }
3591
1.65k
    case ARM::t2CLZ:
3592
1.65k
    case ARM::t2RBIT:
3593
1.65k
    case ARM::t2REV:
3594
1.65k
    case ARM::t2REV16:
3595
1.65k
    case ARM::t2REVSH: {
3596
1.65k
      // op: Rd
3597
1.65k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3598
1.65k
      Value |= (op & UINT64_C(15)) << 8;
3599
1.65k
      // op: Rm
3600
1.65k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3601
1.65k
      Value |= (op & UINT64_C(15)) << 16;
3602
1.65k
      Value |= op & UINT64_C(15);
3603
1.65k
      break;
3604
1.65k
    }
3605
1.65k
    case ARM::t2MOVsra_flag:
3606
56
    case ARM::t2MOVsrl_flag: {
3607
56
      // op: Rd
3608
56
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3609
56
      Value |= (op & UINT64_C(15)) << 8;
3610
56
      // op: Rm
3611
56
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3612
56
      Value |= op & UINT64_C(15);
3613
56
      break;
3614
56
    }
3615
181
    case ARM::t2SXTB:
3616
181
    case ARM::t2SXTB16:
3617
181
    case ARM::t2SXTH:
3618
181
    case ARM::t2UXTB:
3619
181
    case ARM::t2UXTB16:
3620
181
    case ARM::t2UXTH: {
3621
181
      // op: Rd
3622
181
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3623
181
      Value |= (op & UINT64_C(15)) << 8;
3624
181
      // op: Rm
3625
181
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3626
181
      Value |= op & UINT64_C(15);
3627
181
      // op: rot
3628
181
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3629
181
      Value |= (op & UINT64_C(3)) << 4;
3630
181
      break;
3631
181
    }
3632
665
    case ARM::t2CRC32B:
3633
665
    case ARM::t2CRC32CB:
3634
665
    case ARM::t2CRC32CH:
3635
665
    case ARM::t2CRC32CW:
3636
665
    case ARM::t2CRC32H:
3637
665
    case ARM::t2CRC32W:
3638
665
    case ARM::t2MUL:
3639
665
    case ARM::t2QADD16:
3640
665
    case ARM::t2QADD8:
3641
665
    case ARM::t2QASX:
3642
665
    case ARM::t2QSAX:
3643
665
    case ARM::t2QSUB16:
3644
665
    case ARM::t2QSUB8:
3645
665
    case ARM::t2SADD16:
3646
665
    case ARM::t2SADD8:
3647
665
    case ARM::t2SASX:
3648
665
    case ARM::t2SDIV:
3649
665
    case ARM::t2SEL:
3650
665
    case ARM::t2SHADD16:
3651
665
    case ARM::t2SHADD8:
3652
665
    case ARM::t2SHASX:
3653
665
    case ARM::t2SHSAX:
3654
665
    case ARM::t2SHSUB16:
3655
665
    case ARM::t2SHSUB8:
3656
665
    case ARM::t2SMMUL:
3657
665
    case ARM::t2SMMULR:
3658
665
    case ARM::t2SMUAD:
3659
665
    case ARM::t2SMUADX:
3660
665
    case ARM::t2SMULBB:
3661
665
    case ARM::t2SMULBT:
3662
665
    case ARM::t2SMULTB:
3663
665
    case ARM::t2SMULTT:
3664
665
    case ARM::t2SMULWB:
3665
665
    case ARM::t2SMULWT:
3666
665
    case ARM::t2SMUSD:
3667
665
    case ARM::t2SMUSDX:
3668
665
    case ARM::t2SSAX:
3669
665
    case ARM::t2SSUB16:
3670
665
    case ARM::t2SSUB8:
3671
665
    case ARM::t2UADD16:
3672
665
    case ARM::t2UADD8:
3673
665
    case ARM::t2UASX:
3674
665
    case ARM::t2UDIV:
3675
665
    case ARM::t2UHADD16:
3676
665
    case ARM::t2UHADD8:
3677
665
    case ARM::t2UHASX:
3678
665
    case ARM::t2UHSAX:
3679
665
    case ARM::t2UHSUB16:
3680
665
    case ARM::t2UHSUB8:
3681
665
    case ARM::t2UQADD16:
3682
665
    case ARM::t2UQADD8:
3683
665
    case ARM::t2UQASX:
3684
665
    case ARM::t2UQSAX:
3685
665
    case ARM::t2UQSUB16:
3686
665
    case ARM::t2UQSUB8:
3687
665
    case ARM::t2USAD8:
3688
665
    case ARM::t2USAX:
3689
665
    case ARM::t2USUB16:
3690
665
    case ARM::t2USUB8: {
3691
665
      // op: Rd
3692
665
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3693
665
      Value |= (op & UINT64_C(15)) << 8;
3694
665
      // op: Rn
3695
665
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3696
665
      Value |= (op & UINT64_C(15)) << 16;
3697
665
      // op: Rm
3698
665
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3699
665
      Value |= op & UINT64_C(15);
3700
665
      break;
3701
665
    }
3702
665
    case ARM::t2MLA:
3703
478
    case ARM::t2MLS:
3704
478
    case ARM::t2SMLABB:
3705
478
    case ARM::t2SMLABT:
3706
478
    case ARM::t2SMLAD:
3707
478
    case ARM::t2SMLADX:
3708
478
    case ARM::t2SMLATB:
3709
478
    case ARM::t2SMLATT:
3710
478
    case ARM::t2SMLAWB:
3711
478
    case ARM::t2SMLAWT:
3712
478
    case ARM::t2SMLSD:
3713
478
    case ARM::t2SMLSDX:
3714
478
    case ARM::t2SMMLA:
3715
478
    case ARM::t2SMMLAR:
3716
478
    case ARM::t2SMMLS:
3717
478
    case ARM::t2SMMLSR:
3718
478
    case ARM::t2USADA8: {
3719
478
      // op: Rd
3720
478
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3721
478
      Value |= (op & UINT64_C(15)) << 8;
3722
478
      // op: Rn
3723
478
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3724
478
      Value |= (op & UINT64_C(15)) << 16;
3725
478
      // op: Rm
3726
478
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3727
478
      Value |= op & UINT64_C(15);
3728
478
      // op: Ra
3729
478
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3730
478
      Value |= (op & UINT64_C(15)) << 12;
3731
478
      break;
3732
478
    }
3733
478
    case ARM::t2SXTAB:
3734
191
    case ARM::t2SXTAB16:
3735
191
    case ARM::t2SXTAH:
3736
191
    case ARM::t2UXTAB:
3737
191
    case ARM::t2UXTAB16:
3738
191
    case ARM::t2UXTAH: {
3739
191
      // op: Rd
3740
191
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3741
191
      Value |= (op & UINT64_C(15)) << 8;
3742
191
      // op: Rn
3743
191
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3744
191
      Value |= (op & UINT64_C(15)) << 16;
3745
191
      // op: Rm
3746
191
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3747
191
      Value |= op & UINT64_C(15);
3748
191
      // op: rot
3749
191
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3750
191
      Value |= (op & UINT64_C(3)) << 4;
3751
191
      break;
3752
191
    }
3753
191
    case ARM::t2PKHBT:
3754
30
    case ARM::t2PKHTB: {
3755
30
      // op: Rd
3756
30
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3757
30
      Value |= (op & UINT64_C(15)) << 8;
3758
30
      // op: Rn
3759
30
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3760
30
      Value |= (op & UINT64_C(15)) << 16;
3761
30
      // op: Rm
3762
30
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3763
30
      Value |= op & UINT64_C(15);
3764
30
      // op: sh
3765
30
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3766
30
      Value |= (op & UINT64_C(28)) << 10;
3767
30
      Value |= (op & UINT64_C(3)) << 6;
3768
30
      break;
3769
30
    }
3770
647
    case ARM::t2ADDri12:
3771
647
    case ARM::t2SUBri12: {
3772
647
      // op: Rd
3773
647
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3774
647
      Value |= (op & UINT64_C(15)) << 8;
3775
647
      // op: Rn
3776
647
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3777
647
      Value |= (op & UINT64_C(15)) << 16;
3778
647
      // op: imm
3779
647
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3780
647
      Value |= (op & UINT64_C(2048)) << 15;
3781
647
      Value |= (op & UINT64_C(1792)) << 4;
3782
647
      Value |= op & UINT64_C(255);
3783
647
      break;
3784
647
    }
3785
647
    case ARM::t2QADD:
3786
16
    case ARM::t2QDADD:
3787
16
    case ARM::t2QDSUB:
3788
16
    case ARM::t2QSUB: {
3789
16
      // op: Rd
3790
16
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3791
16
      Value |= (op & UINT64_C(15)) << 8;
3792
16
      // op: Rn
3793
16
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3794
16
      Value |= (op & UINT64_C(15)) << 16;
3795
16
      // op: Rm
3796
16
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3797
16
      Value |= op & UINT64_C(15);
3798
16
      break;
3799
16
    }
3800
294
    case ARM::t2BFI: {
3801
294
      // op: Rd
3802
294
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3803
294
      Value |= (op & UINT64_C(15)) << 8;
3804
294
      // op: Rn
3805
294
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3806
294
      Value |= (op & UINT64_C(15)) << 16;
3807
294
      // op: imm
3808
294
      op = getBitfieldInvertedMaskOpValue(MI, 3, Fixups, STI);
3809
294
      Value |= (op & UINT64_C(28)) << 10;
3810
294
      Value |= (op & UINT64_C(3)) << 6;
3811
294
      Value |= (op & UINT64_C(992)) >> 5;
3812
294
      break;
3813
16
    }
3814
16
    case ARM::t2SSAT16:
3815
8
    case ARM::t2USAT16: {
3816
8
      // op: Rd
3817
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3818
8
      Value |= (op & UINT64_C(15)) << 8;
3819
8
      // op: Rn
3820
8
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3821
8
      Value |= (op & UINT64_C(15)) << 16;
3822
8
      // op: sat_imm
3823
8
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3824
8
      Value |= op & UINT64_C(15);
3825
8
      break;
3826
8
    }
3827
72
    case ARM::t2SSAT:
3828
72
    case ARM::t2USAT: {
3829
72
      // op: Rd
3830
72
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3831
72
      Value |= (op & UINT64_C(15)) << 8;
3832
72
      // op: Rn
3833
72
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3834
72
      Value |= (op & UINT64_C(15)) << 16;
3835
72
      // op: sat_imm
3836
72
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3837
72
      Value |= op & UINT64_C(31);
3838
72
      // op: sh
3839
72
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3840
72
      Value |= (op & UINT64_C(32)) << 16;
3841
72
      Value |= (op & UINT64_C(28)) << 10;
3842
72
      Value |= (op & UINT64_C(3)) << 6;
3843
72
      break;
3844
72
    }
3845
389
    case ARM::t2STREX: {
3846
389
      // op: Rd
3847
389
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3848
389
      Value |= (op & UINT64_C(15)) << 8;
3849
389
      // op: Rt
3850
389
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3851
389
      Value |= (op & UINT64_C(15)) << 12;
3852
389
      // op: addr
3853
389
      op = getT2AddrModeImm0_1020s4OpValue(MI, 2, Fixups, STI);
3854
389
      Value |= (op & UINT64_C(3840)) << 8;
3855
389
      Value |= op & UINT64_C(255);
3856
389
      break;
3857
72
    }
3858
72
    case ARM::t2MRS_M: {
3859
63
      // op: Rd
3860
63
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3861
63
      Value |= (op & UINT64_C(15)) << 8;
3862
63
      // op: SYSm
3863
63
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3864
63
      Value |= op & UINT64_C(255);
3865
63
      break;
3866
72
    }
3867
72
    case ARM::t2ADR: {
3868
32
      // op: Rd
3869
32
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3870
32
      Value |= (op & UINT64_C(15)) << 8;
3871
32
      // op: addr
3872
32
      op = getT2AdrLabelOpValue(MI, 1, Fixups, STI);
3873
32
      Value |= (op & UINT64_C(2048)) << 15;
3874
32
      Value |= (op & UINT64_C(4096)) << 11;
3875
32
      Value |= (op & UINT64_C(4096)) << 9;
3876
32
      Value |= (op & UINT64_C(1792)) << 4;
3877
32
      Value |= op & UINT64_C(255);
3878
32
      break;
3879
72
    }
3880
686
    case ARM::t2BFC: {
3881
686
      // op: Rd
3882
686
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3883
686
      Value |= (op & UINT64_C(15)) << 8;
3884
686
      // op: imm
3885
686
      op = getBitfieldInvertedMaskOpValue(MI, 2, Fixups, STI);
3886
686
      Value |= (op & UINT64_C(28)) << 10;
3887
686
      Value |= (op & UINT64_C(3)) << 6;
3888
686
      Value |= (op & UINT64_C(992)) >> 5;
3889
686
      break;
3890
72
    }
3891
32.5k
    case ARM::t2MOVi16: {
3892
32.5k
      // op: Rd
3893
32.5k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3894
32.5k
      Value |= (op & UINT64_C(15)) << 8;
3895
32.5k
      // op: imm
3896
32.5k
      op = getHiLo16ImmOpValue(MI, 1, Fixups, STI);
3897
32.5k
      Value |= (op & UINT64_C(2048)) << 15;
3898
32.5k
      Value |= (op & UINT64_C(61440)) << 4;
3899
32.5k
      Value |= (op & UINT64_C(1792)) << 4;
3900
32.5k
      Value |= op & UINT64_C(255);
3901
32.5k
      break;
3902
72
    }
3903
27.9k
    case ARM::t2MOVTi16: {
3904
27.9k
      // op: Rd
3905
27.9k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3906
27.9k
      Value |= (op & UINT64_C(15)) << 8;
3907
27.9k
      // op: imm
3908
27.9k
      op = getHiLo16ImmOpValue(MI, 2, Fixups, STI);
3909
27.9k
      Value |= (op & UINT64_C(2048)) << 15;
3910
27.9k
      Value |= (op & UINT64_C(61440)) << 4;
3911
27.9k
      Value |= (op & UINT64_C(1792)) << 4;
3912
27.9k
      Value |= op & UINT64_C(255);
3913
27.9k
      break;
3914
72
    }
3915
683
    case ARM::t2SBFX:
3916
683
    case ARM::t2UBFX: {
3917
683
      // op: Rd
3918
683
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3919
683
      Value |= (op & UINT64_C(15)) << 8;
3920
683
      // op: msb
3921
683
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3922
683
      Value |= op & UINT64_C(31);
3923
683
      // op: lsb
3924
683
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3925
683
      Value |= (op & UINT64_C(28)) << 10;
3926
683
      Value |= (op & UINT64_C(3)) << 6;
3927
683
      // op: Rn
3928
683
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3929
683
      Value |= (op & UINT64_C(15)) << 16;
3930
683
      break;
3931
683
    }
3932
683
    case ARM::tADR: {
3933
70
      // op: Rd
3934
70
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3935
70
      Value |= (op & UINT64_C(7)) << 8;
3936
70
      // op: addr
3937
70
      op = getThumbAdrLabelOpValue(MI, 1, Fixups, STI);
3938
70
      Value |= op & UINT64_C(255);
3939
70
      break;
3940
683
    }
3941
42.9k
    case ARM::tMOVi8: {
3942
42.9k
      // op: Rd
3943
42.9k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3944
42.9k
      Value |= (op & UINT64_C(7)) << 8;
3945
42.9k
      // op: imm8
3946
42.9k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3947
42.9k
      Value |= op & UINT64_C(255);
3948
42.9k
      break;
3949
683
    }
3950
75.5k
    case ARM::tMOVr: {
3951
75.5k
      // op: Rd
3952
75.5k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3953
75.5k
      Value |= (op & UINT64_C(8)) << 4;
3954
75.5k
      Value |= op & UINT64_C(7);
3955
75.5k
      // op: Rm
3956
75.5k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3957
75.5k
      Value |= (op & UINT64_C(15)) << 3;
3958
75.5k
      break;
3959
683
    }
3960
683
    case ARM::t2STLEX: {
3961
5
      // op: Rd
3962
5
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3963
5
      Value |= op & UINT64_C(15);
3964
5
      // op: Rt
3965
5
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3966
5
      Value |= (op & UINT64_C(15)) << 12;
3967
5
      // op: addr
3968
5
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3969
5
      Value |= (op & UINT64_C(15)) << 16;
3970
5
      break;
3971
683
    }
3972
683
    case ARM::t2STLEXB:
3973
464
    case ARM::t2STLEXH:
3974
464
    case ARM::t2STREXB:
3975
464
    case ARM::t2STREXH: {
3976
464
      // op: Rd
3977
464
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3978
464
      Value |= op & UINT64_C(15);
3979
464
      // op: addr
3980
464
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
3981
464
      Value |= (op & UINT64_C(15)) << 16;
3982
464
      // op: Rt
3983
464
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3984
464
      Value |= (op & UINT64_C(15)) << 12;
3985
464
      break;
3986
464
    }
3987
464
    case ARM::t2STLEXD:
3988
108
    case ARM::t2STREXD: {
3989
108
      // op: Rd
3990
108
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
3991
108
      Value |= op & UINT64_C(15);
3992
108
      // op: addr
3993
108
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
3994
108
      Value |= (op & UINT64_C(15)) << 16;
3995
108
      // op: Rt
3996
108
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
3997
108
      Value |= (op & UINT64_C(15)) << 12;
3998
108
      // op: Rt2
3999
108
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4000
108
      Value |= (op & UINT64_C(15)) << 8;
4001
108
      break;
4002
108
    }
4003
108
    case ARM::tMOVSr: {
4004
73
      // op: Rd
4005
73
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4006
73
      Value |= op & UINT64_C(7);
4007
73
      // op: Rm
4008
73
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4009
73
      Value |= (op & UINT64_C(7)) << 3;
4010
73
      break;
4011
108
    }
4012
3.85k
    case ARM::tADDi3:
4013
3.85k
    case ARM::tSUBi3: {
4014
3.85k
      // op: Rd
4015
3.85k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4016
3.85k
      Value |= op & UINT64_C(7);
4017
3.85k
      // op: Rm
4018
3.85k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4019
3.85k
      Value |= (op & UINT64_C(7)) << 3;
4020
3.85k
      // op: imm3
4021
3.85k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4022
3.85k
      Value |= (op & UINT64_C(7)) << 6;
4023
3.85k
      break;
4024
3.85k
    }
4025
5.22k
    case ARM::tASRri:
4026
5.22k
    case ARM::tLSLri:
4027
5.22k
    case ARM::tLSRri: {
4028
5.22k
      // op: Rd
4029
5.22k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4030
5.22k
      Value |= op & UINT64_C(7);
4031
5.22k
      // op: Rm
4032
5.22k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4033
5.22k
      Value |= (op & UINT64_C(7)) << 3;
4034
5.22k
      // op: imm5
4035
5.22k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4036
5.22k
      Value |= (op & UINT64_C(31)) << 6;
4037
5.22k
      break;
4038
5.22k
    }
4039
5.22k
    case ARM::tMUL:
4040
2.16k
    case ARM::tMVN:
4041
2.16k
    case ARM::tRSB: {
4042
2.16k
      // op: Rd
4043
2.16k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4044
2.16k
      Value |= op & UINT64_C(7);
4045
2.16k
      // op: Rn
4046
2.16k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4047
2.16k
      Value |= (op & UINT64_C(7)) << 3;
4048
2.16k
      break;
4049
2.16k
    }
4050
2.16k
    case ARM::t2SMLALD:
4051
16
    case ARM::t2SMLALDX:
4052
16
    case ARM::t2SMLSLD:
4053
16
    case ARM::t2SMLSLDX: {
4054
16
      // op: Rd
4055
16
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4056
16
      Value |= (op & UINT64_C(15)) << 8;
4057
16
      // op: Rn
4058
16
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4059
16
      Value |= (op & UINT64_C(15)) << 16;
4060
16
      // op: Rm
4061
16
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4062
16
      Value |= op & UINT64_C(15);
4063
16
      // op: Ra
4064
16
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4065
16
      Value |= (op & UINT64_C(15)) << 12;
4066
16
      break;
4067
16
    }
4068
607
    case ARM::t2SMLAL:
4069
607
    case ARM::t2SMLALBB:
4070
607
    case ARM::t2SMLALBT:
4071
607
    case ARM::t2SMLALTB:
4072
607
    case ARM::t2SMLALTT:
4073
607
    case ARM::t2SMULL:
4074
607
    case ARM::t2UMAAL:
4075
607
    case ARM::t2UMLAL:
4076
607
    case ARM::t2UMULL: {
4077
607
      // op: RdLo
4078
607
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4079
607
      Value |= (op & UINT64_C(15)) << 12;
4080
607
      // op: RdHi
4081
607
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4082
607
      Value |= (op & UINT64_C(15)) << 8;
4083
607
      // op: Rn
4084
607
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4085
607
      Value |= (op & UINT64_C(15)) << 16;
4086
607
      // op: Rm
4087
607
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4088
607
      Value |= op & UINT64_C(15);
4089
607
      break;
4090
607
    }
4091
8.77k
    case ARM::tADDi8:
4092
8.77k
    case ARM::tSUBi8: {
4093
8.77k
      // op: Rdn
4094
8.77k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4095
8.77k
      Value |= (op & UINT64_C(7)) << 8;
4096
8.77k
      // op: imm8
4097
8.77k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4098
8.77k
      Value |= op & UINT64_C(255);
4099
8.77k
      break;
4100
8.77k
    }
4101
8.77k
    case ARM::tADDrSP: {
4102
11
      // op: Rdn
4103
11
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4104
11
      Value |= (op & UINT64_C(8)) << 4;
4105
11
      Value |= op & UINT64_C(7);
4106
11
      break;
4107
8.77k
    }
4108
30.7k
    case ARM::tADDhirr: {
4109
30.7k
      // op: Rdn
4110
30.7k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4111
30.7k
      Value |= (op & UINT64_C(8)) << 4;
4112
30.7k
      Value |= op & UINT64_C(7);
4113
30.7k
      // op: Rm
4114
30.7k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4115
30.7k
      Value |= (op & UINT64_C(15)) << 3;
4116
30.7k
      break;
4117
8.77k
    }
4118
8.77k
    case ARM::tADC:
4119
4.20k
    case ARM::tAND:
4120
4.20k
    case ARM::tASRrr:
4121
4.20k
    case ARM::tBIC:
4122
4.20k
    case ARM::tEOR:
4123
4.20k
    case ARM::tLSLrr:
4124
4.20k
    case ARM::tLSRrr:
4125
4.20k
    case ARM::tORR:
4126
4.20k
    case ARM::tROR:
4127
4.20k
    case ARM::tSBC: {
4128
4.20k
      // op: Rdn
4129
4.20k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4130
4.20k
      Value |= op & UINT64_C(7);
4131
4.20k
      // op: Rm
4132
4.20k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4133
4.20k
      Value |= (op & UINT64_C(7)) << 3;
4134
4.20k
      break;
4135
4.20k
    }
4136
4.78k
    case ARM::tBX:
4137
4.78k
    case ARM::tBXNS: {
4138
4.78k
      // op: Rm
4139
4.78k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4140
4.78k
      Value |= (op & UINT64_C(15)) << 3;
4141
4.78k
      break;
4142
4.78k
    }
4143
4.78k
    case ARM::tCMPhir: {
4144
2.94k
      // op: Rm
4145
2.94k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4146
2.94k
      Value |= (op & UINT64_C(15)) << 3;
4147
2.94k
      // op: Rn
4148
2.94k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4149
2.94k
      Value |= (op & UINT64_C(8)) << 4;
4150
2.94k
      Value |= op & UINT64_C(7);
4151
2.94k
      break;
4152
4.78k
    }
4153
4.78k
    case ARM::tREV:
4154
562
    case ARM::tREV16:
4155
562
    case ARM::tREVSH:
4156
562
    case ARM::tSXTB:
4157
562
    case ARM::tSXTH:
4158
562
    case ARM::tUXTB:
4159
562
    case ARM::tUXTH: {
4160
562
      // op: Rm
4161
562
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4162
562
      Value |= (op & UINT64_C(7)) << 3;
4163
562
      // op: Rd
4164
562
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4165
562
      Value |= op & UINT64_C(7);
4166
562
      break;
4167
562
    }
4168
8.29k
    case ARM::tCMNz:
4169
8.29k
    case ARM::tCMPr:
4170
8.29k
    case ARM::tTST: {
4171
8.29k
      // op: Rm
4172
8.29k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4173
8.29k
      Value |= (op & UINT64_C(7)) << 3;
4174
8.29k
      // op: Rn
4175
8.29k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4176
8.29k
      Value |= op & UINT64_C(7);
4177
8.29k
      break;
4178
8.29k
    }
4179
8.29k
    case ARM::tADDspr: {
4180
11
      // op: Rm
4181
11
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4182
11
      Value |= (op & UINT64_C(15)) << 3;
4183
11
      break;
4184
8.29k
    }
4185
8.29k
    case ARM::tADDrr:
4186
4.33k
    case ARM::tSUBrr: {
4187
4.33k
      // op: Rm
4188
4.33k
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4189
4.33k
      Value |= (op & UINT64_C(7)) << 6;
4190
4.33k
      // op: Rn
4191
4.33k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4192
4.33k
      Value |= (op & UINT64_C(7)) << 3;
4193
4.33k
      // op: Rd
4194
4.33k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4195
4.33k
      Value |= op & UINT64_C(7);
4196
4.33k
      break;
4197
4.33k
    }
4198
4.33k
    case ARM::RFEDA:
4199
40
    case ARM::RFEDA_UPD:
4200
40
    case ARM::RFEDB:
4201
40
    case ARM::RFEDB_UPD:
4202
40
    case ARM::RFEIA:
4203
40
    case ARM::RFEIA_UPD:
4204
40
    case ARM::RFEIB:
4205
40
    case ARM::RFEIB_UPD:
4206
40
    case ARM::t2RFEDB:
4207
40
    case ARM::t2RFEDBW:
4208
40
    case ARM::t2RFEIA:
4209
40
    case ARM::t2RFEIAW: {
4210
40
      // op: Rn
4211
40
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4212
40
      Value |= (op & UINT64_C(15)) << 16;
4213
40
      break;
4214
40
    }
4215
331
    case ARM::t2CMNzrr:
4216
331
    case ARM::t2CMPrr:
4217
331
    case ARM::t2TBB:
4218
331
    case ARM::t2TBH:
4219
331
    case ARM::t2TEQrr:
4220
331
    case ARM::t2TSTrr: {
4221
331
      // op: Rn
4222
331
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4223
331
      Value |= (op & UINT64_C(15)) << 16;
4224
331
      // op: Rm
4225
331
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4226
331
      Value |= op & UINT64_C(15);
4227
331
      break;
4228
331
    }
4229
1.28k
    case ARM::t2CMNzrs:
4230
1.28k
    case ARM::t2CMPrs:
4231
1.28k
    case ARM::t2TEQrs:
4232
1.28k
    case ARM::t2TSTrs: {
4233
1.28k
      // op: Rn
4234
1.28k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4235
1.28k
      Value |= (op & UINT64_C(15)) << 16;
4236
1.28k
      // op: ShiftedRm
4237
1.28k
      op = getT2SORegOpValue(MI, 1, Fixups, STI);
4238
1.28k
      Value |= (op & UINT64_C(3584)) << 3;
4239
1.28k
      Value |= (op & UINT64_C(480)) >> 1;
4240
1.28k
      Value |= op & UINT64_C(15);
4241
1.28k
      break;
4242
1.28k
    }
4243
6.92k
    case ARM::t2CMNri:
4244
6.92k
    case ARM::t2CMPri:
4245
6.92k
    case ARM::t2TEQri:
4246
6.92k
    case ARM::t2TSTri: {
4247
6.92k
      // op: Rn
4248
6.92k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4249
6.92k
      Value |= (op & UINT64_C(15)) << 16;
4250
6.92k
      // op: imm
4251
6.92k
      op = getT2SOImmOpValue(MI, 1, Fixups, STI);
4252
6.92k
      Value |= (op & UINT64_C(2048)) << 15;
4253
6.92k
      Value |= (op & UINT64_C(1792)) << 4;
4254
6.92k
      Value |= op & UINT64_C(255);
4255
6.92k
      break;
4256
6.92k
    }
4257
6.92k
    case ARM::t2STMDB:
4258
452
    case ARM::t2STMIA: {
4259
452
      // op: Rn
4260
452
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4261
452
      Value |= (op & UINT64_C(15)) << 16;
4262
452
      // op: regs
4263
452
      op = getRegisterListOpValue(MI, 3, Fixups, STI);
4264
452
      Value |= op & UINT64_C(16384);
4265
452
      Value |= op & UINT64_C(8191);
4266
452
      break;
4267
452
    }
4268
452
    case ARM::t2LDMDB:
4269
63
    case ARM::t2LDMIA: {
4270
63
      // op: Rn
4271
63
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4272
63
      Value |= (op & UINT64_C(15)) << 16;
4273
63
      // op: regs
4274
63
      op = getRegisterListOpValue(MI, 3, Fixups, STI);
4275
63
      Value |= op & UINT64_C(65535);
4276
63
      break;
4277
63
    }
4278
23.6k
    case ARM::tCMPi8: {
4279
23.6k
      // op: Rn
4280
23.6k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4281
23.6k
      Value |= (op & UINT64_C(7)) << 8;
4282
23.6k
      // op: imm8
4283
23.6k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4284
23.6k
      Value |= op & UINT64_C(255);
4285
23.6k
      break;
4286
63
    }
4287
196
    case ARM::tLDMIA: {
4288
196
      // op: Rn
4289
196
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4290
196
      Value |= (op & UINT64_C(7)) << 8;
4291
196
      // op: regs
4292
196
      op = getRegisterListOpValue(MI, 3, Fixups, STI);
4293
196
      Value |= op & UINT64_C(255);
4294
196
      break;
4295
63
    }
4296
63
    case ARM::t2TT:
4297
15
    case ARM::t2TTA:
4298
15
    case ARM::t2TTAT:
4299
15
    case ARM::t2TTT: {
4300
15
      // op: Rn
4301
15
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4302
15
      Value |= (op & UINT64_C(15)) << 16;
4303
15
      // op: Rt
4304
15
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4305
15
      Value |= (op & UINT64_C(15)) << 8;
4306
15
      break;
4307
15
    }
4308
2.14k
    case ARM::t2STMDB_UPD:
4309
2.14k
    case ARM::t2STMIA_UPD: {
4310
2.14k
      // op: Rn
4311
2.14k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4312
2.14k
      Value |= (op & UINT64_C(15)) << 16;
4313
2.14k
      // op: regs
4314
2.14k
      op = getRegisterListOpValue(MI, 4, Fixups, STI);
4315
2.14k
      Value |= op & UINT64_C(16384);
4316
2.14k
      Value |= op & UINT64_C(8191);
4317
2.14k
      break;
4318
2.14k
    }
4319
5.67k
    case ARM::t2LDMDB_UPD:
4320
5.67k
    case ARM::t2LDMIA_UPD: {
4321
5.67k
      // op: Rn
4322
5.67k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4323
5.67k
      Value |= (op & UINT64_C(15)) << 16;
4324
5.67k
      // op: regs
4325
5.67k
      op = getRegisterListOpValue(MI, 4, Fixups, STI);
4326
5.67k
      Value |= op & UINT64_C(65535);
4327
5.67k
      break;
4328
5.67k
    }
4329
5.67k
    case ARM::tSTMIA_UPD: {
4330
93
      // op: Rn
4331
93
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4332
93
      Value |= (op & UINT64_C(7)) << 8;
4333
93
      // op: regs
4334
93
      op = getRegisterListOpValue(MI, 4, Fixups, STI);
4335
93
      Value |= op & UINT64_C(255);
4336
93
      break;
4337
5.67k
    }
4338
5.67k
    case ARM::t2LDRB_POST:
4339
2.36k
    case ARM::t2LDRH_POST:
4340
2.36k
    case ARM::t2LDRSB_POST:
4341
2.36k
    case ARM::t2LDRSH_POST:
4342
2.36k
    case ARM::t2LDR_POST: {
4343
2.36k
      // op: Rt
4344
2.36k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4345
2.36k
      Value |= (op & UINT64_C(15)) << 12;
4346
2.36k
      // op: Rn
4347
2.36k
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4348
2.36k
      Value |= (op & UINT64_C(15)) << 16;
4349
2.36k
      // op: offset
4350
2.36k
      op = getT2AddrModeImm8OffsetOpValue(MI, 3, Fixups, STI);
4351
2.36k
      Value |= (op & UINT64_C(256)) << 1;
4352
2.36k
      Value |= op & UINT64_C(255);
4353
2.36k
      break;
4354
2.36k
    }
4355
2.36k
    case ARM::MRRC2:
4356
31
    case ARM::t2MRRC:
4357
31
    case ARM::t2MRRC2: {
4358
31
      // op: Rt
4359
31
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4360
31
      Value |= (op & UINT64_C(15)) << 12;
4361
31
      // op: Rt2
4362
31
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4363
31
      Value |= (op & UINT64_C(15)) << 16;
4364
31
      // op: cop
4365
31
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4366
31
      Value |= (op & UINT64_C(15)) << 8;
4367
31
      // op: opc1
4368
31
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4369
31
      Value |= (op & UINT64_C(15)) << 4;
4370
31
      // op: CRm
4371
31
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4372
31
      Value |= op & UINT64_C(15);
4373
31
      break;
4374
31
    }
4375
31
    case ARM::t2LDRD_POST: {
4376
11
      // op: Rt
4377
11
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4378
11
      Value |= (op & UINT64_C(15)) << 12;
4379
11
      // op: Rt2
4380
11
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4381
11
      Value |= (op & UINT64_C(15)) << 8;
4382
11
      // op: addr
4383
11
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4384
11
      Value |= (op & UINT64_C(15)) << 16;
4385
11
      // op: imm
4386
11
      op = getT2Imm8s4OpValue(MI, 4, Fixups, STI);
4387
11
      Value |= (op & UINT64_C(256)) << 15;
4388
11
      Value |= op & UINT64_C(255);
4389
11
      break;
4390
31
    }
4391
25.5k
    case ARM::t2LDRDi8:
4392
25.5k
    case ARM::t2STRDi8: {
4393
25.5k
      // op: Rt
4394
25.5k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4395
25.5k
      Value |= (op & UINT64_C(15)) << 12;
4396
25.5k
      // op: Rt2
4397
25.5k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4398
25.5k
      Value |= (op & UINT64_C(15)) << 8;
4399
25.5k
      // op: addr
4400
25.5k
      op = getT2AddrModeImm8s4OpValue(MI, 2, Fixups, STI);
4401
25.5k
      Value |= (op & UINT64_C(256)) << 15;
4402
25.5k
      Value |= (op & UINT64_C(7680)) << 7;
4403
25.5k
      Value |= op & UINT64_C(255);
4404
25.5k
      break;
4405
25.5k
    }
4406
25.5k
    case ARM::t2LDRD_PRE: {
4407
6
      // op: Rt
4408
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4409
6
      Value |= (op & UINT64_C(15)) << 12;
4410
6
      // op: Rt2
4411
6
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4412
6
      Value |= (op & UINT64_C(15)) << 8;
4413
6
      // op: addr
4414
6
      op = getT2AddrModeImm8s4OpValue(MI, 3, Fixups, STI);
4415
6
      Value |= (op & UINT64_C(256)) << 15;
4416
6
      Value |= (op & UINT64_C(7680)) << 7;
4417
6
      Value |= op & UINT64_C(255);
4418
6
      break;
4419
25.5k
    }
4420
25.5k
    case ARM::t2LDRBi12:
4421
21.4k
    case ARM::t2LDRHi12:
4422
21.4k
    case ARM::t2LDRSBi12:
4423
21.4k
    case ARM::t2LDRSHi12:
4424
21.4k
    case ARM::t2LDRi12:
4425
21.4k
    case ARM::t2STRBi12:
4426
21.4k
    case ARM::t2STRHi12:
4427
21.4k
    case ARM::t2STRi12: {
4428
21.4k
      // op: Rt
4429
21.4k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4430
21.4k
      Value |= (op & UINT64_C(15)) << 12;
4431
21.4k
      // op: addr
4432
21.4k
      op = getAddrModeImm12OpValue(MI, 1, Fixups, STI);
4433
21.4k
      Value |= (op & UINT64_C(122880)) << 3;
4434
21.4k
      Value |= op & UINT64_C(4095);
4435
21.4k
      break;
4436
21.4k
    }
4437
21.4k
    case ARM::t2LDRBpci:
4438
72
    case ARM::t2LDRHpci:
4439
72
    case ARM::t2LDRSBpci:
4440
72
    case ARM::t2LDRSHpci:
4441
72
    case ARM::t2LDRpci: {
4442
72
      // op: Rt
4443
72
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4444
72
      Value |= (op & UINT64_C(15)) << 12;
4445
72
      // op: addr
4446
72
      op = getAddrModeImm12OpValue(MI, 1, Fixups, STI);
4447
72
      Value |= (op & UINT64_C(4096)) << 11;
4448
72
      Value |= op & UINT64_C(4095);
4449
72
      break;
4450
72
    }
4451
72
    case ARM::t2LDA:
4452
35
    case ARM::t2LDAB:
4453
35
    case ARM::t2LDAEX:
4454
35
    case ARM::t2LDAH:
4455
35
    case ARM::t2STL:
4456
35
    case ARM::t2STLB:
4457
35
    case ARM::t2STLH: {
4458
35
      // op: Rt
4459
35
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4460
35
      Value |= (op & UINT64_C(15)) << 12;
4461
35
      // op: addr
4462
35
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4463
35
      Value |= (op & UINT64_C(15)) << 16;
4464
35
      break;
4465
35
    }
4466
442
    case ARM::t2LDREX: {
4467
442
      // op: Rt
4468
442
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4469
442
      Value |= (op & UINT64_C(15)) << 12;
4470
442
      // op: addr
4471
442
      op = getT2AddrModeImm0_1020s4OpValue(MI, 1, Fixups, STI);
4472
442
      Value |= (op & UINT64_C(3840)) << 8;
4473
442
      Value |= op & UINT64_C(255);
4474
442
      break;
4475
35
    }
4476
958
    case ARM::t2LDRBi8:
4477
958
    case ARM::t2LDRHi8:
4478
958
    case ARM::t2LDRSBi8:
4479
958
    case ARM::t2LDRSHi8:
4480
958
    case ARM::t2LDRi8:
4481
958
    case ARM::t2STRBi8:
4482
958
    case ARM::t2STRHi8:
4483
958
    case ARM::t2STRi8: {
4484
958
      // op: Rt
4485
958
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4486
958
      Value |= (op & UINT64_C(15)) << 12;
4487
958
      // op: addr
4488
958
      op = getT2AddrModeImm8OpValue(MI, 1, Fixups, STI);
4489
958
      Value |= (op & UINT64_C(7680)) << 7;
4490
958
      Value |= (op & UINT64_C(256)) << 1;
4491
958
      Value |= op & UINT64_C(255);
4492
958
      break;
4493
958
    }
4494
958
    case ARM::t2LDRBT:
4495
64
    case ARM::t2LDRHT:
4496
64
    case ARM::t2LDRSBT:
4497
64
    case ARM::t2LDRSHT:
4498
64
    case ARM::t2LDRT:
4499
64
    case ARM::t2STRBT:
4500
64
    case ARM::t2STRHT:
4501
64
    case ARM::t2STRT: {
4502
64
      // op: Rt
4503
64
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4504
64
      Value |= (op & UINT64_C(15)) << 12;
4505
64
      // op: addr
4506
64
      op = getT2AddrModeImm8OpValue(MI, 1, Fixups, STI);
4507
64
      Value |= (op & UINT64_C(7680)) << 7;
4508
64
      Value |= op & UINT64_C(255);
4509
64
      break;
4510
64
    }
4511
537
    case ARM::t2LDRB_PRE:
4512
537
    case ARM::t2LDRH_PRE:
4513
537
    case ARM::t2LDRSB_PRE:
4514
537
    case ARM::t2LDRSH_PRE:
4515
537
    case ARM::t2LDR_PRE: {
4516
537
      // op: Rt
4517
537
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4518
537
      Value |= (op & UINT64_C(15)) << 12;
4519
537
      // op: addr
4520
537
      op = getT2AddrModeImm8OpValue(MI, 2, Fixups, STI);
4521
537
      Value |= (op & UINT64_C(7680)) << 7;
4522
537
      Value |= (op & UINT64_C(256)) << 1;
4523
537
      Value |= op & UINT64_C(255);
4524
537
      break;
4525
537
    }
4526
2.81k
    case ARM::t2LDRBs:
4527
2.81k
    case ARM::t2LDRHs:
4528
2.81k
    case ARM::t2LDRSBs:
4529
2.81k
    case ARM::t2LDRSHs:
4530
2.81k
    case ARM::t2LDRs:
4531
2.81k
    case ARM::t2STRBs:
4532
2.81k
    case ARM::t2STRHs:
4533
2.81k
    case ARM::t2STRs: {
4534
2.81k
      // op: Rt
4535
2.81k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4536
2.81k
      Value |= (op & UINT64_C(15)) << 12;
4537
2.81k
      // op: addr
4538
2.81k
      op = getT2AddrModeSORegOpValue(MI, 1, Fixups, STI);
4539
2.81k
      Value |= (op & UINT64_C(960)) << 10;
4540
2.81k
      Value |= (op & UINT64_C(3)) << 4;
4541
2.81k
      Value |= (op & UINT64_C(60)) >> 2;
4542
2.81k
      break;
4543
2.81k
    }
4544
2.81k
    case ARM::MRC2:
4545
25
    case ARM::t2MRC:
4546
25
    case ARM::t2MRC2: {
4547
25
      // op: Rt
4548
25
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4549
25
      Value |= (op & UINT64_C(15)) << 12;
4550
25
      // op: cop
4551
25
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4552
25
      Value |= (op & UINT64_C(15)) << 8;
4553
25
      // op: opc1
4554
25
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4555
25
      Value |= (op & UINT64_C(7)) << 21;
4556
25
      // op: opc2
4557
25
      op = getMachineOpValue(MI, MI.getOperand(5), Fixups, STI);
4558
25
      Value |= (op & UINT64_C(7)) << 5;
4559
25
      // op: CRm
4560
25
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4561
25
      Value |= op & UINT64_C(15);
4562
25
      // op: CRn
4563
25
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4564
25
      Value |= (op & UINT64_C(15)) << 16;
4565
25
      break;
4566
25
    }
4567
2.06k
    case ARM::tLDRpci: {
4568
2.06k
      // op: Rt
4569
2.06k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4570
2.06k
      Value |= (op & UINT64_C(7)) << 8;
4571
2.06k
      // op: addr
4572
2.06k
      op = getAddrModePCOpValue(MI, 1, Fixups, STI);
4573
2.06k
      Value |= op & UINT64_C(255);
4574
2.06k
      break;
4575
25
    }
4576
40.7k
    case ARM::tLDRspi:
4577
40.7k
    case ARM::tSTRspi: {
4578
40.7k
      // op: Rt
4579
40.7k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4580
40.7k
      Value |= (op & UINT64_C(7)) << 8;
4581
40.7k
      // op: addr
4582
40.7k
      op = getAddrModeThumbSPOpValue(MI, 1, Fixups, STI);
4583
40.7k
      Value |= op & UINT64_C(255);
4584
40.7k
      break;
4585
40.7k
    }
4586
40.7k
    case ARM::tLDRBi:
4587
35.7k
    case ARM::tLDRHi:
4588
35.7k
    case ARM::tLDRi:
4589
35.7k
    case ARM::tSTRBi:
4590
35.7k
    case ARM::tSTRHi:
4591
35.7k
    case ARM::tSTRi: {
4592
35.7k
      // op: Rt
4593
35.7k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4594
35.7k
      Value |= op & UINT64_C(7);
4595
35.7k
      // op: addr
4596
35.7k
      op = getAddrModeISOpValue(MI, 1, Fixups, STI);
4597
35.7k
      Value |= (op & UINT64_C(255)) << 3;
4598
35.7k
      break;
4599
35.7k
    }
4600
35.7k
    case ARM::tLDRBr:
4601
5.22k
    case ARM::tLDRHr:
4602
5.22k
    case ARM::tLDRSB:
4603
5.22k
    case ARM::tLDRSH:
4604
5.22k
    case ARM::tLDRr:
4605
5.22k
    case ARM::tSTRBr:
4606
5.22k
    case ARM::tSTRHr:
4607
5.22k
    case ARM::tSTRr: {
4608
5.22k
      // op: Rt
4609
5.22k
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4610
5.22k
      Value |= op & UINT64_C(7);
4611
5.22k
      // op: addr
4612
5.22k
      op = getThumbAddrModeRegRegOpValue(MI, 1, Fixups, STI);
4613
5.22k
      Value |= (op & UINT64_C(63)) << 3;
4614
5.22k
      break;
4615
5.22k
    }
4616
5.22k
    case ARM::t2STRB_POST:
4617
730
    case ARM::t2STRH_POST:
4618
730
    case ARM::t2STR_POST: {
4619
730
      // op: Rt
4620
730
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4621
730
      Value |= (op & UINT64_C(15)) << 12;
4622
730
      // op: Rn
4623
730
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4624
730
      Value |= (op & UINT64_C(15)) << 16;
4625
730
      // op: offset
4626
730
      op = getT2AddrModeImm8OffsetOpValue(MI, 3, Fixups, STI);
4627
730
      Value |= (op & UINT64_C(256)) << 1;
4628
730
      Value |= op & UINT64_C(255);
4629
730
      break;
4630
730
    }
4631
730
    case ARM::t2STRD_POST: {
4632
49
      // op: Rt
4633
49
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4634
49
      Value |= (op & UINT64_C(15)) << 12;
4635
49
      // op: Rt2
4636
49
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4637
49
      Value |= (op & UINT64_C(15)) << 8;
4638
49
      // op: addr
4639
49
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4640
49
      Value |= (op & UINT64_C(15)) << 16;
4641
49
      // op: imm
4642
49
      op = getT2Imm8s4OpValue(MI, 4, Fixups, STI);
4643
49
      Value |= (op & UINT64_C(256)) << 15;
4644
49
      Value |= op & UINT64_C(255);
4645
49
      break;
4646
730
    }
4647
730
    case ARM::t2STRD_PRE: {
4648
95
      // op: Rt
4649
95
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4650
95
      Value |= (op & UINT64_C(15)) << 12;
4651
95
      // op: Rt2
4652
95
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4653
95
      Value |= (op & UINT64_C(15)) << 8;
4654
95
      // op: addr
4655
95
      op = getT2AddrModeImm8s4OpValue(MI, 3, Fixups, STI);
4656
95
      Value |= (op & UINT64_C(256)) << 15;
4657
95
      Value |= (op & UINT64_C(7680)) << 7;
4658
95
      Value |= op & UINT64_C(255);
4659
95
      break;
4660
730
    }
4661
1.15k
    case ARM::t2STRB_PRE:
4662
1.15k
    case ARM::t2STRH_PRE:
4663
1.15k
    case ARM::t2STR_PRE: {
4664
1.15k
      // op: Rt
4665
1.15k
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4666
1.15k
      Value |= (op & UINT64_C(15)) << 12;
4667
1.15k
      // op: addr
4668
1.15k
      op = getT2AddrModeImm8OpValue(MI, 2, Fixups, STI);
4669
1.15k
      Value |= (op & UINT64_C(7680)) << 7;
4670
1.15k
      Value |= (op & UINT64_C(256)) << 1;
4671
1.15k
      Value |= op & UINT64_C(255);
4672
1.15k
      break;
4673
1.15k
    }
4674
1.15k
    case ARM::MCRR2:
4675
31
    case ARM::t2MCRR:
4676
31
    case ARM::t2MCRR2: {
4677
31
      // op: Rt
4678
31
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4679
31
      Value |= (op & UINT64_C(15)) << 12;
4680
31
      // op: Rt2
4681
31
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4682
31
      Value |= (op & UINT64_C(15)) << 16;
4683
31
      // op: cop
4684
31
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4685
31
      Value |= (op & UINT64_C(15)) << 8;
4686
31
      // op: opc1
4687
31
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4688
31
      Value |= (op & UINT64_C(15)) << 4;
4689
31
      // op: CRm
4690
31
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4691
31
      Value |= op & UINT64_C(15);
4692
31
      break;
4693
31
    }
4694
31
    case ARM::MCR2:
4695
25
    case ARM::t2MCR:
4696
25
    case ARM::t2MCR2: {
4697
25
      // op: Rt
4698
25
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4699
25
      Value |= (op & UINT64_C(15)) << 12;
4700
25
      // op: cop
4701
25
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4702
25
      Value |= (op & UINT64_C(15)) << 8;
4703
25
      // op: opc1
4704
25
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4705
25
      Value |= (op & UINT64_C(7)) << 21;
4706
25
      // op: opc2
4707
25
      op = getMachineOpValue(MI, MI.getOperand(5), Fixups, STI);
4708
25
      Value |= (op & UINT64_C(7)) << 5;
4709
25
      // op: CRm
4710
25
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4711
25
      Value |= op & UINT64_C(15);
4712
25
      // op: CRn
4713
25
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4714
25
      Value |= (op & UINT64_C(15)) << 16;
4715
25
      break;
4716
25
    }
4717
90
    case ARM::t2MSR_M: {
4718
90
      // op: SYSm
4719
90
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4720
90
      Value |= op & UINT64_C(3072);
4721
90
      Value |= op & UINT64_C(255);
4722
90
      // op: Rn
4723
90
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4724
90
      Value |= (op & UINT64_C(15)) << 16;
4725
90
      break;
4726
25
    }
4727
32
    case ARM::VCVTASD:
4728
32
    case ARM::VCVTAUD:
4729
32
    case ARM::VCVTMSD:
4730
32
    case ARM::VCVTMUD:
4731
32
    case ARM::VCVTNSD:
4732
32
    case ARM::VCVTNUD:
4733
32
    case ARM::VCVTPSD:
4734
32
    case ARM::VCVTPUD: {
4735
32
      // op: Sd
4736
32
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4737
32
      Value |= (op & UINT64_C(1)) << 22;
4738
32
      Value |= (op & UINT64_C(30)) << 11;
4739
32
      // op: Dm
4740
32
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4741
32
      Value |= (op & UINT64_C(16)) << 1;
4742
32
      Value |= op & UINT64_C(15);
4743
32
      break;
4744
32
    }
4745
104
    case ARM::VCVTASH:
4746
104
    case ARM::VCVTASS:
4747
104
    case ARM::VCVTAUH:
4748
104
    case ARM::VCVTAUS:
4749
104
    case ARM::VCVTMSH:
4750
104
    case ARM::VCVTMSS:
4751
104
    case ARM::VCVTMUH:
4752
104
    case ARM::VCVTMUS:
4753
104
    case ARM::VCVTNSH:
4754
104
    case ARM::VCVTNSS:
4755
104
    case ARM::VCVTNUH:
4756
104
    case ARM::VCVTNUS:
4757
104
    case ARM::VCVTPSH:
4758
104
    case ARM::VCVTPSS:
4759
104
    case ARM::VCVTPUH:
4760
104
    case ARM::VCVTPUS:
4761
104
    case ARM::VINSH:
4762
104
    case ARM::VMOVH:
4763
104
    case ARM::VRINTAH:
4764
104
    case ARM::VRINTAS:
4765
104
    case ARM::VRINTMH:
4766
104
    case ARM::VRINTMS:
4767
104
    case ARM::VRINTNH:
4768
104
    case ARM::VRINTNS:
4769
104
    case ARM::VRINTPH:
4770
104
    case ARM::VRINTPS: {
4771
104
      // op: Sd
4772
104
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4773
104
      Value |= (op & UINT64_C(1)) << 22;
4774
104
      Value |= (op & UINT64_C(30)) << 11;
4775
104
      // op: Sm
4776
104
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4777
104
      Value |= (op & UINT64_C(1)) << 5;
4778
104
      Value |= (op & UINT64_C(30)) >> 1;
4779
104
      break;
4780
104
    }
4781
104
    case ARM::VMAXNMH:
4782
48
    case ARM::VMAXNMS:
4783
48
    case ARM::VMINNMH:
4784
48
    case ARM::VMINNMS:
4785
48
    case ARM::VSELEQH:
4786
48
    case ARM::VSELEQS:
4787
48
    case ARM::VSELGEH:
4788
48
    case ARM::VSELGES:
4789
48
    case ARM::VSELGTH:
4790
48
    case ARM::VSELGTS:
4791
48
    case ARM::VSELVSH:
4792
48
    case ARM::VSELVSS: {
4793
48
      // op: Sd
4794
48
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4795
48
      Value |= (op & UINT64_C(1)) << 22;
4796
48
      Value |= (op & UINT64_C(30)) << 11;
4797
48
      // op: Sn
4798
48
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4799
48
      Value |= (op & UINT64_C(30)) << 15;
4800
48
      Value |= (op & UINT64_C(1)) << 7;
4801
48
      // op: Sm
4802
48
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4803
48
      Value |= (op & UINT64_C(1)) << 5;
4804
48
      Value |= (op & UINT64_C(30)) >> 1;
4805
48
      break;
4806
48
    }
4807
48
    case ARM::VDUP16d:
4808
34
    case ARM::VDUP16q:
4809
34
    case ARM::VDUP32d:
4810
34
    case ARM::VDUP32q:
4811
34
    case ARM::VDUP8d:
4812
34
    case ARM::VDUP8q: {
4813
34
      // op: V
4814
34
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4815
34
      Value |= (op & UINT64_C(15)) << 16;
4816
34
      Value |= (op & UINT64_C(16)) << 3;
4817
34
      // op: R
4818
34
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4819
34
      Value |= (op & UINT64_C(15)) << 12;
4820
34
      // op: p
4821
34
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4822
34
      Value |= (op & UINT64_C(15)) << 28;
4823
34
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4824
34
      break;
4825
34
    }
4826
55
    case ARM::VSETLNi32: {
4827
55
      // op: V
4828
55
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4829
55
      Value |= (op & UINT64_C(15)) << 16;
4830
55
      Value |= (op & UINT64_C(16)) << 3;
4831
55
      // op: R
4832
55
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4833
55
      Value |= (op & UINT64_C(15)) << 12;
4834
55
      // op: p
4835
55
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4836
55
      Value |= (op & UINT64_C(15)) << 28;
4837
55
      // op: lane
4838
55
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4839
55
      Value |= (op & UINT64_C(1)) << 21;
4840
55
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4841
55
      break;
4842
34
    }
4843
34
    case ARM::VSETLNi16: {
4844
6
      // op: V
4845
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4846
6
      Value |= (op & UINT64_C(15)) << 16;
4847
6
      Value |= (op & UINT64_C(16)) << 3;
4848
6
      // op: R
4849
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4850
6
      Value |= (op & UINT64_C(15)) << 12;
4851
6
      // op: p
4852
6
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4853
6
      Value |= (op & UINT64_C(15)) << 28;
4854
6
      // op: lane
4855
6
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4856
6
      Value |= (op & UINT64_C(2)) << 20;
4857
6
      Value |= (op & UINT64_C(1)) << 6;
4858
6
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4859
6
      break;
4860
34
    }
4861
34
    case ARM::VSETLNi8: {
4862
6
      // op: V
4863
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4864
6
      Value |= (op & UINT64_C(15)) << 16;
4865
6
      Value |= (op & UINT64_C(16)) << 3;
4866
6
      // op: R
4867
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4868
6
      Value |= (op & UINT64_C(15)) << 12;
4869
6
      // op: p
4870
6
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4871
6
      Value |= (op & UINT64_C(15)) << 28;
4872
6
      // op: lane
4873
6
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4874
6
      Value |= (op & UINT64_C(4)) << 19;
4875
6
      Value |= (op & UINT64_C(3)) << 5;
4876
6
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4877
6
      break;
4878
34
    }
4879
36
    case ARM::VGETLNi32: {
4880
36
      // op: V
4881
36
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4882
36
      Value |= (op & UINT64_C(15)) << 16;
4883
36
      Value |= (op & UINT64_C(16)) << 3;
4884
36
      // op: R
4885
36
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4886
36
      Value |= (op & UINT64_C(15)) << 12;
4887
36
      // op: p
4888
36
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4889
36
      Value |= (op & UINT64_C(15)) << 28;
4890
36
      // op: lane
4891
36
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4892
36
      Value |= (op & UINT64_C(1)) << 21;
4893
36
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4894
36
      break;
4895
34
    }
4896
34
    case ARM::VGETLNs16:
4897
6
    case ARM::VGETLNu16: {
4898
6
      // op: V
4899
6
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4900
6
      Value |= (op & UINT64_C(15)) << 16;
4901
6
      Value |= (op & UINT64_C(16)) << 3;
4902
6
      // op: R
4903
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4904
6
      Value |= (op & UINT64_C(15)) << 12;
4905
6
      // op: p
4906
6
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4907
6
      Value |= (op & UINT64_C(15)) << 28;
4908
6
      // op: lane
4909
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4910
6
      Value |= (op & UINT64_C(2)) << 20;
4911
6
      Value |= (op & UINT64_C(1)) << 6;
4912
6
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4913
6
      break;
4914
6
    }
4915
6
    case ARM::VGETLNs8:
4916
6
    case ARM::VGETLNu8: {
4917
6
      // op: V
4918
6
      op = getMachineOpValue(MI, MI.getOperand(1), Fixups, STI);
4919
6
      Value |= (op & UINT64_C(15)) << 16;
4920
6
      Value |= (op & UINT64_C(16)) << 3;
4921
6
      // op: R
4922
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4923
6
      Value |= (op & UINT64_C(15)) << 12;
4924
6
      // op: p
4925
6
      op = getMachineOpValue(MI, MI.getOperand(3), Fixups, STI);
4926
6
      Value |= (op & UINT64_C(15)) << 28;
4927
6
      // op: lane
4928
6
      op = getMachineOpValue(MI, MI.getOperand(2), Fixups, STI);
4929
6
      Value |= (op & UINT64_C(4)) << 19;
4930
6
      Value |= (op & UINT64_C(3)) << 5;
4931
6
      Value = NEONThumb2DupPostEncoder(MI, Value, STI);
4932
6
      break;
4933
6
    }
4934
6
    case ARM::VLD1LNd8: {
4935
4
      // op: Vd
4936
4
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4937
4
      Value |= (op & UINT64_C(16)) << 18;
4938
4
      Value |= (op & UINT64_C(15)) << 12;
4939
4
      // op: Rn
4940
4
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4941
4
      Value |= (op & UINT64_C(15)) << 16;
4942
4
      // op: lane
4943
4
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4944
4
      Value |= (op & UINT64_C(7)) << 5;
4945
4
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4946
4
      break;
4947
6
    }
4948
34
    case ARM::VLD1d16:
4949
34
    case ARM::VLD1d16T:
4950
34
    case ARM::VLD1d32:
4951
34
    case ARM::VLD1d32T:
4952
34
    case ARM::VLD1d64:
4953
34
    case ARM::VLD1d64T:
4954
34
    case ARM::VLD1d8:
4955
34
    case ARM::VLD1d8T: {
4956
34
      // op: Vd
4957
34
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4958
34
      Value |= (op & UINT64_C(16)) << 18;
4959
34
      Value |= (op & UINT64_C(15)) << 12;
4960
34
      // op: Rn
4961
34
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4962
34
      Value |= (op & UINT64_C(15)) << 16;
4963
34
      Value |= op & UINT64_C(16);
4964
34
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4965
34
      break;
4966
34
    }
4967
34
    case ARM::VLD1LNd16: {
4968
5
      // op: Vd
4969
5
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
4970
5
      Value |= (op & UINT64_C(16)) << 18;
4971
5
      Value |= (op & UINT64_C(15)) << 12;
4972
5
      // op: Rn
4973
5
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
4974
5
      Value |= (op & UINT64_C(15)) << 16;
4975
5
      Value |= op & UINT64_C(48);
4976
5
      // op: lane
4977
5
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
4978
5
      Value |= (op & UINT64_C(3)) << 6;
4979
5
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
4980
5
      break;
4981
34
    }
4982
941
    case ARM::VLD1d16Q:
4983
941
    case ARM::VLD1d32Q:
4984
941
    case ARM::VLD1d64Q:
4985
941
    case ARM::VLD1d8Q:
4986
941
    case ARM::VLD1q16:
4987
941
    case ARM::VLD1q32:
4988
941
    case ARM::VLD1q64:
4989
941
    case ARM::VLD1q8:
4990
941
    case ARM::VLD2b16:
4991
941
    case ARM::VLD2b32:
4992
941
    case ARM::VLD2b8:
4993
941
    case ARM::VLD2d16:
4994
941
    case ARM::VLD2d32:
4995
941
    case ARM::VLD2d8:
4996
941
    case ARM::VLD2q16:
4997
941
    case ARM::VLD2q32:
4998
941
    case ARM::VLD2q8: {
4999
941
      // op: Vd
5000
941
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5001
941
      Value |= (op & UINT64_C(16)) << 18;
5002
941
      Value |= (op & UINT64_C(15)) << 12;
5003
941
      // op: Rn
5004
941
      op = getAddrMode6AddressOpValue(MI, 1, Fixups, STI);
5005
941
      Value |= (op & UINT64_C(15)) << 16;
5006
941
      Value |= op & UINT64_C(48);
5007
941
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5008
941
      break;
5009
941
    }
5010
941
    case ARM::VLD1LNd8_UPD: {
5011
13
      // op: Vd
5012
13
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5013
13
      Value |= (op & UINT64_C(16)) << 18;
5014
13
      Value |= (op & UINT64_C(15)) << 12;
5015
13
      // op: Rn
5016
13
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5017
13
      Value |= (op & UINT64_C(15)) << 16;
5018
13
      // op: Rm
5019
13
      op = getAddrMode6OffsetOpValue(MI, 4, Fixups, STI);
5020
13
      Value |= op & UINT64_C(15);
5021
13
      // op: lane
5022
13
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5023
13
      Value |= (op & UINT64_C(7)) << 5;
5024
13
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5025
13
      break;
5026
941
    }
5027
941
    case ARM::VLD1LNd32_UPD: {
5028
12
      // op: Vd
5029
12
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5030
12
      Value |= (op & UINT64_C(16)) << 18;
5031
12
      Value |= (op & UINT64_C(15)) << 12;
5032
12
      // op: Rn
5033
12
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5034
12
      Value |= (op & UINT64_C(15)) << 16;
5035
12
      Value |= (op & UINT64_C(16)) << 1;
5036
12
      Value |= op & UINT64_C(16);
5037
12
      // op: Rm
5038
12
      op = getAddrMode6OffsetOpValue(MI, 4, Fixups, STI);
5039
12
      Value |= op & UINT64_C(15);
5040
12
      // op: lane
5041
12
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5042
12
      Value |= (op & UINT64_C(1)) << 7;
5043
12
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5044
12
      break;
5045
941
    }
5046
941
    case ARM::VLD1LNd16_UPD: {
5047
19
      // op: Vd
5048
19
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5049
19
      Value |= (op & UINT64_C(16)) << 18;
5050
19
      Value |= (op & UINT64_C(15)) << 12;
5051
19
      // op: Rn
5052
19
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5053
19
      Value |= (op & UINT64_C(15)) << 16;
5054
19
      Value |= op & UINT64_C(16);
5055
19
      // op: Rm
5056
19
      op = getAddrMode6OffsetOpValue(MI, 4, Fixups, STI);
5057
19
      Value |= op & UINT64_C(15);
5058
19
      // op: lane
5059
19
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5060
19
      Value |= (op & UINT64_C(3)) << 6;
5061
19
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5062
19
      break;
5063
941
    }
5064
941
    case ARM::VLD1d16Twb_register:
5065
24
    case ARM::VLD1d16wb_register:
5066
24
    case ARM::VLD1d32Twb_register:
5067
24
    case ARM::VLD1d32wb_register:
5068
24
    case ARM::VLD1d64Twb_register:
5069
24
    case ARM::VLD1d64wb_register:
5070
24
    case ARM::VLD1d8Twb_register:
5071
24
    case ARM::VLD1d8wb_register: {
5072
24
      // op: Vd
5073
24
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5074
24
      Value |= (op & UINT64_C(16)) << 18;
5075
24
      Value |= (op & UINT64_C(15)) << 12;
5076
24
      // op: Rn
5077
24
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5078
24
      Value |= (op & UINT64_C(15)) << 16;
5079
24
      Value |= op & UINT64_C(16);
5080
24
      // op: Rm
5081
24
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
5082
24
      Value |= op & UINT64_C(15);
5083
24
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5084
24
      break;
5085
24
    }
5086
24
    case ARM::VLD2LNd32:
5087
8
    case ARM::VLD2LNq32: {
5088
8
      // op: Vd
5089
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5090
8
      Value |= (op & UINT64_C(16)) << 18;
5091
8
      Value |= (op & UINT64_C(15)) << 12;
5092
8
      // op: Rn
5093
8
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5094
8
      Value |= (op & UINT64_C(15)) << 16;
5095
8
      Value |= op & UINT64_C(16);
5096
8
      // op: lane
5097
8
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5098
8
      Value |= (op & UINT64_C(1)) << 7;
5099
8
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5100
8
      break;
5101
8
    }
5102
8
    case ARM::VLD2LNd16:
5103
8
    case ARM::VLD2LNq16: {
5104
8
      // op: Vd
5105
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5106
8
      Value |= (op & UINT64_C(16)) << 18;
5107
8
      Value |= (op & UINT64_C(15)) << 12;
5108
8
      // op: Rn
5109
8
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5110
8
      Value |= (op & UINT64_C(15)) << 16;
5111
8
      Value |= op & UINT64_C(16);
5112
8
      // op: lane
5113
8
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5114
8
      Value |= (op & UINT64_C(3)) << 6;
5115
8
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5116
8
      break;
5117
8
    }
5118
8
    case ARM::VLD2LNd8: {
5119
5
      // op: Vd
5120
5
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5121
5
      Value |= (op & UINT64_C(16)) << 18;
5122
5
      Value |= (op & UINT64_C(15)) << 12;
5123
5
      // op: Rn
5124
5
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5125
5
      Value |= (op & UINT64_C(15)) << 16;
5126
5
      Value |= op & UINT64_C(16);
5127
5
      // op: lane
5128
5
      op = getMachineOpValue(MI, MI.getOperand(6), Fixups, STI);
5129
5
      Value |= (op & UINT64_C(7)) << 5;
5130
5
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5131
5
      break;
5132
8
    }
5133
72
    case ARM::VLD1d16Twb_fixed:
5134
72
    case ARM::VLD1d16wb_fixed:
5135
72
    case ARM::VLD1d32Twb_fixed:
5136
72
    case ARM::VLD1d32wb_fixed:
5137
72
    case ARM::VLD1d64Twb_fixed:
5138
72
    case ARM::VLD1d64wb_fixed:
5139
72
    case ARM::VLD1d8Twb_fixed:
5140
72
    case ARM::VLD1d8wb_fixed: {
5141
72
      // op: Vd
5142
72
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5143
72
      Value |= (op & UINT64_C(16)) << 18;
5144
72
      Value |= (op & UINT64_C(15)) << 12;
5145
72
      // op: Rn
5146
72
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5147
72
      Value |= (op & UINT64_C(15)) << 16;
5148
72
      Value |= op & UINT64_C(16);
5149
72
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5150
72
      break;
5151
72
    }
5152
233
    case ARM::VLD1d16Qwb_register:
5153
233
    case ARM::VLD1d32Qwb_register:
5154
233
    case ARM::VLD1d64Qwb_register:
5155
233
    case ARM::VLD1d8Qwb_register:
5156
233
    case ARM::VLD1q16wb_register:
5157
233
    case ARM::VLD1q32wb_register:
5158
233
    case ARM::VLD1q64wb_register:
5159
233
    case ARM::VLD1q8wb_register:
5160
233
    case ARM::VLD2b16wb_register:
5161
233
    case ARM::VLD2b32wb_register:
5162
233
    case ARM::VLD2b8wb_register:
5163
233
    case ARM::VLD2d16wb_register:
5164
233
    case ARM::VLD2d32wb_register:
5165
233
    case ARM::VLD2d8wb_register:
5166
233
    case ARM::VLD2q16wb_register:
5167
233
    case ARM::VLD2q32wb_register:
5168
233
    case ARM::VLD2q8wb_register: {
5169
233
      // op: Vd
5170
233
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5171
233
      Value |= (op & UINT64_C(16)) << 18;
5172
233
      Value |= (op & UINT64_C(15)) << 12;
5173
233
      // op: Rn
5174
233
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5175
233
      Value |= (op & UINT64_C(15)) << 16;
5176
233
      Value |= op & UINT64_C(48);
5177
233
      // op: Rm
5178
233
      op = getMachineOpValue(MI, MI.getOperand(4), Fixups, STI);
5179
233
      Value |= op & UINT64_C(15);
5180
233
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5181
233
      break;
5182
233
    }
5183
233
    case ARM::VLD1d16Qwb_fixed:
5184
212
    case ARM::VLD1d32Qwb_fixed:
5185
212
    case ARM::VLD1d64Qwb_fixed:
5186
212
    case ARM::VLD1d8Qwb_fixed:
5187
212
    case ARM::VLD1q16wb_fixed:
5188
212
    case ARM::VLD1q32wb_fixed:
5189
212
    case ARM::VLD1q64wb_fixed:
5190
212
    case ARM::VLD1q8wb_fixed:
5191
212
    case ARM::VLD2b16wb_fixed:
5192
212
    case ARM::VLD2b32wb_fixed:
5193
212
    case ARM::VLD2b8wb_fixed:
5194
212
    case ARM::VLD2d16wb_fixed:
5195
212
    case ARM::VLD2d32wb_fixed:
5196
212
    case ARM::VLD2d8wb_fixed:
5197
212
    case ARM::VLD2q16wb_fixed:
5198
212
    case ARM::VLD2q32wb_fixed:
5199
212
    case ARM::VLD2q8wb_fixed: {
5200
212
      // op: Vd
5201
212
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5202
212
      Value |= (op & UINT64_C(16)) << 18;
5203
212
      Value |= (op & UINT64_C(15)) << 12;
5204
212
      // op: Rn
5205
212
      op = getAddrMode6AddressOpValue(MI, 2, Fixups, STI);
5206
212
      Value |= (op & UINT64_C(15)) << 16;
5207
212
      Value |= op & UINT64_C(48);
5208
212
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5209
212
      break;
5210
212
    }
5211
212
    case ARM::VLD3LNd32:
5212
6
    case ARM::VLD3LNq32: {
5213
6
      // op: Vd
5214
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5215
6
      Value |= (op & UINT64_C(16)) << 18;
5216
6
      Value |= (op & UINT64_C(15)) << 12;
5217
6
      // op: Rn
5218
6
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5219
6
      Value |= (op & UINT64_C(15)) << 16;
5220
6
      // op: lane
5221
6
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5222
6
      Value |= (op & UINT64_C(1)) << 7;
5223
6
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5224
6
      break;
5225
6
    }
5226
6
    case ARM::VLD3LNd16:
5227
6
    case ARM::VLD3LNq16: {
5228
6
      // op: Vd
5229
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5230
6
      Value |= (op & UINT64_C(16)) << 18;
5231
6
      Value |= (op & UINT64_C(15)) << 12;
5232
6
      // op: Rn
5233
6
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5234
6
      Value |= (op & UINT64_C(15)) << 16;
5235
6
      // op: lane
5236
6
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5237
6
      Value |= (op & UINT64_C(3)) << 6;
5238
6
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5239
6
      break;
5240
6
    }
5241
6
    case ARM::VLD3LNd8: {
5242
3
      // op: Vd
5243
3
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5244
3
      Value |= (op & UINT64_C(16)) << 18;
5245
3
      Value |= (op & UINT64_C(15)) << 12;
5246
3
      // op: Rn
5247
3
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5248
3
      Value |= (op & UINT64_C(15)) << 16;
5249
3
      // op: lane
5250
3
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5251
3
      Value |= (op & UINT64_C(7)) << 5;
5252
3
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5253
3
      break;
5254
6
    }
5255
9
    case ARM::VLD2LNd32_UPD:
5256
9
    case ARM::VLD2LNq32_UPD: {
5257
9
      // op: Vd
5258
9
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5259
9
      Value |= (op & UINT64_C(16)) << 18;
5260
9
      Value |= (op & UINT64_C(15)) << 12;
5261
9
      // op: Rn
5262
9
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5263
9
      Value |= (op & UINT64_C(15)) << 16;
5264
9
      Value |= op & UINT64_C(16);
5265
9
      // op: Rm
5266
9
      op = getAddrMode6OffsetOpValue(MI, 5, Fixups, STI);
5267
9
      Value |= op & UINT64_C(15);
5268
9
      // op: lane
5269
9
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5270
9
      Value |= (op & UINT64_C(1)) << 7;
5271
9
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5272
9
      break;
5273
9
    }
5274
9
    case ARM::VLD2LNd16_UPD:
5275
8
    case ARM::VLD2LNq16_UPD: {
5276
8
      // op: Vd
5277
8
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5278
8
      Value |= (op & UINT64_C(16)) << 18;
5279
8
      Value |= (op & UINT64_C(15)) << 12;
5280
8
      // op: Rn
5281
8
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5282
8
      Value |= (op & UINT64_C(15)) << 16;
5283
8
      Value |= op & UINT64_C(16);
5284
8
      // op: Rm
5285
8
      op = getAddrMode6OffsetOpValue(MI, 5, Fixups, STI);
5286
8
      Value |= op & UINT64_C(15);
5287
8
      // op: lane
5288
8
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5289
8
      Value |= (op & UINT64_C(3)) << 6;
5290
8
      Value = NEONThumb2LoadStorePostEncoder(MI, Value, STI);
5291
8
      break;
5292
8
    }
5293
8
    case ARM::VLD2LNd8_UPD: {
5294
6
      // op: Vd
5295
6
      op = getMachineOpValue(MI, MI.getOperand(0), Fixups, STI);
5296
6
      Value |= (op & UINT64_C(16)) << 18;
5297
6
      Value |= (op & UINT64_C(15)) << 12;
5298
6
      // op: Rn
5299
6
      op = getAddrMode6AddressOpValue(MI, 3, Fixups, STI);
5300
6
      Value |= (op & UINT64_C(15)) << 16;
5301
6
      Value |= op & UINT64_C(16);
5302
6
      // op: Rm
5303
6
      op = getAddrMode6OffsetOpValue(MI, 5, Fixups, STI);
5304
6
      Value |= op & UINT64_C(15);
5305
6
      // op: lane
5306
6
      op = getMachineOpValue(MI, MI.getOperand(8), Fixups, STI);
5307