Coverage Report

Created: 2019-03-22 08:08

/Users/buildslave/jenkins/workspace/clang-stage2-coverage-R/clang-build/lib/Target/BPF/BPFGenAsmWriter.inc
Line
Count
Source (jump to first uncovered line)
1
/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2
|*                                                                            *|
3
|* Assembly Writer Source Fragment                                            *|
4
|*                                                                            *|
5
|* Automatically generated file, do not edit!                                 *|
6
|*                                                                            *|
7
\*===----------------------------------------------------------------------===*/
8
9
/// printInstruction - This method is automatically generated by tablegen
10
/// from the instruction set description.
11
2.14k
void BPFInstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
12
2.14k
  static const char AsmStrs[] = {
13
2.14k
  /* 0 */ 'l', 'e', 'a', 9, 0,
14
2.14k
  /* 5 */ 'l', 'd', '_', 'p', 's', 'e', 'u', 'd', 'o', 9, 0,
15
2.14k
  /* 16 */ 'n', 'o', 'p', 9, 0,
16
2.14k
  /* 21 */ '#', 'm', 'e', 'm', 'c', 'p', 'y', 32, 'd', 's', 't', ':', 32, 0,
17
2.14k
  /* 35 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'D', 'O', 'W', 'N', 32, 0,
18
2.14k
  /* 54 */ '#', 32, 'S', 'e', 'l', 'e', 'c', 't', 32, 'P', 'S', 'E', 'U', 'D', 'O', 32, 0,
19
2.14k
  /* 71 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'U', 'P', 32, 0,
20
2.14k
  /* 88 */ 'i', 'f', 32, 0,
21
2.14k
  /* 92 */ 'c', 'a', 'l', 'l', 32, 0,
22
2.14k
  /* 98 */ 'g', 'o', 't', 'o', 32, 0,
23
2.14k
  /* 104 */ 'c', 'a', 'l', 'l', 'x', 32, 0,
24
2.14k
  /* 111 */ 'l', 'o', 'c', 'k', 32, '*', '(', 'u', '3', '2', 32, '*', ')', '(', 0,
25
2.14k
  /* 126 */ 'l', 'o', 'c', 'k', 32, '*', '(', 'u', '6', '4', 32, '*', ')', '(', 0,
26
2.14k
  /* 141 */ '*', '(', 'u', '1', '6', 32, '*', ')', '(', 0,
27
2.14k
  /* 151 */ '*', '(', 'u', '8', 32, '*', ')', '(', 0,
28
2.14k
  /* 160 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
29
2.14k
  /* 191 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
30
2.14k
  /* 215 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
31
2.14k
  /* 240 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
32
2.14k
  /* 263 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
33
2.14k
  /* 286 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
34
2.14k
  /* 308 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
35
2.14k
  /* 321 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
36
2.14k
  /* 328 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
37
2.14k
  /* 338 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
38
2.14k
  /* 348 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
39
2.14k
  /* 363 */ 'r', '0', 32, '=', 32, '*', '(', 'u', '3', '2', 32, '*', ')', 's', 'k', 'b', '[', 0,
40
2.14k
  /* 381 */ 'r', '0', 32, '=', 32, '*', '(', 'u', '1', '6', 32, '*', ')', 's', 'k', 'b', '[', 0,
41
2.14k
  /* 399 */ 'r', '0', 32, '=', 32, '*', '(', 'u', '8', 32, '*', ')', 's', 'k', 'b', '[', 0,
42
2.14k
  /* 416 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
43
2.14k
  /* 430 */ 'e', 'x', 'i', 't', 0,
44
2.14k
  };
45
2.14k
46
2.14k
  static const uint16_t OpInfo0[] = {
47
2.14k
    0U, // PHI
48
2.14k
    0U, // INLINEASM
49
2.14k
    0U, // INLINEASM_BR
50
2.14k
    0U, // CFI_INSTRUCTION
51
2.14k
    0U, // EH_LABEL
52
2.14k
    0U, // GC_LABEL
53
2.14k
    0U, // ANNOTATION_LABEL
54
2.14k
    0U, // KILL
55
2.14k
    0U, // EXTRACT_SUBREG
56
2.14k
    0U, // INSERT_SUBREG
57
2.14k
    0U, // IMPLICIT_DEF
58
2.14k
    0U, // SUBREG_TO_REG
59
2.14k
    0U, // COPY_TO_REGCLASS
60
2.14k
    329U, // DBG_VALUE
61
2.14k
    339U, // DBG_LABEL
62
2.14k
    0U, // REG_SEQUENCE
63
2.14k
    0U, // COPY
64
2.14k
    322U, // BUNDLE
65
2.14k
    349U, // LIFETIME_START
66
2.14k
    309U, // LIFETIME_END
67
2.14k
    0U, // STACKMAP
68
2.14k
    417U, // FENTRY_CALL
69
2.14k
    0U, // PATCHPOINT
70
2.14k
    0U, // LOAD_STACK_GUARD
71
2.14k
    0U, // STATEPOINT
72
2.14k
    0U, // LOCAL_ESCAPE
73
2.14k
    0U, // FAULTING_OP
74
2.14k
    0U, // PATCHABLE_OP
75
2.14k
    241U, // PATCHABLE_FUNCTION_ENTER
76
2.14k
    161U, // PATCHABLE_RET
77
2.14k
    287U, // PATCHABLE_FUNCTION_EXIT
78
2.14k
    264U, // PATCHABLE_TAIL_CALL
79
2.14k
    216U, // PATCHABLE_EVENT_CALL
80
2.14k
    192U, // PATCHABLE_TYPED_EVENT_CALL
81
2.14k
    0U, // ICALL_BRANCH_FUNNEL
82
2.14k
    0U, // G_ADD
83
2.14k
    0U, // G_SUB
84
2.14k
    0U, // G_MUL
85
2.14k
    0U, // G_SDIV
86
2.14k
    0U, // G_UDIV
87
2.14k
    0U, // G_SREM
88
2.14k
    0U, // G_UREM
89
2.14k
    0U, // G_AND
90
2.14k
    0U, // G_OR
91
2.14k
    0U, // G_XOR
92
2.14k
    0U, // G_IMPLICIT_DEF
93
2.14k
    0U, // G_PHI
94
2.14k
    0U, // G_FRAME_INDEX
95
2.14k
    0U, // G_GLOBAL_VALUE
96
2.14k
    0U, // G_EXTRACT
97
2.14k
    0U, // G_UNMERGE_VALUES
98
2.14k
    0U, // G_INSERT
99
2.14k
    0U, // G_MERGE_VALUES
100
2.14k
    0U, // G_BUILD_VECTOR
101
2.14k
    0U, // G_BUILD_VECTOR_TRUNC
102
2.14k
    0U, // G_CONCAT_VECTORS
103
2.14k
    0U, // G_PTRTOINT
104
2.14k
    0U, // G_INTTOPTR
105
2.14k
    0U, // G_BITCAST
106
2.14k
    0U, // G_INTRINSIC_TRUNC
107
2.14k
    0U, // G_INTRINSIC_ROUND
108
2.14k
    0U, // G_LOAD
109
2.14k
    0U, // G_SEXTLOAD
110
2.14k
    0U, // G_ZEXTLOAD
111
2.14k
    0U, // G_STORE
112
2.14k
    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
113
2.14k
    0U, // G_ATOMIC_CMPXCHG
114
2.14k
    0U, // G_ATOMICRMW_XCHG
115
2.14k
    0U, // G_ATOMICRMW_ADD
116
2.14k
    0U, // G_ATOMICRMW_SUB
117
2.14k
    0U, // G_ATOMICRMW_AND
118
2.14k
    0U, // G_ATOMICRMW_NAND
119
2.14k
    0U, // G_ATOMICRMW_OR
120
2.14k
    0U, // G_ATOMICRMW_XOR
121
2.14k
    0U, // G_ATOMICRMW_MAX
122
2.14k
    0U, // G_ATOMICRMW_MIN
123
2.14k
    0U, // G_ATOMICRMW_UMAX
124
2.14k
    0U, // G_ATOMICRMW_UMIN
125
2.14k
    0U, // G_BRCOND
126
2.14k
    0U, // G_BRINDIRECT
127
2.14k
    0U, // G_INTRINSIC
128
2.14k
    0U, // G_INTRINSIC_W_SIDE_EFFECTS
129
2.14k
    0U, // G_ANYEXT
130
2.14k
    0U, // G_TRUNC
131
2.14k
    0U, // G_CONSTANT
132
2.14k
    0U, // G_FCONSTANT
133
2.14k
    0U, // G_VASTART
134
2.14k
    0U, // G_VAARG
135
2.14k
    0U, // G_SEXT
136
2.14k
    0U, // G_ZEXT
137
2.14k
    0U, // G_SHL
138
2.14k
    0U, // G_LSHR
139
2.14k
    0U, // G_ASHR
140
2.14k
    0U, // G_ICMP
141
2.14k
    0U, // G_FCMP
142
2.14k
    0U, // G_SELECT
143
2.14k
    0U, // G_UADDO
144
2.14k
    0U, // G_UADDE
145
2.14k
    0U, // G_USUBO
146
2.14k
    0U, // G_USUBE
147
2.14k
    0U, // G_SADDO
148
2.14k
    0U, // G_SADDE
149
2.14k
    0U, // G_SSUBO
150
2.14k
    0U, // G_SSUBE
151
2.14k
    0U, // G_UMULO
152
2.14k
    0U, // G_SMULO
153
2.14k
    0U, // G_UMULH
154
2.14k
    0U, // G_SMULH
155
2.14k
    0U, // G_FADD
156
2.14k
    0U, // G_FSUB
157
2.14k
    0U, // G_FMUL
158
2.14k
    0U, // G_FMA
159
2.14k
    0U, // G_FDIV
160
2.14k
    0U, // G_FREM
161
2.14k
    0U, // G_FPOW
162
2.14k
    0U, // G_FEXP
163
2.14k
    0U, // G_FEXP2
164
2.14k
    0U, // G_FLOG
165
2.14k
    0U, // G_FLOG2
166
2.14k
    0U, // G_FLOG10
167
2.14k
    0U, // G_FNEG
168
2.14k
    0U, // G_FPEXT
169
2.14k
    0U, // G_FPTRUNC
170
2.14k
    0U, // G_FPTOSI
171
2.14k
    0U, // G_FPTOUI
172
2.14k
    0U, // G_SITOFP
173
2.14k
    0U, // G_UITOFP
174
2.14k
    0U, // G_FABS
175
2.14k
    0U, // G_FCANONICALIZE
176
2.14k
    0U, // G_GEP
177
2.14k
    0U, // G_PTR_MASK
178
2.14k
    0U, // G_BR
179
2.14k
    0U, // G_INSERT_VECTOR_ELT
180
2.14k
    0U, // G_EXTRACT_VECTOR_ELT
181
2.14k
    0U, // G_SHUFFLE_VECTOR
182
2.14k
    0U, // G_CTTZ
183
2.14k
    0U, // G_CTTZ_ZERO_UNDEF
184
2.14k
    0U, // G_CTLZ
185
2.14k
    0U, // G_CTLZ_ZERO_UNDEF
186
2.14k
    0U, // G_CTPOP
187
2.14k
    0U, // G_BSWAP
188
2.14k
    0U, // G_FCEIL
189
2.14k
    0U, // G_FCOS
190
2.14k
    0U, // G_FSIN
191
2.14k
    0U, // G_FSQRT
192
2.14k
    0U, // G_FFLOOR
193
2.14k
    0U, // G_ADDRSPACE_CAST
194
2.14k
    0U, // G_BLOCK_ADDR
195
2.14k
    548U, // ADJCALLSTACKDOWN
196
2.14k
    584U, // ADJCALLSTACKUP
197
2.14k
    4630U,  // MEMCPY
198
2.14k
    8759U,  // Select
199
2.14k
    8759U,  // Select_32
200
2.14k
    8759U,  // Select_32_64
201
2.14k
    8759U,  // Select_64_32
202
2.14k
    8759U,  // Select_Ri
203
2.14k
    8759U,  // Select_Ri_32
204
2.14k
    8759U,  // Select_Ri_32_64
205
2.14k
    8759U,  // Select_Ri_64_32
206
2.14k
    12805U, // ADD_ri
207
2.14k
    12805U, // ADD_ri_32
208
2.14k
    12805U, // ADD_rr
209
2.14k
    12805U, // ADD_rr_32
210
2.14k
    16901U, // AND_ri
211
2.14k
    16901U, // AND_ri_32
212
2.14k
    16901U, // AND_rr
213
2.14k
    16901U, // AND_rr_32
214
2.14k
    20997U, // BE16
215
2.14k
    25093U, // BE32
216
2.14k
    29189U, // BE64
217
2.14k
    33285U, // DIV_ri
218
2.14k
    33285U, // DIV_ri_32
219
2.14k
    33285U, // DIV_rr
220
2.14k
    33285U, // DIV_rr_32
221
2.14k
    37377U, // FI_ri
222
2.14k
    41565U, // JAL
223
2.14k
    41577U, // JALX
224
2.14k
    45657U, // JEQ_ri
225
2.14k
    45657U, // JEQ_ri_32
226
2.14k
    45657U, // JEQ_rr
227
2.14k
    45657U, // JEQ_rr_32
228
2.14k
    1123U,  // JMP
229
2.14k
    49753U, // JNE_ri
230
2.14k
    49753U, // JNE_ri_32
231
2.14k
    49753U, // JNE_rr
232
2.14k
    49753U, // JNE_rr_32
233
2.14k
    53849U, // JSGE_ri
234
2.14k
    53849U, // JSGE_ri_32
235
2.14k
    53849U, // JSGE_rr
236
2.14k
    53849U, // JSGE_rr_32
237
2.14k
    57945U, // JSGT_ri
238
2.14k
    57945U, // JSGT_ri_32
239
2.14k
    57945U, // JSGT_rr
240
2.14k
    57945U, // JSGT_rr_32
241
2.14k
    62041U, // JSLE_ri
242
2.14k
    62041U, // JSLE_ri_32
243
2.14k
    62041U, // JSLE_rr
244
2.14k
    62041U, // JSLE_rr_32
245
2.14k
    601U, // JSLT_ri
246
2.14k
    601U, // JSLT_ri_32
247
2.14k
    601U, // JSLT_rr
248
2.14k
    601U, // JSLT_rr_32
249
2.14k
    4697U,  // JUGE_ri
250
2.14k
    4697U,  // JUGE_ri_32
251
2.14k
    4697U,  // JUGE_rr
252
2.14k
    4697U,  // JUGE_rr_32
253
2.14k
    8793U,  // JUGT_ri
254
2.14k
    8793U,  // JUGT_ri_32
255
2.14k
    8793U,  // JUGT_rr
256
2.14k
    8793U,  // JUGT_rr_32
257
2.14k
    12889U, // JULE_ri
258
2.14k
    12889U, // JULE_ri_32
259
2.14k
    12889U, // JULE_rr
260
2.14k
    12889U, // JULE_rr_32
261
2.14k
    16985U, // JULT_ri
262
2.14k
    16985U, // JULT_ri_32
263
2.14k
    16985U, // JULT_rr
264
2.14k
    16985U, // JULT_rr_32
265
2.14k
    20997U, // LDB
266
2.14k
    20997U, // LDB32
267
2.14k
    25093U, // LDD
268
2.14k
    29189U, // LDH
269
2.14k
    29189U, // LDH32
270
2.14k
    33285U, // LDW
271
2.14k
    33285U, // LDW32
272
2.14k
    1936U,  // LD_ABS_B
273
2.14k
    1918U,  // LD_ABS_H
274
2.14k
    1900U,  // LD_ABS_W
275
2.14k
    1936U,  // LD_IND_B
276
2.14k
    1918U,  // LD_IND_H
277
2.14k
    1900U,  // LD_IND_W
278
2.14k
    8709U,  // LD_imm64
279
2.14k
    37382U, // LD_pseudo
280
2.14k
    37381U, // LE16
281
2.14k
    41477U, // LE32
282
2.14k
    45573U, // LE64
283
2.14k
    8709U,  // MOV_32_64
284
2.14k
    8709U,  // MOV_ri
285
2.14k
    8709U,  // MOV_ri_32
286
2.14k
    8709U,  // MOV_rr
287
2.14k
    8709U,  // MOV_rr_32
288
2.14k
    49669U, // MUL_ri
289
2.14k
    49669U, // MUL_ri_32
290
2.14k
    49669U, // MUL_rr
291
2.14k
    49669U, // MUL_rr_32
292
2.14k
    53765U, // NEG_32
293
2.14k
    53765U, // NEG_64
294
2.14k
    41489U, // NOP
295
2.14k
    57861U, // OR_ri
296
2.14k
    57861U, // OR_ri_32
297
2.14k
    57861U, // OR_rr
298
2.14k
    57861U, // OR_rr_32
299
2.14k
    431U, // RET
300
2.14k
    61957U, // SLL_ri
301
2.14k
    61957U, // SLL_ri_32
302
2.14k
    61957U, // SLL_rr
303
2.14k
    61957U, // SLL_rr_32
304
2.14k
    517U, // SRA_ri
305
2.14k
    517U, // SRA_ri_32
306
2.14k
    517U, // SRA_rr
307
2.14k
    517U, // SRA_rr_32
308
2.14k
    4613U,  // SRL_ri
309
2.14k
    4613U,  // SRL_ri_32
310
2.14k
    4613U,  // SRL_rr
311
2.14k
    4613U,  // SRL_rr_32
312
2.14k
    10392U, // STB
313
2.14k
    10392U, // STB32
314
2.14k
    10372U, // STD
315
2.14k
    10382U, // STH
316
2.14k
    10382U, // STH32
317
2.14k
    10357U, // STW
318
2.14k
    10357U, // STW32
319
2.14k
    12805U, // SUB_ri
320
2.14k
    12805U, // SUB_ri_32
321
2.14k
    12805U, // SUB_rr
322
2.14k
    12805U, // SUB_rr_32
323
2.14k
    18559U, // XADDD
324
2.14k
    18544U, // XADDW
325
2.14k
    18544U, // XADDW32
326
2.14k
    20997U, // XOR_ri
327
2.14k
    20997U, // XOR_ri_32
328
2.14k
    20997U, // XOR_rr
329
2.14k
    20997U, // XOR_rr_32
330
2.14k
  };
331
2.14k
332
2.14k
  static const uint8_t OpInfo1[] = {
333
2.14k
    0U, // PHI
334
2.14k
    0U, // INLINEASM
335
2.14k
    0U, // INLINEASM_BR
336
2.14k
    0U, // CFI_INSTRUCTION
337
2.14k
    0U, // EH_LABEL
338
2.14k
    0U, // GC_LABEL
339
2.14k
    0U, // ANNOTATION_LABEL
340
2.14k
    0U, // KILL
341
2.14k
    0U, // EXTRACT_SUBREG
342
2.14k
    0U, // INSERT_SUBREG
343
2.14k
    0U, // IMPLICIT_DEF
344
2.14k
    0U, // SUBREG_TO_REG
345
2.14k
    0U, // COPY_TO_REGCLASS
346
2.14k
    0U, // DBG_VALUE
347
2.14k
    0U, // DBG_LABEL
348
2.14k
    0U, // REG_SEQUENCE
349
2.14k
    0U, // COPY
350
2.14k
    0U, // BUNDLE
351
2.14k
    0U, // LIFETIME_START
352
2.14k
    0U, // LIFETIME_END
353
2.14k
    0U, // STACKMAP
354
2.14k
    0U, // FENTRY_CALL
355
2.14k
    0U, // PATCHPOINT
356
2.14k
    0U, // LOAD_STACK_GUARD
357
2.14k
    0U, // STATEPOINT
358
2.14k
    0U, // LOCAL_ESCAPE
359
2.14k
    0U, // FAULTING_OP
360
2.14k
    0U, // PATCHABLE_OP
361
2.14k
    0U, // PATCHABLE_FUNCTION_ENTER
362
2.14k
    0U, // PATCHABLE_RET
363
2.14k
    0U, // PATCHABLE_FUNCTION_EXIT
364
2.14k
    0U, // PATCHABLE_TAIL_CALL
365
2.14k
    0U, // PATCHABLE_EVENT_CALL
366
2.14k
    0U, // PATCHABLE_TYPED_EVENT_CALL
367
2.14k
    0U, // ICALL_BRANCH_FUNNEL
368
2.14k
    0U, // G_ADD
369
2.14k
    0U, // G_SUB
370
2.14k
    0U, // G_MUL
371
2.14k
    0U, // G_SDIV
372
2.14k
    0U, // G_UDIV
373
2.14k
    0U, // G_SREM
374
2.14k
    0U, // G_UREM
375
2.14k
    0U, // G_AND
376
2.14k
    0U, // G_OR
377
2.14k
    0U, // G_XOR
378
2.14k
    0U, // G_IMPLICIT_DEF
379
2.14k
    0U, // G_PHI
380
2.14k
    0U, // G_FRAME_INDEX
381
2.14k
    0U, // G_GLOBAL_VALUE
382
2.14k
    0U, // G_EXTRACT
383
2.14k
    0U, // G_UNMERGE_VALUES
384
2.14k
    0U, // G_INSERT
385
2.14k
    0U, // G_MERGE_VALUES
386
2.14k
    0U, // G_BUILD_VECTOR
387
2.14k
    0U, // G_BUILD_VECTOR_TRUNC
388
2.14k
    0U, // G_CONCAT_VECTORS
389
2.14k
    0U, // G_PTRTOINT
390
2.14k
    0U, // G_INTTOPTR
391
2.14k
    0U, // G_BITCAST
392
2.14k
    0U, // G_INTRINSIC_TRUNC
393
2.14k
    0U, // G_INTRINSIC_ROUND
394
2.14k
    0U, // G_LOAD
395
2.14k
    0U, // G_SEXTLOAD
396
2.14k
    0U, // G_ZEXTLOAD
397
2.14k
    0U, // G_STORE
398
2.14k
    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
399
2.14k
    0U, // G_ATOMIC_CMPXCHG
400
2.14k
    0U, // G_ATOMICRMW_XCHG
401
2.14k
    0U, // G_ATOMICRMW_ADD
402
2.14k
    0U, // G_ATOMICRMW_SUB
403
2.14k
    0U, // G_ATOMICRMW_AND
404
2.14k
    0U, // G_ATOMICRMW_NAND
405
2.14k
    0U, // G_ATOMICRMW_OR
406
2.14k
    0U, // G_ATOMICRMW_XOR
407
2.14k
    0U, // G_ATOMICRMW_MAX
408
2.14k
    0U, // G_ATOMICRMW_MIN
409
2.14k
    0U, // G_ATOMICRMW_UMAX
410
2.14k
    0U, // G_ATOMICRMW_UMIN
411
2.14k
    0U, // G_BRCOND
412
2.14k
    0U, // G_BRINDIRECT
413
2.14k
    0U, // G_INTRINSIC
414
2.14k
    0U, // G_INTRINSIC_W_SIDE_EFFECTS
415
2.14k
    0U, // G_ANYEXT
416
2.14k
    0U, // G_TRUNC
417
2.14k
    0U, // G_CONSTANT
418
2.14k
    0U, // G_FCONSTANT
419
2.14k
    0U, // G_VASTART
420
2.14k
    0U, // G_VAARG
421
2.14k
    0U, // G_SEXT
422
2.14k
    0U, // G_ZEXT
423
2.14k
    0U, // G_SHL
424
2.14k
    0U, // G_LSHR
425
2.14k
    0U, // G_ASHR
426
2.14k
    0U, // G_ICMP
427
2.14k
    0U, // G_FCMP
428
2.14k
    0U, // G_SELECT
429
2.14k
    0U, // G_UADDO
430
2.14k
    0U, // G_UADDE
431
2.14k
    0U, // G_USUBO
432
2.14k
    0U, // G_USUBE
433
2.14k
    0U, // G_SADDO
434
2.14k
    0U, // G_SADDE
435
2.14k
    0U, // G_SSUBO
436
2.14k
    0U, // G_SSUBE
437
2.14k
    0U, // G_UMULO
438
2.14k
    0U, // G_SMULO
439
2.14k
    0U, // G_UMULH
440
2.14k
    0U, // G_SMULH
441
2.14k
    0U, // G_FADD
442
2.14k
    0U, // G_FSUB
443
2.14k
    0U, // G_FMUL
444
2.14k
    0U, // G_FMA
445
2.14k
    0U, // G_FDIV
446
2.14k
    0U, // G_FREM
447
2.14k
    0U, // G_FPOW
448
2.14k
    0U, // G_FEXP
449
2.14k
    0U, // G_FEXP2
450
2.14k
    0U, // G_FLOG
451
2.14k
    0U, // G_FLOG2
452
2.14k
    0U, // G_FLOG10
453
2.14k
    0U, // G_FNEG
454
2.14k
    0U, // G_FPEXT
455
2.14k
    0U, // G_FPTRUNC
456
2.14k
    0U, // G_FPTOSI
457
2.14k
    0U, // G_FPTOUI
458
2.14k
    0U, // G_SITOFP
459
2.14k
    0U, // G_UITOFP
460
2.14k
    0U, // G_FABS
461
2.14k
    0U, // G_FCANONICALIZE
462
2.14k
    0U, // G_GEP
463
2.14k
    0U, // G_PTR_MASK
464
2.14k
    0U, // G_BR
465
2.14k
    0U, // G_INSERT_VECTOR_ELT
466
2.14k
    0U, // G_EXTRACT_VECTOR_ELT
467
2.14k
    0U, // G_SHUFFLE_VECTOR
468
2.14k
    0U, // G_CTTZ
469
2.14k
    0U, // G_CTTZ_ZERO_UNDEF
470
2.14k
    0U, // G_CTLZ
471
2.14k
    0U, // G_CTLZ_ZERO_UNDEF
472
2.14k
    0U, // G_CTPOP
473
2.14k
    0U, // G_BSWAP
474
2.14k
    0U, // G_FCEIL
475
2.14k
    0U, // G_FCOS
476
2.14k
    0U, // G_FSIN
477
2.14k
    0U, // G_FSQRT
478
2.14k
    0U, // G_FFLOOR
479
2.14k
    0U, // G_ADDRSPACE_CAST
480
2.14k
    0U, // G_BLOCK_ADDR
481
2.14k
    0U, // ADJCALLSTACKDOWN
482
2.14k
    0U, // ADJCALLSTACKUP
483
2.14k
    0U, // MEMCPY
484
2.14k
    0U, // Select
485
2.14k
    0U, // Select_32
486
2.14k
    0U, // Select_32_64
487
2.14k
    0U, // Select_64_32
488
2.14k
    0U, // Select_Ri
489
2.14k
    0U, // Select_Ri_32
490
2.14k
    0U, // Select_Ri_32_64
491
2.14k
    0U, // Select_Ri_64_32
492
2.14k
    0U, // ADD_ri
493
2.14k
    0U, // ADD_ri_32
494
2.14k
    0U, // ADD_rr
495
2.14k
    0U, // ADD_rr_32
496
2.14k
    0U, // AND_ri
497
2.14k
    0U, // AND_ri_32
498
2.14k
    0U, // AND_rr
499
2.14k
    0U, // AND_rr_32
500
2.14k
    0U, // BE16
501
2.14k
    0U, // BE32
502
2.14k
    0U, // BE64
503
2.14k
    0U, // DIV_ri
504
2.14k
    0U, // DIV_ri_32
505
2.14k
    0U, // DIV_rr
506
2.14k
    0U, // DIV_rr_32
507
2.14k
    4U, // FI_ri
508
2.14k
    0U, // JAL
509
2.14k
    0U, // JALX
510
2.14k
    0U, // JEQ_ri
511
2.14k
    0U, // JEQ_ri_32
512
2.14k
    0U, // JEQ_rr
513
2.14k
    0U, // JEQ_rr_32
514
2.14k
    0U, // JMP
515
2.14k
    0U, // JNE_ri
516
2.14k
    0U, // JNE_ri_32
517
2.14k
    0U, // JNE_rr
518
2.14k
    0U, // JNE_rr_32
519
2.14k
    0U, // JSGE_ri
520
2.14k
    0U, // JSGE_ri_32
521
2.14k
    0U, // JSGE_rr
522
2.14k
    0U, // JSGE_rr_32
523
2.14k
    0U, // JSGT_ri
524
2.14k
    0U, // JSGT_ri_32
525
2.14k
    0U, // JSGT_rr
526
2.14k
    0U, // JSGT_rr_32
527
2.14k
    0U, // JSLE_ri
528
2.14k
    0U, // JSLE_ri_32
529
2.14k
    0U, // JSLE_rr
530
2.14k
    0U, // JSLE_rr_32
531
2.14k
    1U, // JSLT_ri
532
2.14k
    1U, // JSLT_ri_32
533
2.14k
    1U, // JSLT_rr
534
2.14k
    1U, // JSLT_rr_32
535
2.14k
    1U, // JUGE_ri
536
2.14k
    1U, // JUGE_ri_32
537
2.14k
    1U, // JUGE_rr
538
2.14k
    1U, // JUGE_rr_32
539
2.14k
    1U, // JUGT_ri
540
2.14k
    1U, // JUGT_ri_32
541
2.14k
    1U, // JUGT_rr
542
2.14k
    1U, // JUGT_rr_32
543
2.14k
    1U, // JULE_ri
544
2.14k
    1U, // JULE_ri_32
545
2.14k
    1U, // JULE_rr
546
2.14k
    1U, // JULE_rr_32
547
2.14k
    1U, // JULT_ri
548
2.14k
    1U, // JULT_ri_32
549
2.14k
    1U, // JULT_rr
550
2.14k
    1U, // JULT_rr_32
551
2.14k
    1U, // LDB
552
2.14k
    1U, // LDB32
553
2.14k
    1U, // LDD
554
2.14k
    1U, // LDH
555
2.14k
    1U, // LDH32
556
2.14k
    1U, // LDW
557
2.14k
    1U, // LDW32
558
2.14k
    0U, // LD_ABS_B
559
2.14k
    0U, // LD_ABS_H
560
2.14k
    0U, // LD_ABS_W
561
2.14k
    0U, // LD_IND_B
562
2.14k
    0U, // LD_IND_H
563
2.14k
    0U, // LD_IND_W
564
2.14k
    8U, // LD_imm64
565
2.14k
    16U,  // LD_pseudo
566
2.14k
    1U, // LE16
567
2.14k
    1U, // LE32
568
2.14k
    1U, // LE64
569
2.14k
    32U,  // MOV_32_64
570
2.14k
    32U,  // MOV_ri
571
2.14k
    32U,  // MOV_ri_32
572
2.14k
    32U,  // MOV_rr
573
2.14k
    32U,  // MOV_rr_32
574
2.14k
    1U, // MUL_ri
575
2.14k
    1U, // MUL_ri_32
576
2.14k
    1U, // MUL_rr
577
2.14k
    1U, // MUL_rr_32
578
2.14k
    1U, // NEG_32
579
2.14k
    1U, // NEG_64
580
2.14k
    0U, // NOP
581
2.14k
    1U, // OR_ri
582
2.14k
    1U, // OR_ri_32
583
2.14k
    1U, // OR_rr
584
2.14k
    1U, // OR_rr_32
585
2.14k
    0U, // RET
586
2.14k
    1U, // SLL_ri
587
2.14k
    1U, // SLL_ri_32
588
2.14k
    1U, // SLL_rr
589
2.14k
    1U, // SLL_rr_32
590
2.14k
    2U, // SRA_ri
591
2.14k
    2U, // SRA_ri_32
592
2.14k
    2U, // SRA_rr
593
2.14k
    2U, // SRA_rr_32
594
2.14k
    2U, // SRL_ri
595
2.14k
    2U, // SRL_ri_32
596
2.14k
    2U, // SRL_rr
597
2.14k
    2U, // SRL_rr_32
598
2.14k
    2U, // STB
599
2.14k
    2U, // STB32
600
2.14k
    2U, // STD
601
2.14k
    2U, // STH
602
2.14k
    2U, // STH32
603
2.14k
    2U, // STW
604
2.14k
    2U, // STW32
605
2.14k
    2U, // SUB_ri
606
2.14k
    2U, // SUB_ri_32
607
2.14k
    2U, // SUB_rr
608
2.14k
    2U, // SUB_rr_32
609
2.14k
    2U, // XADDD
610
2.14k
    2U, // XADDW
611
2.14k
    2U, // XADDW32
612
2.14k
    2U, // XOR_ri
613
2.14k
    2U, // XOR_ri_32
614
2.14k
    2U, // XOR_rr
615
2.14k
    2U, // XOR_rr_32
616
2.14k
  };
617
2.14k
618
2.14k
  O << "\t";
619
2.14k
620
2.14k
  // Emit the opcode for the instruction.
621
2.14k
  uint32_t Bits = 0;
622
2.14k
  Bits |= OpInfo0[MI->getOpcode()] << 0;
623
2.14k
  Bits |= OpInfo1[MI->getOpcode()] << 16;
624
2.14k
  assert(Bits != 0 && "Cannot print this instruction.");
625
2.14k
  O << AsmStrs+(Bits & 511)-1;
626
2.14k
627
2.14k
628
2.14k
  // Fragment 0 encoded into 3 bits for 5 unique commands.
629
2.14k
  switch ((Bits >> 9) & 7) {
630
2.14k
  
default: 0
llvm_unreachable0
("Invalid command number.");
631
2.14k
  case 0:
632
250
    // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
633
250
    return;
634
2.14k
    
break0
;
635
2.14k
  case 1:
636
1.56k
    // ADJCALLSTACKDOWN, ADJCALLSTACKUP, MEMCPY, Select, Select_32, Select_32...
637
1.56k
    printOperand(MI, 0, O);
638
1.56k
    break;
639
2.14k
  case 2:
640
21
    // JMP
641
21
    printBrTargetOperand(MI, 0, O);
642
21
    return;
643
2.14k
    
break0
;
644
2.14k
  case 3:
645
74
    // LD_ABS_B, LD_ABS_H, LD_ABS_W, LD_IND_B, LD_IND_H, LD_IND_W
646
74
    printOperand(MI, 1, O);
647
74
    O << ']';
648
74
    return;
649
2.14k
    
break0
;
650
2.14k
  case 4:
651
231
    // STB, STB32, STD, STH, STH32, STW, STW32, XADDD, XADDW, XADDW32
652
231
    printMemOperand(MI, 1, O);
653
231
    break;
654
1.80k
  }
655
1.80k
656
1.80k
657
1.80k
  // Fragment 1 encoded into 6 bits for 38 unique commands.
658
1.80k
  switch ((Bits >> 12) & 63) {
659
1.80k
  
default: 0
llvm_unreachable0
("Invalid command number.");
660
1.80k
  case 0:
661
0
    // ADJCALLSTACKDOWN, ADJCALLSTACKUP
662
0
    O << ' ';
663
0
    printOperand(MI, 1, O);
664
0
    return;
665
1.80k
    
break0
;
666
1.80k
  case 1:
667
0
    // MEMCPY
668
0
    O << ", src: ";
669
0
    printOperand(MI, 1, O);
670
0
    O << ", len: ";
671
0
    printOperand(MI, 2, O);
672
0
    O << ", align: ";
673
0
    printOperand(MI, 3, O);
674
0
    return;
675
1.80k
    
break0
;
676
1.80k
  case 2:
677
612
    // Select, Select_32, Select_32_64, Select_64_32, Select_Ri, Select_Ri_32...
678
612
    O << " = ";
679
612
    break;
680
1.80k
  case 3:
681
138
    // ADD_ri, ADD_ri_32, ADD_rr, ADD_rr_32
682
138
    O << " += ";
683
138
    printOperand(MI, 2, O);
684
138
    return;
685
1.80k
    
break0
;
686
1.80k
  case 4:
687
70
    // AND_ri, AND_ri_32, AND_rr, AND_rr_32
688
70
    O << " &= ";
689
70
    printOperand(MI, 2, O);
690
70
    return;
691
1.80k
    
break0
;
692
1.80k
  case 5:
693
4
    // BE16
694
4
    O << " = be16 ";
695
4
    printOperand(MI, 1, O);
696
4
    return;
697
1.80k
    
break0
;
698
1.80k
  case 6:
699
4
    // BE32
700
4
    O << " = be32 ";
701
4
    printOperand(MI, 1, O);
702
4
    return;
703
1.80k
    
break0
;
704
1.80k
  case 7:
705
4
    // BE64
706
4
    O << " = be64 ";
707
4
    printOperand(MI, 1, O);
708
4
    return;
709
1.80k
    
break0
;
710
1.80k
  case 8:
711
11
    // DIV_ri, DIV_ri_32, DIV_rr, DIV_rr_32
712
11
    O << " /= ";
713
11
    printOperand(MI, 2, O);
714
11
    return;
715
1.80k
    
break0
;
716
1.80k
  case 9:
717
4
    // FI_ri, LD_pseudo
718
4
    O << ", ";
719
4
    break;
720
1.80k
  case 10:
721
45
    // JAL, JALX, NOP
722
45
    return;
723
1.80k
    
break0
;
724
1.80k
  case 11:
725
46
    // JEQ_ri, JEQ_ri_32, JEQ_rr, JEQ_rr_32
726
46
    O << " == ";
727
46
    printOperand(MI, 1, O);
728
46
    O << " goto ";
729
46
    printBrTargetOperand(MI, 2, O);
730
46
    return;
731
1.80k
    
break0
;
732
1.80k
  case 12:
733
37
    // JNE_ri, JNE_ri_32, JNE_rr, JNE_rr_32
734
37
    O << " != ";
735
37
    printOperand(MI, 1, O);
736
37
    O << " goto ";
737
37
    printBrTargetOperand(MI, 2, O);
738
37
    return;
739
1.80k
    
break0
;
740
1.80k
  case 13:
741
14
    // JSGE_ri, JSGE_ri_32, JSGE_rr, JSGE_rr_32
742
14
    O << " s>= ";
743
14
    printOperand(MI, 1, O);
744
14
    O << " goto ";
745
14
    printBrTargetOperand(MI, 2, O);
746
14
    return;
747
1.80k
    
break0
;
748
1.80k
  case 14:
749
21
    // JSGT_ri, JSGT_ri_32, JSGT_rr, JSGT_rr_32
750
21
    O << " s> ";
751
21
    printOperand(MI, 1, O);
752
21
    O << " goto ";
753
21
    printBrTargetOperand(MI, 2, O);
754
21
    return;
755
1.80k
    
break0
;
756
1.80k
  case 15:
757
9
    // JSLE_ri, JSLE_ri_32, JSLE_rr, JSLE_rr_32
758
9
    O << " s<= ";
759
9
    printOperand(MI, 1, O);
760
9
    O << " goto ";
761
9
    printBrTargetOperand(MI, 2, O);
762
9
    return;
763
1.80k
    
break0
;
764
1.80k
  case 16:
765
10
    // JSLT_ri, JSLT_ri_32, JSLT_rr, JSLT_rr_32
766
10
    O << " s< ";
767
10
    printOperand(MI, 1, O);
768
10
    O << " goto ";
769
10
    printBrTargetOperand(MI, 2, O);
770
10
    return;
771
1.80k
    
break0
;
772
1.80k
  case 17:
773
11
    // JUGE_ri, JUGE_ri_32, JUGE_rr, JUGE_rr_32
774
11
    O << " >= ";
775
11
    printOperand(MI, 1, O);
776
11
    O << " goto ";
777
11
    printBrTargetOperand(MI, 2, O);
778
11
    return;
779
1.80k
    
break0
;
780
1.80k
  case 18:
781
18
    // JUGT_ri, JUGT_ri_32, JUGT_rr, JUGT_rr_32
782
18
    O << " > ";
783
18
    printOperand(MI, 1, O);
784
18
    O << " goto ";
785
18
    printBrTargetOperand(MI, 2, O);
786
18
    return;
787
1.80k
    
break0
;
788
1.80k
  case 19:
789
9
    // JULE_ri, JULE_ri_32, JULE_rr, JULE_rr_32
790
9
    O << " <= ";
791
9
    printOperand(MI, 1, O);
792
9
    O << " goto ";
793
9
    printBrTargetOperand(MI, 2, O);
794
9
    return;
795
1.80k
    
break0
;
796
1.80k
  case 20:
797
10
    // JULT_ri, JULT_ri_32, JULT_rr, JULT_rr_32
798
10
    O << " < ";
799
10
    printOperand(MI, 1, O);
800
10
    O << " goto ";
801
10
    printBrTargetOperand(MI, 2, O);
802
10
    return;
803
1.80k
    
break0
;
804
1.80k
  case 21:
805
51
    // LDB, LDB32
806
51
    O << " = *(u8 *)(";
807
51
    printMemOperand(MI, 1, O);
808
51
    O << ')';
809
51
    return;
810
1.80k
    
break0
;
811
1.80k
  case 22:
812
48
    // LDD
813
48
    O << " = *(u64 *)(";
814
48
    printMemOperand(MI, 1, O);
815
48
    O << ')';
816
48
    return;
817
1.80k
    
break0
;
818
1.80k
  case 23:
819
41
    // LDH, LDH32
820
41
    O << " = *(u16 *)(";
821
41
    printMemOperand(MI, 1, O);
822
41
    O << ')';
823
41
    return;
824
1.80k
    
break0
;
825
1.80k
  case 24:
826
39
    // LDW, LDW32
827
39
    O << " = *(u32 *)(";
828
39
    printMemOperand(MI, 1, O);
829
39
    O << ')';
830
39
    return;
831
1.80k
    
break0
;
832
1.80k
  case 25:
833
2
    // LE16
834
2
    O << " = le16 ";
835
2
    printOperand(MI, 1, O);
836
2
    return;
837
1.80k
    
break0
;
838
1.80k
  case 26:
839
2
    // LE32
840
2
    O << " = le32 ";
841
2
    printOperand(MI, 1, O);
842
2
    return;
843
1.80k
    
break0
;
844
1.80k
  case 27:
845
2
    // LE64
846
2
    O << " = le64 ";
847
2
    printOperand(MI, 1, O);
848
2
    return;
849
1.80k
    
break0
;
850
1.80k
  case 28:
851
18
    // MUL_ri, MUL_ri_32, MUL_rr, MUL_rr_32
852
18
    O << " *= ";
853
18
    printOperand(MI, 2, O);
854
18
    return;
855
1.80k
    
break0
;
856
1.80k
  case 29:
857
6
    // NEG_32, NEG_64
858
6
    O << " = -";
859
6
    printOperand(MI, 1, O);
860
6
    return;
861
1.80k
    
break0
;
862
1.80k
  case 30:
863
15
    // OR_ri, OR_ri_32, OR_rr, OR_rr_32
864
15
    O << " |= ";
865
15
    printOperand(MI, 2, O);
866
15
    return;
867
1.80k
    
break0
;
868
1.80k
  case 31:
869
117
    // SLL_ri, SLL_ri_32, SLL_rr, SLL_rr_32
870
117
    O << " <<= ";
871
117
    printOperand(MI, 2, O);
872
117
    return;
873
1.80k
    
break0
;
874
1.80k
  case 32:
875
85
    // SRA_ri, SRA_ri_32, SRA_rr, SRA_rr_32
876
85
    O << " s>>= ";
877
85
    printOperand(MI, 2, O);
878
85
    return;
879
1.80k
    
break0
;
880
1.80k
  case 33:
881
30
    // SRL_ri, SRL_ri_32, SRL_rr, SRL_rr_32
882
30
    O << " >>= ";
883
30
    printOperand(MI, 2, O);
884
30
    return;
885
1.80k
    
break0
;
886
1.80k
  case 34:
887
216
    // STB, STB32, STD, STH, STH32, STW, STW32
888
216
    O << ") = ";
889
216
    printOperand(MI, 0, O);
890
216
    return;
891
1.80k
    
break0
;
892
1.80k
  case 35:
893
14
    // SUB_ri, SUB_ri_32, SUB_rr, SUB_rr_32
894
14
    O << " -= ";
895
14
    printOperand(MI, 2, O);
896
14
    return;
897
1.80k
    
break0
;
898
1.80k
  case 36:
899
15
    // XADDD, XADDW, XADDW32
900
15
    O << ") += ";
901
15
    printOperand(MI, 3, O);
902
15
    return;
903
1.80k
    
break0
;
904
1.80k
  case 37:
905
22
    // XOR_ri, XOR_ri_32, XOR_rr, XOR_rr_32
906
22
    O << " ^= ";
907
22
    printOperand(MI, 2, O);
908
22
    return;
909
1.80k
    
break0
;
910
616
  }
911
616
912
616
913
616
  // Fragment 2 encoded into 2 bits for 3 unique commands.
914
616
  switch ((Bits >> 18) & 3) {
915
616
  
default: 0
llvm_unreachable0
("Invalid command number.");
916
616
  case 0:
917
503
    // Select, Select_32, Select_32_64, Select_64_32, Select_Ri, Select_Ri_32...
918
503
    printOperand(MI, 1, O);
919
503
    break;
920
616
  case 1:
921
0
    // FI_ri
922
0
    printMemOperand(MI, 1, O);
923
0
    return;
924
616
    
break0
;
925
616
  case 2:
926
113
    // LD_imm64
927
113
    printImm64Operand(MI, 1, O);
928
113
    O << " ll";
929
113
    return;
930
616
    
break0
;
931
503
  }
932
503
933
503
934
503
  // Fragment 3 encoded into 2 bits for 3 unique commands.
935
503
  switch ((Bits >> 20) & 3) {
936
503
  
default: 0
llvm_unreachable0
("Invalid command number.");
937
503
  case 0:
938
0
    // Select, Select_32, Select_32_64, Select_64_32, Select_Ri, Select_Ri_32...
939
0
    O << ' ';
940
0
    printOperand(MI, 3, O);
941
0
    O << ' ';
942
0
    printOperand(MI, 2, O);
943
0
    O << " ? ";
944
0
    printOperand(MI, 4, O);
945
0
    O << " : ";
946
0
    printOperand(MI, 5, O);
947
0
    return;
948
503
    
break0
;
949
503
  case 1:
950
4
    // LD_pseudo
951
4
    O << ", ";
952
4
    printImm64Operand(MI, 2, O);
953
4
    return;
954
503
    
break0
;
955
503
  case 2:
956
499
    // MOV_32_64, MOV_ri, MOV_ri_32, MOV_rr, MOV_rr_32
957
499
    return;
958
503
    
break0
;
959
503
  }
960
503
961
503
}
962
963
964
/// getRegisterName - This method is automatically generated by tblgen
965
/// from the register set description.  This returns the assembler name
966
/// for the specified register.
967
2.80k
const char *BPFInstPrinter::getRegisterName(unsigned RegNo) {
968
2.80k
  assert(RegNo && RegNo < 25 && "Invalid register number!");
969
2.80k
970
2.80k
  static const char AsmStrs[] = {
971
2.80k
  /* 0 */ 'r', '1', '0', 0,
972
2.80k
  /* 4 */ 'w', '1', '0', 0,
973
2.80k
  /* 8 */ 'r', '0', 0,
974
2.80k
  /* 11 */ 'w', '0', 0,
975
2.80k
  /* 14 */ 'r', '1', '1', 0,
976
2.80k
  /* 18 */ 'w', '1', '1', 0,
977
2.80k
  /* 22 */ 'r', '1', 0,
978
2.80k
  /* 25 */ 'w', '1', 0,
979
2.80k
  /* 28 */ 'r', '2', 0,
980
2.80k
  /* 31 */ 'w', '2', 0,
981
2.80k
  /* 34 */ 'r', '3', 0,
982
2.80k
  /* 37 */ 'w', '3', 0,
983
2.80k
  /* 40 */ 'r', '4', 0,
984
2.80k
  /* 43 */ 'w', '4', 0,
985
2.80k
  /* 46 */ 'r', '5', 0,
986
2.80k
  /* 49 */ 'w', '5', 0,
987
2.80k
  /* 52 */ 'r', '6', 0,
988
2.80k
  /* 55 */ 'w', '6', 0,
989
2.80k
  /* 58 */ 'r', '7', 0,
990
2.80k
  /* 61 */ 'w', '7', 0,
991
2.80k
  /* 64 */ 'r', '8', 0,
992
2.80k
  /* 67 */ 'w', '8', 0,
993
2.80k
  /* 70 */ 'r', '9', 0,
994
2.80k
  /* 73 */ 'w', '9', 0,
995
2.80k
  };
996
2.80k
997
2.80k
  static const uint8_t RegAsmOffset[] = {
998
2.80k
    8, 22, 28, 34, 40, 46, 52, 58, 64, 70, 0, 14, 11, 25, 
999
2.80k
    31, 37, 43, 49, 55, 61, 67, 73, 4, 18, 
1000
2.80k
  };
1001
2.80k
1002
2.80k
  assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
1003
2.80k
          "Invalid alt name index for register!");
1004
2.80k
  return AsmStrs+RegAsmOffset[RegNo-1];
1005
2.80k
}
1006
1007
#ifdef PRINT_ALIAS_INSTR
1008
#undef PRINT_ALIAS_INSTR
1009
1010
bool BPFInstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
1011
  return false;
1012
}
1013
1014
#endif // PRINT_ALIAS_INSTR