Coverage Report

Created: 2018-07-20 23:04

/Users/buildslave/jenkins/workspace/clang-stage2-coverage-R/clang-build/lib/Target/Lanai/LanaiGenAsmWriter.inc
Line
Count
Source (jump to first uncovered line)
1
/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2
|*                                                                            *|
3
|* Assembly Writer Source Fragment                                            *|
4
|*                                                                            *|
5
|* Automatically generated file, do not edit!                                 *|
6
|*                                                                            *|
7
\*===----------------------------------------------------------------------===*/
8
9
/// printInstruction - This method is automatically generated by tablegen
10
/// from the instruction set description.
11
1.38k
void LanaiInstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
12
1.38k
  static const char AsmStrs[] = {
13
1.38k
  /* 0 */ 's', 'h', 'a', 9, 0,
14
1.38k
  /* 5 */ 'u', 'l', 'd', '.', 'b', 9, 0,
15
1.38k
  /* 12 */ 's', 't', '.', 'b', 9, 0,
16
1.38k
  /* 18 */ 's', 'u', 'b', 'b', 9, 0,
17
1.38k
  /* 24 */ 's', 'u', 'b', 9, 0,
18
1.38k
  /* 29 */ 'a', 'd', 'd', 'c', 9, 0,
19
1.38k
  /* 35 */ 'p', 'o', 'p', 'c', 9, 0,
20
1.38k
  /* 41 */ 'a', 'd', 'd', 9, 0,
21
1.38k
  /* 46 */ 'u', 'l', 'd', 9, 0,
22
1.38k
  /* 51 */ 'a', 'n', 'd', 9, 0,
23
1.38k
  /* 56 */ 's', 'h', 'a', '.', 'f', 9, 0,
24
1.38k
  /* 63 */ 's', 'u', 'b', 'b', '.', 'f', 9, 0,
25
1.38k
  /* 71 */ 's', 'u', 'b', '.', 'f', 9, 0,
26
1.38k
  /* 78 */ 'a', 'd', 'd', 'c', '.', 'f', 9, 0,
27
1.38k
  /* 86 */ 'a', 'd', 'd', '.', 'f', 9, 0,
28
1.38k
  /* 93 */ 'a', 'n', 'd', '.', 'f', 9, 0,
29
1.38k
  /* 100 */ 's', 'h', '.', 'f', 9, 0,
30
1.38k
  /* 106 */ 'x', 'o', 'r', '.', 'f', 9, 0,
31
1.38k
  /* 113 */ 'u', 'l', 'd', '.', 'h', 9, 0,
32
1.38k
  /* 120 */ 's', 't', '.', 'h', 9, 0,
33
1.38k
  /* 126 */ 's', 'h', 9, 0,
34
1.38k
  /* 130 */ 'x', 'o', 'r', 9, 0,
35
1.38k
  /* 135 */ 'b', 't', 9, 0,
36
1.38k
  /* 139 */ 's', 't', 9, 0,
37
1.38k
  /* 143 */ 'm', 'o', 'v', 9, 0,
38
1.38k
  /* 148 */ 'l', 'e', 'a', 'd', 'z', 9, 0,
39
1.38k
  /* 155 */ 't', 'r', 'a', 'i', 'l', 'z', 9, 0,
40
1.38k
  /* 163 */ '#', 'A', 'D', 'J', 'D', 'Y', 'N', 'A', 'L', 'L', 'O', 'C', 32, 0,
41
1.38k
  /* 177 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'D', 'O', 'W', 'N', 32, 0,
42
1.38k
  /* 196 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'U', 'P', 32, 0,
43
1.38k
  /* 213 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
44
1.38k
  /* 244 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
45
1.38k
  /* 268 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
46
1.38k
  /* 293 */ 's', 'e', 'l', '.', 0,
47
1.38k
  /* 298 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
48
1.38k
  /* 321 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
49
1.38k
  /* 344 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
50
1.38k
  /* 366 */ 'l', 'o', 'g', '_', '0', 0,
51
1.38k
  /* 372 */ 'l', 'o', 'g', '_', '1', 0,
52
1.38k
  /* 378 */ 'l', 'o', 'g', '_', '2', 0,
53
1.38k
  /* 384 */ 'l', 'o', 'g', '_', '3', 0,
54
1.38k
  /* 390 */ 'l', 'o', 'g', '_', '4', 0,
55
1.38k
  /* 396 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
56
1.38k
  /* 409 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
57
1.38k
  /* 416 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
58
1.38k
  /* 426 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
59
1.38k
  /* 436 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
60
1.38k
  /* 451 */ 's', 'h', 'a', 0,
61
1.38k
  /* 455 */ 's', 'u', 'b', 'b', 0,
62
1.38k
  /* 460 */ 's', 'u', 'b', 0,
63
1.38k
  /* 464 */ 'a', 'd', 'd', 'c', 0,
64
1.38k
  /* 469 */ 'a', 'd', 'd', 0,
65
1.38k
  /* 473 */ 'a', 'n', 'd', 0,
66
1.38k
  /* 477 */ 's', 'h', 'a', '.', 'f', 0,
67
1.38k
  /* 483 */ 's', 'u', 'b', 'b', '.', 'f', 0,
68
1.38k
  /* 490 */ 's', 'u', 'b', '.', 'f', 0,
69
1.38k
  /* 496 */ 'a', 'd', 'd', 'c', '.', 'f', 0,
70
1.38k
  /* 503 */ 'a', 'd', 'd', '.', 'f', 0,
71
1.38k
  /* 509 */ 'a', 'n', 'd', '.', 'f', 0,
72
1.38k
  /* 515 */ 's', 'h', '.', 'f', 0,
73
1.38k
  /* 520 */ 'x', 'o', 'r', '.', 'f', 0,
74
1.38k
  /* 526 */ 's', 'h', 0,
75
1.38k
  /* 529 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
76
1.38k
  /* 543 */ 'l', 'd', 9, '-', '4', '[', '%', 'f', 'p', ']', ',', 32, '%', 'p', 'c', 32, '!', 32, 'r', 'e', 't', 'u', 'r', 'n', 0,
77
1.38k
  /* 568 */ 'n', 'o', 'p', 0,
78
1.38k
  /* 572 */ 'x', 'o', 'r', 0,
79
1.38k
  /* 576 */ 's', 0,
80
1.38k
  };
81
1.38k
82
1.38k
  static const uint16_t OpInfo0[] = {
83
1.38k
    0U, // PHI
84
1.38k
    0U, // INLINEASM
85
1.38k
    0U, // CFI_INSTRUCTION
86
1.38k
    0U, // EH_LABEL
87
1.38k
    0U, // GC_LABEL
88
1.38k
    0U, // ANNOTATION_LABEL
89
1.38k
    0U, // KILL
90
1.38k
    0U, // EXTRACT_SUBREG
91
1.38k
    0U, // INSERT_SUBREG
92
1.38k
    0U, // IMPLICIT_DEF
93
1.38k
    0U, // SUBREG_TO_REG
94
1.38k
    0U, // COPY_TO_REGCLASS
95
1.38k
    417U, // DBG_VALUE
96
1.38k
    427U, // DBG_LABEL
97
1.38k
    0U, // REG_SEQUENCE
98
1.38k
    0U, // COPY
99
1.38k
    410U, // BUNDLE
100
1.38k
    437U, // LIFETIME_START
101
1.38k
    397U, // LIFETIME_END
102
1.38k
    0U, // STACKMAP
103
1.38k
    530U, // FENTRY_CALL
104
1.38k
    0U, // PATCHPOINT
105
1.38k
    0U, // LOAD_STACK_GUARD
106
1.38k
    0U, // STATEPOINT
107
1.38k
    0U, // LOCAL_ESCAPE
108
1.38k
    0U, // FAULTING_OP
109
1.38k
    0U, // PATCHABLE_OP
110
1.38k
    299U, // PATCHABLE_FUNCTION_ENTER
111
1.38k
    214U, // PATCHABLE_RET
112
1.38k
    345U, // PATCHABLE_FUNCTION_EXIT
113
1.38k
    322U, // PATCHABLE_TAIL_CALL
114
1.38k
    269U, // PATCHABLE_EVENT_CALL
115
1.38k
    245U, // PATCHABLE_TYPED_EVENT_CALL
116
1.38k
    0U, // ICALL_BRANCH_FUNNEL
117
1.38k
    0U, // G_ADD
118
1.38k
    0U, // G_SUB
119
1.38k
    0U, // G_MUL
120
1.38k
    0U, // G_SDIV
121
1.38k
    0U, // G_UDIV
122
1.38k
    0U, // G_SREM
123
1.38k
    0U, // G_UREM
124
1.38k
    0U, // G_AND
125
1.38k
    0U, // G_OR
126
1.38k
    0U, // G_XOR
127
1.38k
    0U, // G_IMPLICIT_DEF
128
1.38k
    0U, // G_PHI
129
1.38k
    0U, // G_FRAME_INDEX
130
1.38k
    0U, // G_GLOBAL_VALUE
131
1.38k
    0U, // G_EXTRACT
132
1.38k
    0U, // G_UNMERGE_VALUES
133
1.38k
    0U, // G_INSERT
134
1.38k
    0U, // G_MERGE_VALUES
135
1.38k
    0U, // G_PTRTOINT
136
1.38k
    0U, // G_INTTOPTR
137
1.38k
    0U, // G_BITCAST
138
1.38k
    0U, // G_LOAD
139
1.38k
    0U, // G_SEXTLOAD
140
1.38k
    0U, // G_ZEXTLOAD
141
1.38k
    0U, // G_STORE
142
1.38k
    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
143
1.38k
    0U, // G_ATOMIC_CMPXCHG
144
1.38k
    0U, // G_ATOMICRMW_XCHG
145
1.38k
    0U, // G_ATOMICRMW_ADD
146
1.38k
    0U, // G_ATOMICRMW_SUB
147
1.38k
    0U, // G_ATOMICRMW_AND
148
1.38k
    0U, // G_ATOMICRMW_NAND
149
1.38k
    0U, // G_ATOMICRMW_OR
150
1.38k
    0U, // G_ATOMICRMW_XOR
151
1.38k
    0U, // G_ATOMICRMW_MAX
152
1.38k
    0U, // G_ATOMICRMW_MIN
153
1.38k
    0U, // G_ATOMICRMW_UMAX
154
1.38k
    0U, // G_ATOMICRMW_UMIN
155
1.38k
    0U, // G_BRCOND
156
1.38k
    0U, // G_BRINDIRECT
157
1.38k
    0U, // G_INTRINSIC
158
1.38k
    0U, // G_INTRINSIC_W_SIDE_EFFECTS
159
1.38k
    0U, // G_ANYEXT
160
1.38k
    0U, // G_TRUNC
161
1.38k
    0U, // G_CONSTANT
162
1.38k
    0U, // G_FCONSTANT
163
1.38k
    0U, // G_VASTART
164
1.38k
    0U, // G_VAARG
165
1.38k
    0U, // G_SEXT
166
1.38k
    0U, // G_ZEXT
167
1.38k
    0U, // G_SHL
168
1.38k
    0U, // G_LSHR
169
1.38k
    0U, // G_ASHR
170
1.38k
    0U, // G_ICMP
171
1.38k
    0U, // G_FCMP
172
1.38k
    0U, // G_SELECT
173
1.38k
    0U, // G_UADDE
174
1.38k
    0U, // G_USUBE
175
1.38k
    0U, // G_SADDO
176
1.38k
    0U, // G_SSUBO
177
1.38k
    0U, // G_UMULO
178
1.38k
    0U, // G_SMULO
179
1.38k
    0U, // G_UMULH
180
1.38k
    0U, // G_SMULH
181
1.38k
    0U, // G_FADD
182
1.38k
    0U, // G_FSUB
183
1.38k
    0U, // G_FMUL
184
1.38k
    0U, // G_FMA
185
1.38k
    0U, // G_FDIV
186
1.38k
    0U, // G_FREM
187
1.38k
    0U, // G_FPOW
188
1.38k
    0U, // G_FEXP
189
1.38k
    0U, // G_FEXP2
190
1.38k
    0U, // G_FLOG
191
1.38k
    0U, // G_FLOG2
192
1.38k
    0U, // G_FNEG
193
1.38k
    0U, // G_FPEXT
194
1.38k
    0U, // G_FPTRUNC
195
1.38k
    0U, // G_FPTOSI
196
1.38k
    0U, // G_FPTOUI
197
1.38k
    0U, // G_SITOFP
198
1.38k
    0U, // G_UITOFP
199
1.38k
    0U, // G_FABS
200
1.38k
    0U, // G_GEP
201
1.38k
    0U, // G_PTR_MASK
202
1.38k
    0U, // G_BR
203
1.38k
    0U, // G_INSERT_VECTOR_ELT
204
1.38k
    0U, // G_EXTRACT_VECTOR_ELT
205
1.38k
    0U, // G_SHUFFLE_VECTOR
206
1.38k
    0U, // G_BSWAP
207
1.38k
    0U, // G_ADDRSPACE_CAST
208
1.38k
    1202U,  // ADJCALLSTACKDOWN
209
1.38k
    1221U,  // ADJCALLSTACKUP
210
1.38k
    1188U,  // ADJDYNALLOC
211
1.38k
    0U, // CALL
212
1.38k
    0U, // CALLR
213
1.38k
    18511U, // ADDC_F_I_HI
214
1.38k
    34895U, // ADDC_F_I_LO
215
1.38k
    3569U,  // ADDC_F_R
216
1.38k
    18462U, // ADDC_I_HI
217
1.38k
    34846U, // ADDC_I_LO
218
1.38k
    3537U,  // ADDC_R
219
1.38k
    18519U, // ADD_F_I_HI
220
1.38k
    34903U, // ADD_F_I_LO
221
1.38k
    3576U,  // ADD_F_R
222
1.38k
    18474U, // ADD_I_HI
223
1.38k
    34858U, // ADD_I_LO
224
1.38k
    3542U,  // ADD_R
225
1.38k
    51294U, // AND_F_I_HI
226
1.38k
    2142U,  // AND_F_I_LO
227
1.38k
    3582U,  // AND_F_R
228
1.38k
    51252U, // AND_I_HI
229
1.38k
    2100U,  // AND_I_LO
230
1.38k
    3546U,  // AND_R
231
1.38k
    20939U, // BRCC
232
1.38k
    20939U, // BRIND_CC
233
1.38k
    5579U,  // BRIND_CCA
234
1.38k
    37323U, // BRR
235
1.38k
    50312U, // BT
236
1.38k
    50312U, // JR
237
1.38k
    6192U,  // LDADDR
238
1.38k
    7175U,  // LDBs_RI
239
1.38k
    8199U,  // LDBs_RR
240
1.38k
    7174U,  // LDBz_RI
241
1.38k
    8198U,  // LDBz_RR
242
1.38k
    7283U,  // LDHs_RI
243
1.38k
    8307U,  // LDHs_RR
244
1.38k
    7282U,  // LDHz_RI
245
1.38k
    8306U,  // LDHz_RR
246
1.38k
    9263U,  // LDW_RI
247
1.38k
    8240U,  // LDW_RR
248
1.38k
    8239U,  // LDWz_RR
249
1.38k
    2197U,  // LEADZ
250
1.38k
    367U, // LOG0
251
1.38k
    373U, // LOG1
252
1.38k
    379U, // LOG2
253
1.38k
    385U, // LOG3
254
1.38k
    391U, // LOG4
255
1.38k
    10384U, // MOVHI
256
1.38k
    569U, // NOP
257
1.38k
    18540U, // OR_F_I_HI
258
1.38k
    34924U, // OR_F_I_LO
259
1.38k
    3594U,  // OR_F_R
260
1.38k
    18564U, // OR_I_HI
261
1.38k
    34948U, // OR_I_LO
262
1.38k
    3646U,  // OR_R
263
1.38k
    2084U,  // POPC
264
1.38k
    544U, // RET
265
1.38k
    34873U, // SA_F_I
266
1.38k
    34817U, // SA_I
267
1.38k
    21057U, // SCC
268
1.38k
    11558U, // SELECT
269
1.38k
    17480U, // SFSUB_F_RI_HI
270
1.38k
    17480U, // SFSUB_F_RI_LO
271
1.38k
    17480U, // SFSUB_F_RR
272
1.38k
    3588U,  // SHL_F_R
273
1.38k
    3599U,  // SHL_R
274
1.38k
    2192U,  // SLI
275
1.38k
    34917U, // SL_F_I
276
1.38k
    34943U, // SL_I
277
1.38k
    3550U,  // SRA_F_R
278
1.38k
    3524U,  // SRA_R
279
1.38k
    3588U,  // SRL_F_R
280
1.38k
    3599U,  // SRL_R
281
1.38k
    17548U, // STADDR
282
1.38k
    17421U, // STB_RI
283
1.38k
    17421U, // STB_RR
284
1.38k
    17529U, // STH_RI
285
1.38k
    17529U, // STH_RR
286
1.38k
    18496U, // SUBB_F_I_HI
287
1.38k
    34880U, // SUBB_F_I_LO
288
1.38k
    3556U,  // SUBB_F_R
289
1.38k
    18451U, // SUBB_I_HI
290
1.38k
    34835U, // SUBB_I_LO
291
1.38k
    3528U,  // SUBB_R
292
1.38k
    18504U, // SUB_F_I_HI
293
1.38k
    34888U, // SUB_F_I_LO
294
1.38k
    3563U,  // SUB_F_R
295
1.38k
    18457U, // SUB_I_HI
296
1.38k
    34841U, // SUB_I_LO
297
1.38k
    3533U,  // SUB_R
298
1.38k
    17548U, // SW_RI
299
1.38k
    17548U, // SW_RR
300
1.38k
    2204U,  // TRAILZ
301
1.38k
    18539U, // XOR_F_I_HI
302
1.38k
    34923U, // XOR_F_I_LO
303
1.38k
    3593U,  // XOR_F_R
304
1.38k
    18563U, // XOR_I_HI
305
1.38k
    34947U, // XOR_I_LO
306
1.38k
    3645U,  // XOR_R
307
1.38k
  };
308
1.38k
309
1.38k
  static const uint8_t OpInfo1[] = {
310
1.38k
    0U, // PHI
311
1.38k
    0U, // INLINEASM
312
1.38k
    0U, // CFI_INSTRUCTION
313
1.38k
    0U, // EH_LABEL
314
1.38k
    0U, // GC_LABEL
315
1.38k
    0U, // ANNOTATION_LABEL
316
1.38k
    0U, // KILL
317
1.38k
    0U, // EXTRACT_SUBREG
318
1.38k
    0U, // INSERT_SUBREG
319
1.38k
    0U, // IMPLICIT_DEF
320
1.38k
    0U, // SUBREG_TO_REG
321
1.38k
    0U, // COPY_TO_REGCLASS
322
1.38k
    0U, // DBG_VALUE
323
1.38k
    0U, // DBG_LABEL
324
1.38k
    0U, // REG_SEQUENCE
325
1.38k
    0U, // COPY
326
1.38k
    0U, // BUNDLE
327
1.38k
    0U, // LIFETIME_START
328
1.38k
    0U, // LIFETIME_END
329
1.38k
    0U, // STACKMAP
330
1.38k
    0U, // FENTRY_CALL
331
1.38k
    0U, // PATCHPOINT
332
1.38k
    0U, // LOAD_STACK_GUARD
333
1.38k
    0U, // STATEPOINT
334
1.38k
    0U, // LOCAL_ESCAPE
335
1.38k
    0U, // FAULTING_OP
336
1.38k
    0U, // PATCHABLE_OP
337
1.38k
    0U, // PATCHABLE_FUNCTION_ENTER
338
1.38k
    0U, // PATCHABLE_RET
339
1.38k
    0U, // PATCHABLE_FUNCTION_EXIT
340
1.38k
    0U, // PATCHABLE_TAIL_CALL
341
1.38k
    0U, // PATCHABLE_EVENT_CALL
342
1.38k
    0U, // PATCHABLE_TYPED_EVENT_CALL
343
1.38k
    0U, // ICALL_BRANCH_FUNNEL
344
1.38k
    0U, // G_ADD
345
1.38k
    0U, // G_SUB
346
1.38k
    0U, // G_MUL
347
1.38k
    0U, // G_SDIV
348
1.38k
    0U, // G_UDIV
349
1.38k
    0U, // G_SREM
350
1.38k
    0U, // G_UREM
351
1.38k
    0U, // G_AND
352
1.38k
    0U, // G_OR
353
1.38k
    0U, // G_XOR
354
1.38k
    0U, // G_IMPLICIT_DEF
355
1.38k
    0U, // G_PHI
356
1.38k
    0U, // G_FRAME_INDEX
357
1.38k
    0U, // G_GLOBAL_VALUE
358
1.38k
    0U, // G_EXTRACT
359
1.38k
    0U, // G_UNMERGE_VALUES
360
1.38k
    0U, // G_INSERT
361
1.38k
    0U, // G_MERGE_VALUES
362
1.38k
    0U, // G_PTRTOINT
363
1.38k
    0U, // G_INTTOPTR
364
1.38k
    0U, // G_BITCAST
365
1.38k
    0U, // G_LOAD
366
1.38k
    0U, // G_SEXTLOAD
367
1.38k
    0U, // G_ZEXTLOAD
368
1.38k
    0U, // G_STORE
369
1.38k
    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
370
1.38k
    0U, // G_ATOMIC_CMPXCHG
371
1.38k
    0U, // G_ATOMICRMW_XCHG
372
1.38k
    0U, // G_ATOMICRMW_ADD
373
1.38k
    0U, // G_ATOMICRMW_SUB
374
1.38k
    0U, // G_ATOMICRMW_AND
375
1.38k
    0U, // G_ATOMICRMW_NAND
376
1.38k
    0U, // G_ATOMICRMW_OR
377
1.38k
    0U, // G_ATOMICRMW_XOR
378
1.38k
    0U, // G_ATOMICRMW_MAX
379
1.38k
    0U, // G_ATOMICRMW_MIN
380
1.38k
    0U, // G_ATOMICRMW_UMAX
381
1.38k
    0U, // G_ATOMICRMW_UMIN
382
1.38k
    0U, // G_BRCOND
383
1.38k
    0U, // G_BRINDIRECT
384
1.38k
    0U, // G_INTRINSIC
385
1.38k
    0U, // G_INTRINSIC_W_SIDE_EFFECTS
386
1.38k
    0U, // G_ANYEXT
387
1.38k
    0U, // G_TRUNC
388
1.38k
    0U, // G_CONSTANT
389
1.38k
    0U, // G_FCONSTANT
390
1.38k
    0U, // G_VASTART
391
1.38k
    0U, // G_VAARG
392
1.38k
    0U, // G_SEXT
393
1.38k
    0U, // G_ZEXT
394
1.38k
    0U, // G_SHL
395
1.38k
    0U, // G_LSHR
396
1.38k
    0U, // G_ASHR
397
1.38k
    0U, // G_ICMP
398
1.38k
    0U, // G_FCMP
399
1.38k
    0U, // G_SELECT
400
1.38k
    0U, // G_UADDE
401
1.38k
    0U, // G_USUBE
402
1.38k
    0U, // G_SADDO
403
1.38k
    0U, // G_SSUBO
404
1.38k
    0U, // G_UMULO
405
1.38k
    0U, // G_SMULO
406
1.38k
    0U, // G_UMULH
407
1.38k
    0U, // G_SMULH
408
1.38k
    0U, // G_FADD
409
1.38k
    0U, // G_FSUB
410
1.38k
    0U, // G_FMUL
411
1.38k
    0U, // G_FMA
412
1.38k
    0U, // G_FDIV
413
1.38k
    0U, // G_FREM
414
1.38k
    0U, // G_FPOW
415
1.38k
    0U, // G_FEXP
416
1.38k
    0U, // G_FEXP2
417
1.38k
    0U, // G_FLOG
418
1.38k
    0U, // G_FLOG2
419
1.38k
    0U, // G_FNEG
420
1.38k
    0U, // G_FPEXT
421
1.38k
    0U, // G_FPTRUNC
422
1.38k
    0U, // G_FPTOSI
423
1.38k
    0U, // G_FPTOUI
424
1.38k
    0U, // G_SITOFP
425
1.38k
    0U, // G_UITOFP
426
1.38k
    0U, // G_FABS
427
1.38k
    0U, // G_GEP
428
1.38k
    0U, // G_PTR_MASK
429
1.38k
    0U, // G_BR
430
1.38k
    0U, // G_INSERT_VECTOR_ELT
431
1.38k
    0U, // G_EXTRACT_VECTOR_ELT
432
1.38k
    0U, // G_SHUFFLE_VECTOR
433
1.38k
    0U, // G_BSWAP
434
1.38k
    0U, // G_ADDRSPACE_CAST
435
1.38k
    0U, // ADJCALLSTACKDOWN
436
1.38k
    0U, // ADJCALLSTACKUP
437
1.38k
    0U, // ADJDYNALLOC
438
1.38k
    0U, // CALL
439
1.38k
    0U, // CALLR
440
1.38k
    0U, // ADDC_F_I_HI
441
1.38k
    0U, // ADDC_F_I_LO
442
1.38k
    0U, // ADDC_F_R
443
1.38k
    0U, // ADDC_I_HI
444
1.38k
    0U, // ADDC_I_LO
445
1.38k
    0U, // ADDC_R
446
1.38k
    0U, // ADD_F_I_HI
447
1.38k
    0U, // ADD_F_I_LO
448
1.38k
    0U, // ADD_F_R
449
1.38k
    0U, // ADD_I_HI
450
1.38k
    0U, // ADD_I_LO
451
1.38k
    0U, // ADD_R
452
1.38k
    0U, // AND_F_I_HI
453
1.38k
    1U, // AND_F_I_LO
454
1.38k
    0U, // AND_F_R
455
1.38k
    0U, // AND_I_HI
456
1.38k
    1U, // AND_I_LO
457
1.38k
    0U, // AND_R
458
1.38k
    1U, // BRCC
459
1.38k
    1U, // BRIND_CC
460
1.38k
    0U, // BRIND_CCA
461
1.38k
    1U, // BRR
462
1.38k
    1U, // BT
463
1.38k
    1U, // JR
464
1.38k
    0U, // LDADDR
465
1.38k
    0U, // LDBs_RI
466
1.38k
    0U, // LDBs_RR
467
1.38k
    0U, // LDBz_RI
468
1.38k
    0U, // LDBz_RR
469
1.38k
    0U, // LDHs_RI
470
1.38k
    0U, // LDHs_RR
471
1.38k
    0U, // LDHz_RI
472
1.38k
    0U, // LDHz_RR
473
1.38k
    0U, // LDW_RI
474
1.38k
    0U, // LDW_RR
475
1.38k
    0U, // LDWz_RR
476
1.38k
    2U, // LEADZ
477
1.38k
    0U, // LOG0
478
1.38k
    0U, // LOG1
479
1.38k
    0U, // LOG2
480
1.38k
    0U, // LOG3
481
1.38k
    0U, // LOG4
482
1.38k
    0U, // MOVHI
483
1.38k
    0U, // NOP
484
1.38k
    0U, // OR_F_I_HI
485
1.38k
    0U, // OR_F_I_LO
486
1.38k
    0U, // OR_F_R
487
1.38k
    0U, // OR_I_HI
488
1.38k
    0U, // OR_I_LO
489
1.38k
    0U, // OR_R
490
1.38k
    2U, // POPC
491
1.38k
    0U, // RET
492
1.38k
    0U, // SA_F_I
493
1.38k
    0U, // SA_I
494
1.38k
    1U, // SCC
495
1.38k
    0U, // SELECT
496
1.38k
    2U, // SFSUB_F_RI_HI
497
1.38k
    6U, // SFSUB_F_RI_LO
498
1.38k
    6U, // SFSUB_F_RR
499
1.38k
    0U, // SHL_F_R
500
1.38k
    0U, // SHL_R
501
1.38k
    2U, // SLI
502
1.38k
    0U, // SL_F_I
503
1.38k
    0U, // SL_I
504
1.38k
    0U, // SRA_F_R
505
1.38k
    0U, // SRA_R
506
1.38k
    0U, // SRL_F_R
507
1.38k
    0U, // SRL_R
508
1.38k
    10U,  // STADDR
509
1.38k
    14U,  // STB_RI
510
1.38k
    18U,  // STB_RR
511
1.38k
    14U,  // STH_RI
512
1.38k
    18U,  // STH_RR
513
1.38k
    0U, // SUBB_F_I_HI
514
1.38k
    0U, // SUBB_F_I_LO
515
1.38k
    0U, // SUBB_F_R
516
1.38k
    0U, // SUBB_I_HI
517
1.38k
    0U, // SUBB_I_LO
518
1.38k
    0U, // SUBB_R
519
1.38k
    0U, // SUB_F_I_HI
520
1.38k
    0U, // SUB_F_I_LO
521
1.38k
    0U, // SUB_F_R
522
1.38k
    0U, // SUB_I_HI
523
1.38k
    0U, // SUB_I_LO
524
1.38k
    0U, // SUB_R
525
1.38k
    22U,  // SW_RI
526
1.38k
    18U,  // SW_RR
527
1.38k
    2U, // TRAILZ
528
1.38k
    0U, // XOR_F_I_HI
529
1.38k
    0U, // XOR_F_I_LO
530
1.38k
    0U, // XOR_F_R
531
1.38k
    0U, // XOR_I_HI
532
1.38k
    0U, // XOR_I_LO
533
1.38k
    0U, // XOR_R
534
1.38k
  };
535
1.38k
536
1.38k
  O << "\t";
537
1.38k
538
1.38k
  // Emit the opcode for the instruction.
539
1.38k
  uint32_t Bits = 0;
540
1.38k
  Bits |= OpInfo0[MI->getOpcode()] << 0;
541
1.38k
  Bits |= OpInfo1[MI->getOpcode()] << 16;
542
1.38k
  assert(Bits != 0 && "Cannot print this instruction.");
543
1.38k
  O << AsmStrs+(Bits & 1023)-1;
544
1.38k
545
1.38k
546
1.38k
  // Fragment 0 encoded into 4 bits for 12 unique commands.
547
1.38k
  switch ((Bits >> 10) & 15) {
548
1.38k
  
default: 0
llvm_unreachable0
("Invalid command number.");
549
1.38k
  case 0:
550
102
    // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
551
102
    return;
552
1.38k
    
break0
;
553
1.38k
  case 1:
554
350
    // ADJCALLSTACKDOWN, ADJCALLSTACKUP, ADJDYNALLOC, BT, JR, SFSUB_F_RI_HI, ...
555
350
    printOperand(MI, 0, O);
556
350
    break;
557
1.38k
  case 2:
558
464
    // ADDC_F_I_HI, ADDC_F_I_LO, ADDC_I_HI, ADDC_I_LO, ADD_F_I_HI, ADD_F_I_LO...
559
464
    printOperand(MI, 1, O);
560
464
    O << ", ";
561
464
    break;
562
1.38k
  case 3:
563
96
    // ADDC_F_R, ADDC_R, ADD_F_R, ADD_R, AND_F_R, AND_R, OR_F_R, OR_R, SHL_F_...
564
96
    printPredicateOperand(MI, 3, O);
565
96
    O << "\t";
566
96
    printOperand(MI, 1, O);
567
96
    O << ", ";
568
96
    printOperand(MI, 2, O);
569
96
    O << ", ";
570
96
    printOperand(MI, 0, O);
571
96
    return;
572
1.38k
    
break0
;
573
1.38k
  case 4:
574
155
    // BRCC, BRIND_CC, BRR, SCC
575
155
    printCCOperand(MI, 1, O);
576
155
    break;
577
1.38k
  case 5:
578
0
    // BRIND_CCA
579
0
    printCCOperand(MI, 2, O);
580
0
    O << "\t";
581
0
    printOperand(MI, 0, O);
582
0
    O << " add ";
583
0
    printOperand(MI, 1, O);
584
0
    return;
585
1.38k
    
break0
;
586
1.38k
  case 6:
587
5
    // LDADDR
588
5
    printMemImmOperand(MI, 1, O);
589
5
    O << ", ";
590
5
    printOperand(MI, 0, O);
591
5
    return;
592
1.38k
    
break0
;
593
1.38k
  case 7:
594
98
    // LDBs_RI, LDBz_RI, LDHs_RI, LDHz_RI
595
98
    printMemSplsOperand(MI, 1, O);
596
98
    O << ", ";
597
98
    printOperand(MI, 0, O);
598
98
    return;
599
1.38k
    
break0
;
600
1.38k
  case 8:
601
70
    // LDBs_RR, LDBz_RR, LDHs_RR, LDHz_RR, LDW_RR, LDWz_RR
602
70
    printMemRrOperand(MI, 1, O);
603
70
    O << ", ";
604
70
    printOperand(MI, 0, O);
605
70
    return;
606
1.38k
    
break0
;
607
1.38k
  case 9:
608
0
    // LDW_RI
609
0
    printMemRiOperand(MI, 1, O);
610
0
    O << ", ";
611
0
    printOperand(MI, 0, O);
612
0
    return;
613
1.38k
    
break0
;
614
1.38k
  case 10:
615
9
    // MOVHI
616
9
    printHi16ImmOperand(MI, 1, O);
617
9
    O << ", ";
618
9
    printOperand(MI, 0, O);
619
9
    return;
620
1.38k
    
break0
;
621
1.38k
  case 11:
622
40
    // SELECT
623
40
    printCCOperand(MI, 3, O);
624
40
    O << ' ';
625
40
    printOperand(MI, 1, O);
626
40
    O << ", ";
627
40
    printOperand(MI, 2, O);
628
40
    O << ", ";
629
40
    printOperand(MI, 0, O);
630
40
    return;
631
1.38k
    
break0
;
632
969
  }
633
969
634
969
635
969
  // Fragment 1 encoded into 4 bits for 10 unique commands.
636
969
  switch ((Bits >> 14) & 15) {
637
969
  
default: 0
llvm_unreachable0
("Invalid command number.");
638
969
  case 0:
639
0
    // ADJCALLSTACKDOWN, ADJCALLSTACKUP, ADJDYNALLOC
640
0
    O << ' ';
641
0
    printOperand(MI, 1, O);
642
0
    return;
643
969
    
break0
;
644
969
  case 1:
645
24
    // ADDC_F_I_HI, ADDC_I_HI, ADD_F_I_HI, ADD_I_HI, OR_F_I_HI, OR_I_HI, SUBB...
646
24
    printHi16ImmOperand(MI, 2, O);
647
24
    O << ", ";
648
24
    printOperand(MI, 0, O);
649
24
    return;
650
969
    
break0
;
651
969
  case 2:
652
413
    // ADDC_F_I_LO, ADDC_I_LO, ADD_F_I_LO, ADD_I_LO, OR_F_I_LO, OR_I_LO, SA_F...
653
413
    printOperand(MI, 2, O);
654
413
    O << ", ";
655
413
    printOperand(MI, 0, O);
656
413
    return;
657
969
    
break0
;
658
969
  case 3:
659
4
    // AND_F_I_HI, AND_I_HI
660
4
    printHi16AndImmOperand(MI, 2, O);
661
4
    O << ", ";
662
4
    printOperand(MI, 0, O);
663
4
    return;
664
969
    
break0
;
665
969
  case 4:
666
4
    // AND_F_I_LO, AND_I_LO
667
4
    printLo16AndImmOperand(MI, 2, O);
668
4
    O << ", ";
669
4
    printOperand(MI, 0, O);
670
4
    return;
671
969
    
break0
;
672
969
  case 5:
673
120
    // BRCC, BRIND_CC, SCC
674
120
    O << "\t";
675
120
    printOperand(MI, 0, O);
676
120
    return;
677
969
    
break0
;
678
969
  case 6:
679
35
    // BRR
680
35
    O << ".r\t";
681
35
    printOperand(MI, 0, O);
682
35
    return;
683
969
    
break0
;
684
969
  case 7:
685
27
    // BT, JR
686
27
    return;
687
969
    
break0
;
688
969
  case 8:
689
19
    // LEADZ, POPC, SLI, TRAILZ
690
19
    printOperand(MI, 0, O);
691
19
    return;
692
969
    
break0
;
693
969
  case 9:
694
323
    // SFSUB_F_RI_HI, SFSUB_F_RI_LO, SFSUB_F_RR, STADDR, STB_RI, STB_RR, STH_...
695
323
    O << ", ";
696
323
    break;
697
323
  }
698
323
699
323
700
323
  // Fragment 2 encoded into 3 bits for 6 unique commands.
701
323
  switch ((Bits >> 18) & 7) {
702
323
  
default: 0
llvm_unreachable0
("Invalid command number.");
703
323
  case 0:
704
0
    // SFSUB_F_RI_HI
705
0
    printHi16ImmOperand(MI, 1, O);
706
0
    O << ", %r0";
707
0
    return;
708
323
    
break0
;
709
323
  case 1:
710
59
    // SFSUB_F_RI_LO, SFSUB_F_RR
711
59
    printOperand(MI, 1, O);
712
59
    O << ", %r0";
713
59
    return;
714
323
    
break0
;
715
323
  case 2:
716
3
    // STADDR
717
3
    printMemImmOperand(MI, 1, O);
718
3
    return;
719
323
    
break0
;
720
323
  case 3:
721
52
    // STB_RI, STH_RI
722
52
    printMemSplsOperand(MI, 1, O);
723
52
    return;
724
323
    
break0
;
725
323
  case 4:
726
175
    // STB_RR, STH_RR, SW_RR
727
175
    printMemRrOperand(MI, 1, O);
728
175
    return;
729
323
    
break0
;
730
323
  case 5:
731
34
    // SW_RI
732
34
    printMemRiOperand(MI, 1, O);
733
34
    return;
734
323
    
break0
;
735
323
  }
736
323
737
323
}
738
739
740
/// getRegisterName - This method is automatically generated by tblgen
741
/// from the register set description.  This returns the assembler name
742
/// for the specified register.
743
3.38k
const char *LanaiInstPrinter::getRegisterName(unsigned RegNo) {
744
3.38k
  assert(RegNo && RegNo < 41 && "Invalid register number!");
745
3.38k
746
3.38k
  static const char AsmStrs[] = {
747
3.38k
  /* 0 */ 'r', '1', '0', 0,
748
3.38k
  /* 4 */ 'r', '2', '0', 0,
749
3.38k
  /* 8 */ 'r', '3', '0', 0,
750
3.38k
  /* 12 */ 'r', '0', 0,
751
3.38k
  /* 15 */ 'r', '1', '1', 0,
752
3.38k
  /* 19 */ 'r', '2', '1', 0,
753
3.38k
  /* 23 */ 'r', '3', '1', 0,
754
3.38k
  /* 27 */ 'r', 'r', '1', 0,
755
3.38k
  /* 31 */ 'r', '1', '2', 0,
756
3.38k
  /* 35 */ 'r', '2', '2', 0,
757
3.38k
  /* 39 */ 'r', 'r', '2', 0,
758
3.38k
  /* 43 */ 'r', '1', '3', 0,
759
3.38k
  /* 47 */ 'r', '2', '3', 0,
760
3.38k
  /* 51 */ 'r', '3', 0,
761
3.38k
  /* 54 */ 'r', '1', '4', 0,
762
3.38k
  /* 58 */ 'r', '2', '4', 0,
763
3.38k
  /* 62 */ 'r', '4', 0,
764
3.38k
  /* 65 */ 'r', '1', '5', 0,
765
3.38k
  /* 69 */ 'r', '2', '5', 0,
766
3.38k
  /* 73 */ 'r', '5', 0,
767
3.38k
  /* 76 */ 'r', '1', '6', 0,
768
3.38k
  /* 80 */ 'r', '2', '6', 0,
769
3.38k
  /* 84 */ 'r', '6', 0,
770
3.38k
  /* 87 */ 'r', '1', '7', 0,
771
3.38k
  /* 91 */ 'r', '2', '7', 0,
772
3.38k
  /* 95 */ 'r', '7', 0,
773
3.38k
  /* 98 */ 'r', '1', '8', 0,
774
3.38k
  /* 102 */ 'r', '2', '8', 0,
775
3.38k
  /* 106 */ 'r', '8', 0,
776
3.38k
  /* 109 */ 'r', '1', '9', 0,
777
3.38k
  /* 113 */ 'r', '2', '9', 0,
778
3.38k
  /* 117 */ 'r', '9', 0,
779
3.38k
  /* 120 */ 'r', 'c', 'a', 0,
780
3.38k
  /* 124 */ 'p', 'c', 0,
781
3.38k
  /* 127 */ 'f', 'p', 0,
782
3.38k
  /* 130 */ 's', 'p', 0,
783
3.38k
  /* 133 */ 'r', 'v', 0,
784
3.38k
  /* 136 */ 's', 'w', 0,
785
3.38k
  };
786
3.38k
787
3.38k
  static const uint8_t RegAsmOffset[] = {
788
3.38k
    127, 124, 120, 133, 130, 136, 12, 28, 40, 51, 62, 73, 84, 95, 
789
3.38k
    106, 117, 0, 15, 31, 43, 54, 65, 76, 87, 98, 109, 4, 19, 
790
3.38k
    35, 47, 58, 69, 80, 91, 102, 113, 8, 23, 27, 39, 
791
3.38k
  };
792
3.38k
793
3.38k
  assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
794
3.38k
          "Invalid alt name index for register!");
795
3.38k
  return AsmStrs+RegAsmOffset[RegNo-1];
796
3.38k
}
797
798
#ifdef PRINT_ALIAS_INSTR
799
#undef PRINT_ALIAS_INSTR
800
801
1.60k
bool LanaiInstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
802
1.60k
  const char *AsmString;
803
1.60k
  switch (MI->getOpcode()) {
804
1.60k
  
default: return false1.17k
;
805
1.60k
  case Lanai::ADD_I_HI:
806
8
    if (MI->getNumOperands() == 3 &&
807
8
        MI->getOperand(0).isReg() &&
808
8
        MRI.getRegClass(Lanai::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
809
8
        MI->getOperand(1).getReg() == Lanai::R0) {
810
6
      // (ADD_I_HI GPR:$dst, R0, i32hi16:$imm16)
811
6
      AsmString = "mov $\xFF\x03\x01, $\x01";
812
6
      break;
813
6
    }
814
2
    return false;
815
199
  case Lanai::ADD_I_LO:
816
199
    if (MI->getNumOperands() == 3 &&
817
199
        MI->getOperand(0).isReg() &&
818
199
        MRI.getRegClass(Lanai::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
819
199
        MI->getOperand(1).getReg() == Lanai::R0) {
820
4
      // (ADD_I_LO GPR:$dst, R0, i32lo16z:$imm16)
821
4
      AsmString = "mov $\x03, $\x01";
822
4
      break;
823
4
    }
824
195
    return false;
825
195
  case Lanai::ADD_R:
826
12
    if (MI->getNumOperands() == 4 &&
827
12
        MI->getOperand(0).isReg() &&
828
12
        MRI.getRegClass(Lanai::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
829
12
        MI->getOperand(1).isReg() &&
830
12
        MRI.getRegClass(Lanai::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
831
12
        MI->getOperand(2).getReg() == Lanai::R0 &&
832
12
        
MI->getOperand(3).isImm()2
&&
833
12
        
MI->getOperand(3).getImm() == 02
) {
834
2
      // (ADD_R GPR:$dst, GPR:$src, R0, 0)
835
2
      AsmString = "mov $\x02, $\x01";
836
2
      break;
837
2
    }
838
10
    return false;
839
10
  case Lanai::AND_I_HI:
840
4
    if (MI->getNumOperands() == 3 &&
841
4
        MI->getOperand(0).isReg() &&
842
4
        MRI.getRegClass(Lanai::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
843
4
        MI->getOperand(1).getReg() == Lanai::R1) {
844
2
      // (AND_I_HI GPR:$dst, R1, i32hi16and:$imm16)
845
2
      AsmString = "mov $\xFF\x03\x02, $\x01";
846
2
      break;
847
2
    }
848
2
    return false;
849
5
  case Lanai::AND_I_LO:
850
5
    if (MI->getNumOperands() == 3 &&
851
5
        MI->getOperand(0).isReg() &&
852
5
        MRI.getRegClass(Lanai::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
853
5
        MI->getOperand(1).getReg() == Lanai::R1) {
854
3
      // (AND_I_LO GPR:$dst, R1, i32lo16and:$imm16)
855
3
      AsmString = "mov $\xFF\x03\x03, $\x01";
856
3
      break;
857
3
    }
858
2
    return false;
859
202
  case Lanai::LDW_RI:
860
202
    if (MI->getNumOperands() == 4 &&
861
202
        MI->getOperand(0).isReg() &&
862
202
        MRI.getRegClass(Lanai::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
863
202
      // (LDW_RI GPR:$dst, MEMri:$src)
864
202
      AsmString = "ld $\xFF\x02\x04, $\x01";
865
202
      break;
866
202
    }
867
0
    return false;
868
219
  }
869
219
870
219
  unsigned I = 0;
871
674
  while (AsmString[I] != ' ' && 
AsmString[I] != '\t'455
&&
872
674
         
AsmString[I] != '$'455
&&
AsmString[I] != '\0'455
)
873
455
    ++I;
874
219
  OS << '\t' << StringRef(AsmString, I);
875
219
  if (AsmString[I] != '\0') {
876
219
    if (AsmString[I] == ' ' || 
AsmString[I] == '\t'0
) {
877
219
      OS << '\t';
878
219
      ++I;
879
219
    }
880
876
    do {
881
876
      if (AsmString[I] == '$') {
882
438
        ++I;
883
438
        if (AsmString[I] == (char)0xff) {
884
213
          ++I;
885
213
          int OpIdx = AsmString[I++] - 1;
886
213
          int PrintMethodIdx = AsmString[I++] - 1;
887
213
          printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, OS);
888
213
        } else
889
225
          printOperand(MI, unsigned(AsmString[I++]) - 1, OS);
890
438
      } else {
891
438
        OS << AsmString[I++];
892
438
      }
893
876
    } while (AsmString[I] != '\0');
894
219
  }
895
219
896
219
  return true;
897
219
}
898
899
void LanaiInstPrinter::printCustomAliasOperand(
900
         const MCInst *MI, unsigned OpIdx,
901
         unsigned PrintMethodIdx,
902
213
         raw_ostream &OS) {
903
213
  switch (PrintMethodIdx) {
904
213
  default:
905
0
    llvm_unreachable("Unknown PrintMethod kind");
906
213
    
break0
;
907
213
  case 0:
908
6
    printHi16ImmOperand(MI, OpIdx, OS);
909
6
    break;
910
213
  case 1:
911
2
    printHi16AndImmOperand(MI, OpIdx, OS);
912
2
    break;
913
213
  case 2:
914
3
    printLo16AndImmOperand(MI, OpIdx, OS);
915
3
    break;
916
213
  case 3:
917
202
    printMemRiOperand(MI, OpIdx, OS);
918
202
    break;
919
213
  }
920
213
}
921
922
#endif // PRINT_ALIAS_INSTR