Coverage Report

Created: 2018-09-25 17:16

/Users/buildslave/jenkins/workspace/clang-stage2-coverage-R/clang-build/lib/Target/MSP430/MSP430GenAsmWriter.inc
Line
Count
Source (jump to first uncovered line)
1
/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2
|*                                                                            *|
3
|* Assembly Writer Source Fragment                                            *|
4
|*                                                                            *|
5
|* Automatically generated file, do not edit!                                 *|
6
|*                                                                            *|
7
\*===----------------------------------------------------------------------===*/
8
9
/// printInstruction - This method is automatically generated by tablegen
10
/// from the instruction set description.
11
2.48k
void MSP430InstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
12
2.48k
  static const char AsmStrs[] = {
13
2.48k
  /* 0 */ 'r', 'l', 'a', '.', 'b', 9, 0,
14
2.48k
  /* 7 */ 'r', 'r', 'a', '.', 'b', 9, 0,
15
2.48k
  /* 14 */ 's', 'u', 'b', '.', 'b', 9, 0,
16
2.48k
  /* 21 */ 's', 'u', 'b', 'c', '.', 'b', 9, 0,
17
2.48k
  /* 29 */ 'a', 'd', 'd', 'c', '.', 'b', 9, 0,
18
2.48k
  /* 37 */ 'b', 'i', 'c', '.', 'b', 9, 0,
19
2.48k
  /* 44 */ 'c', 'l', 'r', 'c', 10, 9, 'r', 'r', 'c', '.', 'b', 9, 0,
20
2.48k
  /* 57 */ 'a', 'd', 'd', '.', 'b', 9, 0,
21
2.48k
  /* 64 */ 'a', 'n', 'd', '.', 'b', 9, 0,
22
2.48k
  /* 71 */ 'c', 'm', 'p', '.', 'b', 9, 0,
23
2.48k
  /* 78 */ 'x', 'o', 'r', '.', 'b', 9, 0,
24
2.48k
  /* 85 */ 'b', 'i', 's', '.', 'b', 9, 0,
25
2.48k
  /* 92 */ 'b', 'i', 't', '.', 'b', 9, 0,
26
2.48k
  /* 99 */ 'm', 'o', 'v', '.', 'b', 9, 0,
27
2.48k
  /* 106 */ 's', 'w', 'p', 'b', 9, 0,
28
2.48k
  /* 112 */ 'c', 'a', 'l', 'l', 9, 0,
29
2.48k
  /* 118 */ 'j', 'm', 'p', 9, 0,
30
2.48k
  /* 123 */ 'b', 'r', 9, 0,
31
2.48k
  /* 127 */ 's', 'x', 't', 9, 0,
32
2.48k
  /* 132 */ 'r', 'l', 'a', '.', 'w', 9, 0,
33
2.48k
  /* 139 */ 'r', 'r', 'a', '.', 'w', 9, 0,
34
2.48k
  /* 146 */ 's', 'u', 'b', '.', 'w', 9, 0,
35
2.48k
  /* 153 */ 's', 'u', 'b', 'c', '.', 'w', 9, 0,
36
2.48k
  /* 161 */ 'a', 'd', 'd', 'c', '.', 'w', 9, 0,
37
2.48k
  /* 169 */ 'b', 'i', 'c', '.', 'w', 9, 0,
38
2.48k
  /* 176 */ 'c', 'l', 'r', 'c', 10, 9, 'r', 'r', 'c', '.', 'w', 9, 0,
39
2.48k
  /* 189 */ 'a', 'd', 'd', '.', 'w', 9, 0,
40
2.48k
  /* 196 */ 'a', 'n', 'd', '.', 'w', 9, 0,
41
2.48k
  /* 203 */ 'p', 'u', 's', 'h', '.', 'w', 9, 0,
42
2.48k
  /* 211 */ 'c', 'm', 'p', '.', 'w', 9, 0,
43
2.48k
  /* 218 */ 'p', 'o', 'p', '.', 'w', 9, 0,
44
2.48k
  /* 225 */ 'x', 'o', 'r', '.', 'w', 9, 0,
45
2.48k
  /* 232 */ 'b', 'i', 's', '.', 'w', 9, 0,
46
2.48k
  /* 239 */ 'b', 'i', 't', '.', 'w', 9, 0,
47
2.48k
  /* 246 */ 'm', 'o', 'v', '.', 'w', 9, 0,
48
2.48k
  /* 253 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
49
2.48k
  /* 284 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
50
2.48k
  /* 308 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
51
2.48k
  /* 333 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
52
2.48k
  /* 356 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
53
2.48k
  /* 379 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
54
2.48k
  /* 401 */ 's', 'u', 'b', '.', 'b', 9, '@', 0,
55
2.48k
  /* 409 */ 'a', 'd', 'd', '.', 'b', 9, '@', 0,
56
2.48k
  /* 417 */ 'a', 'n', 'd', '.', 'b', 9, '@', 0,
57
2.48k
  /* 425 */ 'x', 'o', 'r', '.', 'b', 9, '@', 0,
58
2.48k
  /* 433 */ 'b', 'i', 's', '.', 'b', 9, '@', 0,
59
2.48k
  /* 441 */ 'm', 'o', 'v', '.', 'b', 9, '@', 0,
60
2.48k
  /* 449 */ 's', 'u', 'b', '.', 'w', 9, '@', 0,
61
2.48k
  /* 457 */ 'a', 'd', 'd', '.', 'w', 9, '@', 0,
62
2.48k
  /* 465 */ 'a', 'n', 'd', '.', 'w', 9, '@', 0,
63
2.48k
  /* 473 */ 'x', 'o', 'r', '.', 'w', 9, '@', 0,
64
2.48k
  /* 481 */ 'b', 'i', 's', '.', 'w', 9, '@', 0,
65
2.48k
  /* 489 */ 'm', 'o', 'v', '.', 'w', 9, '@', 0,
66
2.48k
  /* 497 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
67
2.48k
  /* 510 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
68
2.48k
  /* 517 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
69
2.48k
  /* 527 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
70
2.48k
  /* 537 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'D', 'O', 'W', 'N', 0,
71
2.48k
  /* 555 */ '#', 32, 'S', 'r', 'a', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
72
2.48k
  /* 570 */ '#', 32, 'S', 'h', 'l', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
73
2.48k
  /* 585 */ '#', 32, 'S', 'r', 'l', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
74
2.48k
  /* 600 */ '#', 32, 'S', 'e', 'l', 'e', 'c', 't', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
75
2.48k
  /* 618 */ '#', 32, 'S', 'r', 'a', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
76
2.48k
  /* 632 */ '#', 32, 'S', 'h', 'l', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
77
2.48k
  /* 646 */ '#', 32, 'S', 'r', 'l', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
78
2.48k
  /* 660 */ '#', 32, 'S', 'e', 'l', 'e', 'c', 't', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
79
2.48k
  /* 677 */ '#', 32, 'A', 'D', 'D', 'f', 'r', 'a', 'm', 'e', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
80
2.48k
  /* 695 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'U', 'P', 0,
81
2.48k
  /* 711 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
82
2.48k
  /* 726 */ 'r', 'e', 't', 'i', 0,
83
2.48k
  /* 731 */ 'j', 0,
84
2.48k
  /* 733 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
85
2.48k
  /* 747 */ 'n', 'o', 'p', 0,
86
2.48k
  /* 751 */ 'r', 'e', 't', 0,
87
2.48k
  };
88
2.48k
89
2.48k
  static const uint16_t OpInfo0[] = {
90
2.48k
    0U, // PHI
91
2.48k
    0U, // INLINEASM
92
2.48k
    0U, // CFI_INSTRUCTION
93
2.48k
    0U, // EH_LABEL
94
2.48k
    0U, // GC_LABEL
95
2.48k
    0U, // ANNOTATION_LABEL
96
2.48k
    0U, // KILL
97
2.48k
    0U, // EXTRACT_SUBREG
98
2.48k
    0U, // INSERT_SUBREG
99
2.48k
    0U, // IMPLICIT_DEF
100
2.48k
    0U, // SUBREG_TO_REG
101
2.48k
    0U, // COPY_TO_REGCLASS
102
2.48k
    518U, // DBG_VALUE
103
2.48k
    528U, // DBG_LABEL
104
2.48k
    0U, // REG_SEQUENCE
105
2.48k
    0U, // COPY
106
2.48k
    511U, // BUNDLE
107
2.48k
    712U, // LIFETIME_START
108
2.48k
    498U, // LIFETIME_END
109
2.48k
    0U, // STACKMAP
110
2.48k
    734U, // FENTRY_CALL
111
2.48k
    0U, // PATCHPOINT
112
2.48k
    0U, // LOAD_STACK_GUARD
113
2.48k
    0U, // STATEPOINT
114
2.48k
    0U, // LOCAL_ESCAPE
115
2.48k
    0U, // FAULTING_OP
116
2.48k
    0U, // PATCHABLE_OP
117
2.48k
    334U, // PATCHABLE_FUNCTION_ENTER
118
2.48k
    254U, // PATCHABLE_RET
119
2.48k
    380U, // PATCHABLE_FUNCTION_EXIT
120
2.48k
    357U, // PATCHABLE_TAIL_CALL
121
2.48k
    309U, // PATCHABLE_EVENT_CALL
122
2.48k
    285U, // PATCHABLE_TYPED_EVENT_CALL
123
2.48k
    0U, // ICALL_BRANCH_FUNNEL
124
2.48k
    0U, // G_ADD
125
2.48k
    0U, // G_SUB
126
2.48k
    0U, // G_MUL
127
2.48k
    0U, // G_SDIV
128
2.48k
    0U, // G_UDIV
129
2.48k
    0U, // G_SREM
130
2.48k
    0U, // G_UREM
131
2.48k
    0U, // G_AND
132
2.48k
    0U, // G_OR
133
2.48k
    0U, // G_XOR
134
2.48k
    0U, // G_IMPLICIT_DEF
135
2.48k
    0U, // G_PHI
136
2.48k
    0U, // G_FRAME_INDEX
137
2.48k
    0U, // G_GLOBAL_VALUE
138
2.48k
    0U, // G_EXTRACT
139
2.48k
    0U, // G_UNMERGE_VALUES
140
2.48k
    0U, // G_INSERT
141
2.48k
    0U, // G_MERGE_VALUES
142
2.48k
    0U, // G_PTRTOINT
143
2.48k
    0U, // G_INTTOPTR
144
2.48k
    0U, // G_BITCAST
145
2.48k
    0U, // G_INTRINSIC_TRUNC
146
2.48k
    0U, // G_INTRINSIC_ROUND
147
2.48k
    0U, // G_LOAD
148
2.48k
    0U, // G_SEXTLOAD
149
2.48k
    0U, // G_ZEXTLOAD
150
2.48k
    0U, // G_STORE
151
2.48k
    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
152
2.48k
    0U, // G_ATOMIC_CMPXCHG
153
2.48k
    0U, // G_ATOMICRMW_XCHG
154
2.48k
    0U, // G_ATOMICRMW_ADD
155
2.48k
    0U, // G_ATOMICRMW_SUB
156
2.48k
    0U, // G_ATOMICRMW_AND
157
2.48k
    0U, // G_ATOMICRMW_NAND
158
2.48k
    0U, // G_ATOMICRMW_OR
159
2.48k
    0U, // G_ATOMICRMW_XOR
160
2.48k
    0U, // G_ATOMICRMW_MAX
161
2.48k
    0U, // G_ATOMICRMW_MIN
162
2.48k
    0U, // G_ATOMICRMW_UMAX
163
2.48k
    0U, // G_ATOMICRMW_UMIN
164
2.48k
    0U, // G_BRCOND
165
2.48k
    0U, // G_BRINDIRECT
166
2.48k
    0U, // G_INTRINSIC
167
2.48k
    0U, // G_INTRINSIC_W_SIDE_EFFECTS
168
2.48k
    0U, // G_ANYEXT
169
2.48k
    0U, // G_TRUNC
170
2.48k
    0U, // G_CONSTANT
171
2.48k
    0U, // G_FCONSTANT
172
2.48k
    0U, // G_VASTART
173
2.48k
    0U, // G_VAARG
174
2.48k
    0U, // G_SEXT
175
2.48k
    0U, // G_ZEXT
176
2.48k
    0U, // G_SHL
177
2.48k
    0U, // G_LSHR
178
2.48k
    0U, // G_ASHR
179
2.48k
    0U, // G_ICMP
180
2.48k
    0U, // G_FCMP
181
2.48k
    0U, // G_SELECT
182
2.48k
    0U, // G_UADDO
183
2.48k
    0U, // G_UADDE
184
2.48k
    0U, // G_USUBO
185
2.48k
    0U, // G_USUBE
186
2.48k
    0U, // G_SADDO
187
2.48k
    0U, // G_SADDE
188
2.48k
    0U, // G_SSUBO
189
2.48k
    0U, // G_SSUBE
190
2.48k
    0U, // G_UMULO
191
2.48k
    0U, // G_SMULO
192
2.48k
    0U, // G_UMULH
193
2.48k
    0U, // G_SMULH
194
2.48k
    0U, // G_FADD
195
2.48k
    0U, // G_FSUB
196
2.48k
    0U, // G_FMUL
197
2.48k
    0U, // G_FMA
198
2.48k
    0U, // G_FDIV
199
2.48k
    0U, // G_FREM
200
2.48k
    0U, // G_FPOW
201
2.48k
    0U, // G_FEXP
202
2.48k
    0U, // G_FEXP2
203
2.48k
    0U, // G_FLOG
204
2.48k
    0U, // G_FLOG2
205
2.48k
    0U, // G_FNEG
206
2.48k
    0U, // G_FPEXT
207
2.48k
    0U, // G_FPTRUNC
208
2.48k
    0U, // G_FPTOSI
209
2.48k
    0U, // G_FPTOUI
210
2.48k
    0U, // G_SITOFP
211
2.48k
    0U, // G_UITOFP
212
2.48k
    0U, // G_FABS
213
2.48k
    0U, // G_GEP
214
2.48k
    0U, // G_PTR_MASK
215
2.48k
    0U, // G_BR
216
2.48k
    0U, // G_INSERT_VECTOR_ELT
217
2.48k
    0U, // G_EXTRACT_VECTOR_ELT
218
2.48k
    0U, // G_SHUFFLE_VECTOR
219
2.48k
    0U, // G_CTTZ
220
2.48k
    0U, // G_CTTZ_ZERO_UNDEF
221
2.48k
    0U, // G_CTLZ
222
2.48k
    0U, // G_CTLZ_ZERO_UNDEF
223
2.48k
    0U, // G_CTPOP
224
2.48k
    0U, // G_BSWAP
225
2.48k
    0U, // G_ADDRSPACE_CAST
226
2.48k
    0U, // G_BLOCK_ADDR
227
2.48k
    1186U,  // ADC16mi
228
2.48k
    18594U, // ADC16mm
229
2.48k
    1186U,  // ADC16mr
230
2.48k
    1186U,  // ADC16ri
231
2.48k
    34978U, // ADC16rm
232
2.48k
    1186U,  // ADC16rr
233
2.48k
    1054U,  // ADC8mi
234
2.48k
    18462U, // ADC8mm
235
2.48k
    1054U,  // ADC8mr
236
2.48k
    1054U,  // ADC8ri
237
2.48k
    34846U, // ADC8rm
238
2.48k
    1054U,  // ADC8rr
239
2.48k
    1214U,  // ADD16mi
240
2.48k
    18622U, // ADD16mm
241
2.48k
    1214U,  // ADD16mr
242
2.48k
    1214U,  // ADD16ri
243
2.48k
    35006U, // ADD16rm
244
2.48k
    3530U,  // ADD16rm_POST
245
2.48k
    1214U,  // ADD16rr
246
2.48k
    1082U,  // ADD8mi
247
2.48k
    18490U, // ADD8mm
248
2.48k
    1082U,  // ADD8mr
249
2.48k
    1082U,  // ADD8ri
250
2.48k
    34874U, // ADD8rm
251
2.48k
    3482U,  // ADD8rm_POST
252
2.48k
    1082U,  // ADD8rr
253
2.48k
    678U, // ADDframe
254
2.48k
    538U, // ADJCALLSTACKDOWN
255
2.48k
    696U, // ADJCALLSTACKUP
256
2.48k
    1221U,  // AND16mi
257
2.48k
    18629U, // AND16mm
258
2.48k
    1221U,  // AND16mr
259
2.48k
    1221U,  // AND16ri
260
2.48k
    35013U, // AND16rm
261
2.48k
    3538U,  // AND16rm_POST
262
2.48k
    1221U,  // AND16rr
263
2.48k
    1089U,  // AND8mi
264
2.48k
    18497U, // AND8mm
265
2.48k
    1089U,  // AND8mr
266
2.48k
    1089U,  // AND8ri
267
2.48k
    34881U, // AND8rm
268
2.48k
    3490U,  // AND8rm_POST
269
2.48k
    1089U,  // AND8rr
270
2.48k
    18602U, // BIC16mm
271
2.48k
    1194U,  // BIC16mr
272
2.48k
    34986U, // BIC16rm
273
2.48k
    1194U,  // BIC16rr
274
2.48k
    18470U, // BIC8mm
275
2.48k
    1062U,  // BIC8mr
276
2.48k
    34854U, // BIC8rm
277
2.48k
    1062U,  // BIC8rr
278
2.48k
    1264U,  // BIT16mi
279
2.48k
    18672U, // BIT16mm
280
2.48k
    1264U,  // BIT16mr
281
2.48k
    4336U,  // BIT16ri
282
2.48k
    5360U,  // BIT16rm
283
2.48k
    4336U,  // BIT16rr
284
2.48k
    1117U,  // BIT8mi
285
2.48k
    18525U, // BIT8mm
286
2.48k
    1117U,  // BIT8mr
287
2.48k
    4189U,  // BIT8ri
288
2.48k
    5213U,  // BIT8rm
289
2.48k
    4189U,  // BIT8rr
290
2.48k
    6268U,  // Bi
291
2.48k
    7292U,  // Bm
292
2.48k
    6268U,  // Br
293
2.48k
    6257U,  // CALLi
294
2.48k
    8305U,  // CALLm
295
2.48k
    6257U,  // CALLr
296
2.48k
    1236U,  // CMP16mi
297
2.48k
    1236U,  // CMP16mr
298
2.48k
    4308U,  // CMP16ri
299
2.48k
    5332U,  // CMP16rm
300
2.48k
    4308U,  // CMP16rr
301
2.48k
    1096U,  // CMP8mi
302
2.48k
    1096U,  // CMP8mr
303
2.48k
    4168U,  // CMP8ri
304
2.48k
    5192U,  // CMP8rm
305
2.48k
    4168U,  // CMP8rr
306
2.48k
    9948U,  // JCC
307
2.48k
    10359U, // JMP
308
2.48k
    1271U,  // MOV16mi
309
2.48k
    18679U, // MOV16mm
310
2.48k
    1271U,  // MOV16mr
311
2.48k
    4343U,  // MOV16ri
312
2.48k
    5367U,  // MOV16rm
313
2.48k
    50666U, // MOV16rm_POST
314
2.48k
    4343U,  // MOV16rr
315
2.48k
    1124U,  // MOV8mi
316
2.48k
    18532U, // MOV8mm
317
2.48k
    1124U,  // MOV8mr
318
2.48k
    4196U,  // MOV8ri
319
2.48k
    5220U,  // MOV8rm
320
2.48k
    50618U, // MOV8rm_POST
321
2.48k
    4196U,  // MOV8rr
322
2.48k
    5220U,  // MOVZX16rm8
323
2.48k
    4196U,  // MOVZX16rr8
324
2.48k
    748U, // NOP
325
2.48k
    1257U,  // OR16mi
326
2.48k
    18665U, // OR16mm
327
2.48k
    1257U,  // OR16mr
328
2.48k
    1257U,  // OR16ri
329
2.48k
    35049U, // OR16rm
330
2.48k
    3554U,  // OR16rm_POST
331
2.48k
    1257U,  // OR16rr
332
2.48k
    1110U,  // OR8mi
333
2.48k
    18518U, // OR8mm
334
2.48k
    1110U,  // OR8mr
335
2.48k
    1110U,  // OR8ri
336
2.48k
    34902U, // OR8rm
337
2.48k
    3506U,  // OR8rm_POST
338
2.48k
    1110U,  // OR8rr
339
2.48k
    6363U,  // POP16r
340
2.48k
    6348U,  // PUSH16r
341
2.48k
    752U, // RET
342
2.48k
    727U, // RETI
343
2.48k
    6284U,  // SAR16r1
344
2.48k
    6321U,  // SAR16r1c
345
2.48k
    6152U,  // SAR8r1
346
2.48k
    6189U,  // SAR8r1c
347
2.48k
    1178U,  // SBC16mi
348
2.48k
    18586U, // SBC16mm
349
2.48k
    1178U,  // SBC16mr
350
2.48k
    1178U,  // SBC16ri
351
2.48k
    34970U, // SBC16rm
352
2.48k
    1178U,  // SBC16rr
353
2.48k
    1046U,  // SBC8mi
354
2.48k
    18454U, // SBC8mm
355
2.48k
    1046U,  // SBC8mr
356
2.48k
    1046U,  // SBC8ri
357
2.48k
    34838U, // SBC8rm
358
2.48k
    1046U,  // SBC8rr
359
2.48k
    6272U,  // SEXT16r
360
2.48k
    6277U,  // SHL16r1
361
2.48k
    6145U,  // SHL8r1
362
2.48k
    1171U,  // SUB16mi
363
2.48k
    18579U, // SUB16mm
364
2.48k
    1171U,  // SUB16mr
365
2.48k
    1171U,  // SUB16ri
366
2.48k
    34963U, // SUB16rm
367
2.48k
    3522U,  // SUB16rm_POST
368
2.48k
    1171U,  // SUB16rr
369
2.48k
    1039U,  // SUB8mi
370
2.48k
    18447U, // SUB8mm
371
2.48k
    1039U,  // SUB8mr
372
2.48k
    1039U,  // SUB8ri
373
2.48k
    34831U, // SUB8rm
374
2.48k
    3474U,  // SUB8rm_POST
375
2.48k
    1039U,  // SUB8rr
376
2.48k
    6251U,  // SWPB16r
377
2.48k
    601U, // Select16
378
2.48k
    661U, // Select8
379
2.48k
    571U, // Shl16
380
2.48k
    633U, // Shl8
381
2.48k
    556U, // Sra16
382
2.48k
    619U, // Sra8
383
2.48k
    586U, // Srl16
384
2.48k
    647U, // Srl8
385
2.48k
    1250U,  // XOR16mi
386
2.48k
    18658U, // XOR16mm
387
2.48k
    1250U,  // XOR16mr
388
2.48k
    1250U,  // XOR16ri
389
2.48k
    35042U, // XOR16rm
390
2.48k
    3546U,  // XOR16rm_POST
391
2.48k
    1250U,  // XOR16rr
392
2.48k
    1103U,  // XOR8mi
393
2.48k
    18511U, // XOR8mm
394
2.48k
    1103U,  // XOR8mr
395
2.48k
    1103U,  // XOR8ri
396
2.48k
    34895U, // XOR8rm
397
2.48k
    3498U,  // XOR8rm_POST
398
2.48k
    1103U,  // XOR8rr
399
2.48k
    4196U,  // ZEXT16r
400
2.48k
  };
401
2.48k
402
2.48k
  static const uint8_t OpInfo1[] = {
403
2.48k
    0U, // PHI
404
2.48k
    0U, // INLINEASM
405
2.48k
    0U, // CFI_INSTRUCTION
406
2.48k
    0U, // EH_LABEL
407
2.48k
    0U, // GC_LABEL
408
2.48k
    0U, // ANNOTATION_LABEL
409
2.48k
    0U, // KILL
410
2.48k
    0U, // EXTRACT_SUBREG
411
2.48k
    0U, // INSERT_SUBREG
412
2.48k
    0U, // IMPLICIT_DEF
413
2.48k
    0U, // SUBREG_TO_REG
414
2.48k
    0U, // COPY_TO_REGCLASS
415
2.48k
    0U, // DBG_VALUE
416
2.48k
    0U, // DBG_LABEL
417
2.48k
    0U, // REG_SEQUENCE
418
2.48k
    0U, // COPY
419
2.48k
    0U, // BUNDLE
420
2.48k
    0U, // LIFETIME_START
421
2.48k
    0U, // LIFETIME_END
422
2.48k
    0U, // STACKMAP
423
2.48k
    0U, // FENTRY_CALL
424
2.48k
    0U, // PATCHPOINT
425
2.48k
    0U, // LOAD_STACK_GUARD
426
2.48k
    0U, // STATEPOINT
427
2.48k
    0U, // LOCAL_ESCAPE
428
2.48k
    0U, // FAULTING_OP
429
2.48k
    0U, // PATCHABLE_OP
430
2.48k
    0U, // PATCHABLE_FUNCTION_ENTER
431
2.48k
    0U, // PATCHABLE_RET
432
2.48k
    0U, // PATCHABLE_FUNCTION_EXIT
433
2.48k
    0U, // PATCHABLE_TAIL_CALL
434
2.48k
    0U, // PATCHABLE_EVENT_CALL
435
2.48k
    0U, // PATCHABLE_TYPED_EVENT_CALL
436
2.48k
    0U, // ICALL_BRANCH_FUNNEL
437
2.48k
    0U, // G_ADD
438
2.48k
    0U, // G_SUB
439
2.48k
    0U, // G_MUL
440
2.48k
    0U, // G_SDIV
441
2.48k
    0U, // G_UDIV
442
2.48k
    0U, // G_SREM
443
2.48k
    0U, // G_UREM
444
2.48k
    0U, // G_AND
445
2.48k
    0U, // G_OR
446
2.48k
    0U, // G_XOR
447
2.48k
    0U, // G_IMPLICIT_DEF
448
2.48k
    0U, // G_PHI
449
2.48k
    0U, // G_FRAME_INDEX
450
2.48k
    0U, // G_GLOBAL_VALUE
451
2.48k
    0U, // G_EXTRACT
452
2.48k
    0U, // G_UNMERGE_VALUES
453
2.48k
    0U, // G_INSERT
454
2.48k
    0U, // G_MERGE_VALUES
455
2.48k
    0U, // G_PTRTOINT
456
2.48k
    0U, // G_INTTOPTR
457
2.48k
    0U, // G_BITCAST
458
2.48k
    0U, // G_INTRINSIC_TRUNC
459
2.48k
    0U, // G_INTRINSIC_ROUND
460
2.48k
    0U, // G_LOAD
461
2.48k
    0U, // G_SEXTLOAD
462
2.48k
    0U, // G_ZEXTLOAD
463
2.48k
    0U, // G_STORE
464
2.48k
    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
465
2.48k
    0U, // G_ATOMIC_CMPXCHG
466
2.48k
    0U, // G_ATOMICRMW_XCHG
467
2.48k
    0U, // G_ATOMICRMW_ADD
468
2.48k
    0U, // G_ATOMICRMW_SUB
469
2.48k
    0U, // G_ATOMICRMW_AND
470
2.48k
    0U, // G_ATOMICRMW_NAND
471
2.48k
    0U, // G_ATOMICRMW_OR
472
2.48k
    0U, // G_ATOMICRMW_XOR
473
2.48k
    0U, // G_ATOMICRMW_MAX
474
2.48k
    0U, // G_ATOMICRMW_MIN
475
2.48k
    0U, // G_ATOMICRMW_UMAX
476
2.48k
    0U, // G_ATOMICRMW_UMIN
477
2.48k
    0U, // G_BRCOND
478
2.48k
    0U, // G_BRINDIRECT
479
2.48k
    0U, // G_INTRINSIC
480
2.48k
    0U, // G_INTRINSIC_W_SIDE_EFFECTS
481
2.48k
    0U, // G_ANYEXT
482
2.48k
    0U, // G_TRUNC
483
2.48k
    0U, // G_CONSTANT
484
2.48k
    0U, // G_FCONSTANT
485
2.48k
    0U, // G_VASTART
486
2.48k
    0U, // G_VAARG
487
2.48k
    0U, // G_SEXT
488
2.48k
    0U, // G_ZEXT
489
2.48k
    0U, // G_SHL
490
2.48k
    0U, // G_LSHR
491
2.48k
    0U, // G_ASHR
492
2.48k
    0U, // G_ICMP
493
2.48k
    0U, // G_FCMP
494
2.48k
    0U, // G_SELECT
495
2.48k
    0U, // G_UADDO
496
2.48k
    0U, // G_UADDE
497
2.48k
    0U, // G_USUBO
498
2.48k
    0U, // G_USUBE
499
2.48k
    0U, // G_SADDO
500
2.48k
    0U, // G_SADDE
501
2.48k
    0U, // G_SSUBO
502
2.48k
    0U, // G_SSUBE
503
2.48k
    0U, // G_UMULO
504
2.48k
    0U, // G_SMULO
505
2.48k
    0U, // G_UMULH
506
2.48k
    0U, // G_SMULH
507
2.48k
    0U, // G_FADD
508
2.48k
    0U, // G_FSUB
509
2.48k
    0U, // G_FMUL
510
2.48k
    0U, // G_FMA
511
2.48k
    0U, // G_FDIV
512
2.48k
    0U, // G_FREM
513
2.48k
    0U, // G_FPOW
514
2.48k
    0U, // G_FEXP
515
2.48k
    0U, // G_FEXP2
516
2.48k
    0U, // G_FLOG
517
2.48k
    0U, // G_FLOG2
518
2.48k
    0U, // G_FNEG
519
2.48k
    0U, // G_FPEXT
520
2.48k
    0U, // G_FPTRUNC
521
2.48k
    0U, // G_FPTOSI
522
2.48k
    0U, // G_FPTOUI
523
2.48k
    0U, // G_SITOFP
524
2.48k
    0U, // G_UITOFP
525
2.48k
    0U, // G_FABS
526
2.48k
    0U, // G_GEP
527
2.48k
    0U, // G_PTR_MASK
528
2.48k
    0U, // G_BR
529
2.48k
    0U, // G_INSERT_VECTOR_ELT
530
2.48k
    0U, // G_EXTRACT_VECTOR_ELT
531
2.48k
    0U, // G_SHUFFLE_VECTOR
532
2.48k
    0U, // G_CTTZ
533
2.48k
    0U, // G_CTTZ_ZERO_UNDEF
534
2.48k
    0U, // G_CTLZ
535
2.48k
    0U, // G_CTLZ_ZERO_UNDEF
536
2.48k
    0U, // G_CTPOP
537
2.48k
    0U, // G_BSWAP
538
2.48k
    0U, // G_ADDRSPACE_CAST
539
2.48k
    0U, // G_BLOCK_ADDR
540
2.48k
    0U, // ADC16mi
541
2.48k
    0U, // ADC16mm
542
2.48k
    0U, // ADC16mr
543
2.48k
    1U, // ADC16ri
544
2.48k
    0U, // ADC16rm
545
2.48k
    1U, // ADC16rr
546
2.48k
    0U, // ADC8mi
547
2.48k
    0U, // ADC8mm
548
2.48k
    0U, // ADC8mr
549
2.48k
    1U, // ADC8ri
550
2.48k
    0U, // ADC8rm
551
2.48k
    1U, // ADC8rr
552
2.48k
    0U, // ADD16mi
553
2.48k
    0U, // ADD16mm
554
2.48k
    0U, // ADD16mr
555
2.48k
    1U, // ADD16ri
556
2.48k
    0U, // ADD16rm
557
2.48k
    0U, // ADD16rm_POST
558
2.48k
    1U, // ADD16rr
559
2.48k
    0U, // ADD8mi
560
2.48k
    0U, // ADD8mm
561
2.48k
    0U, // ADD8mr
562
2.48k
    1U, // ADD8ri
563
2.48k
    0U, // ADD8rm
564
2.48k
    0U, // ADD8rm_POST
565
2.48k
    1U, // ADD8rr
566
2.48k
    0U, // ADDframe
567
2.48k
    0U, // ADJCALLSTACKDOWN
568
2.48k
    0U, // ADJCALLSTACKUP
569
2.48k
    0U, // AND16mi
570
2.48k
    0U, // AND16mm
571
2.48k
    0U, // AND16mr
572
2.48k
    1U, // AND16ri
573
2.48k
    0U, // AND16rm
574
2.48k
    0U, // AND16rm_POST
575
2.48k
    1U, // AND16rr
576
2.48k
    0U, // AND8mi
577
2.48k
    0U, // AND8mm
578
2.48k
    0U, // AND8mr
579
2.48k
    1U, // AND8ri
580
2.48k
    0U, // AND8rm
581
2.48k
    0U, // AND8rm_POST
582
2.48k
    1U, // AND8rr
583
2.48k
    0U, // BIC16mm
584
2.48k
    0U, // BIC16mr
585
2.48k
    0U, // BIC16rm
586
2.48k
    1U, // BIC16rr
587
2.48k
    0U, // BIC8mm
588
2.48k
    0U, // BIC8mr
589
2.48k
    0U, // BIC8rm
590
2.48k
    1U, // BIC8rr
591
2.48k
    0U, // BIT16mi
592
2.48k
    0U, // BIT16mm
593
2.48k
    0U, // BIT16mr
594
2.48k
    0U, // BIT16ri
595
2.48k
    0U, // BIT16rm
596
2.48k
    0U, // BIT16rr
597
2.48k
    0U, // BIT8mi
598
2.48k
    0U, // BIT8mm
599
2.48k
    0U, // BIT8mr
600
2.48k
    0U, // BIT8ri
601
2.48k
    0U, // BIT8rm
602
2.48k
    0U, // BIT8rr
603
2.48k
    0U, // Bi
604
2.48k
    0U, // Bm
605
2.48k
    0U, // Br
606
2.48k
    0U, // CALLi
607
2.48k
    0U, // CALLm
608
2.48k
    0U, // CALLr
609
2.48k
    0U, // CMP16mi
610
2.48k
    0U, // CMP16mr
611
2.48k
    0U, // CMP16ri
612
2.48k
    0U, // CMP16rm
613
2.48k
    0U, // CMP16rr
614
2.48k
    0U, // CMP8mi
615
2.48k
    0U, // CMP8mr
616
2.48k
    0U, // CMP8ri
617
2.48k
    0U, // CMP8rm
618
2.48k
    0U, // CMP8rr
619
2.48k
    0U, // JCC
620
2.48k
    0U, // JMP
621
2.48k
    0U, // MOV16mi
622
2.48k
    0U, // MOV16mm
623
2.48k
    0U, // MOV16mr
624
2.48k
    0U, // MOV16ri
625
2.48k
    0U, // MOV16rm
626
2.48k
    0U, // MOV16rm_POST
627
2.48k
    0U, // MOV16rr
628
2.48k
    0U, // MOV8mi
629
2.48k
    0U, // MOV8mm
630
2.48k
    0U, // MOV8mr
631
2.48k
    0U, // MOV8ri
632
2.48k
    0U, // MOV8rm
633
2.48k
    0U, // MOV8rm_POST
634
2.48k
    0U, // MOV8rr
635
2.48k
    0U, // MOVZX16rm8
636
2.48k
    0U, // MOVZX16rr8
637
2.48k
    0U, // NOP
638
2.48k
    0U, // OR16mi
639
2.48k
    0U, // OR16mm
640
2.48k
    0U, // OR16mr
641
2.48k
    1U, // OR16ri
642
2.48k
    0U, // OR16rm
643
2.48k
    0U, // OR16rm_POST
644
2.48k
    1U, // OR16rr
645
2.48k
    0U, // OR8mi
646
2.48k
    0U, // OR8mm
647
2.48k
    0U, // OR8mr
648
2.48k
    1U, // OR8ri
649
2.48k
    0U, // OR8rm
650
2.48k
    0U, // OR8rm_POST
651
2.48k
    1U, // OR8rr
652
2.48k
    0U, // POP16r
653
2.48k
    0U, // PUSH16r
654
2.48k
    0U, // RET
655
2.48k
    0U, // RETI
656
2.48k
    0U, // SAR16r1
657
2.48k
    0U, // SAR16r1c
658
2.48k
    0U, // SAR8r1
659
2.48k
    0U, // SAR8r1c
660
2.48k
    0U, // SBC16mi
661
2.48k
    0U, // SBC16mm
662
2.48k
    0U, // SBC16mr
663
2.48k
    1U, // SBC16ri
664
2.48k
    0U, // SBC16rm
665
2.48k
    1U, // SBC16rr
666
2.48k
    0U, // SBC8mi
667
2.48k
    0U, // SBC8mm
668
2.48k
    0U, // SBC8mr
669
2.48k
    1U, // SBC8ri
670
2.48k
    0U, // SBC8rm
671
2.48k
    1U, // SBC8rr
672
2.48k
    0U, // SEXT16r
673
2.48k
    0U, // SHL16r1
674
2.48k
    0U, // SHL8r1
675
2.48k
    0U, // SUB16mi
676
2.48k
    0U, // SUB16mm
677
2.48k
    0U, // SUB16mr
678
2.48k
    1U, // SUB16ri
679
2.48k
    0U, // SUB16rm
680
2.48k
    0U, // SUB16rm_POST
681
2.48k
    1U, // SUB16rr
682
2.48k
    0U, // SUB8mi
683
2.48k
    0U, // SUB8mm
684
2.48k
    0U, // SUB8mr
685
2.48k
    1U, // SUB8ri
686
2.48k
    0U, // SUB8rm
687
2.48k
    0U, // SUB8rm_POST
688
2.48k
    1U, // SUB8rr
689
2.48k
    0U, // SWPB16r
690
2.48k
    0U, // Select16
691
2.48k
    0U, // Select8
692
2.48k
    0U, // Shl16
693
2.48k
    0U, // Shl8
694
2.48k
    0U, // Sra16
695
2.48k
    0U, // Sra8
696
2.48k
    0U, // Srl16
697
2.48k
    0U, // Srl8
698
2.48k
    0U, // XOR16mi
699
2.48k
    0U, // XOR16mm
700
2.48k
    0U, // XOR16mr
701
2.48k
    1U, // XOR16ri
702
2.48k
    0U, // XOR16rm
703
2.48k
    0U, // XOR16rm_POST
704
2.48k
    1U, // XOR16rr
705
2.48k
    0U, // XOR8mi
706
2.48k
    0U, // XOR8mm
707
2.48k
    0U, // XOR8mr
708
2.48k
    1U, // XOR8ri
709
2.48k
    0U, // XOR8rm
710
2.48k
    0U, // XOR8rm_POST
711
2.48k
    1U, // XOR8rr
712
2.48k
    0U, // ZEXT16r
713
2.48k
  };
714
2.48k
715
2.48k
  O << "\t";
716
2.48k
717
2.48k
  // Emit the opcode for the instruction.
718
2.48k
  uint32_t Bits = 0;
719
2.48k
  Bits |= OpInfo0[MI->getOpcode()] << 0;
720
2.48k
  Bits |= OpInfo1[MI->getOpcode()] << 16;
721
2.48k
  assert(Bits != 0 && "Cannot print this instruction.");
722
2.48k
  O << AsmStrs+(Bits & 1023)-1;
723
2.48k
724
2.48k
725
2.48k
  // Fragment 0 encoded into 4 bits for 11 unique commands.
726
2.48k
  switch ((Bits >> 10) & 15) {
727
2.48k
  
default: 0
llvm_unreachable0
("Invalid command number.");
728
2.48k
  case 0:
729
292
    // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
730
292
    return;
731
2.48k
    
break0
;
732
2.48k
  case 1:
733
1.09k
    // ADC16mi, ADC16mr, ADC16ri, ADC16rr, ADC8mi, ADC8mr, ADC8ri, ADC8rr, AD...
734
1.09k
    printOperand(MI, 2, O);
735
1.09k
    break;
736
2.48k
  case 2:
737
44
    // ADC16mm, ADC16rm, ADC8mm, ADC8rm, ADD16mm, ADD16rm, ADD8mm, ADD8rm, AN...
738
44
    printSrcMemOperand(MI, 2, O);
739
44
    O << ", ";
740
44
    break;
741
2.48k
  case 3:
742
5
    // ADD16rm_POST, ADD8rm_POST, AND16rm_POST, AND8rm_POST, OR16rm_POST, OR8...
743
5
    printOperand(MI, 3, O);
744
5
    O << "+, ";
745
5
    printOperand(MI, 0, O);
746
5
    return;
747
2.48k
    
break0
;
748
2.48k
  case 4:
749
370
    // BIT16ri, BIT16rr, BIT8ri, BIT8rr, CMP16ri, CMP16rr, CMP8ri, CMP8rr, MO...
750
370
    printOperand(MI, 1, O);
751
370
    O << ", ";
752
370
    printOperand(MI, 0, O);
753
370
    return;
754
2.48k
    
break0
;
755
2.48k
  case 5:
756
326
    // BIT16rm, BIT8rm, CMP16rm, CMP8rm, MOV16rm, MOV8rm, MOVZX16rm8
757
326
    printSrcMemOperand(MI, 1, O);
758
326
    O << ", ";
759
326
    printOperand(MI, 0, O);
760
326
    return;
761
2.48k
    
break0
;
762
2.48k
  case 6:
763
288
    // Bi, Br, CALLi, CALLr, POP16r, PUSH16r, SAR16r1, SAR16r1c, SAR8r1, SAR8...
764
288
    printOperand(MI, 0, O);
765
288
    return;
766
2.48k
    
break0
;
767
2.48k
  case 7:
768
2
    // Bm
769
2
    printSrcMemOperand(MI, 0, O);
770
2
    return;
771
2.48k
    
break0
;
772
2.48k
  case 8:
773
0
    // CALLm
774
0
    printSrcMemOperand(MI, 0, O, "mem");
775
0
    return;
776
2.48k
    
break0
;
777
2.48k
  case 9:
778
52
    // JCC
779
52
    printCCOperand(MI, 1, O);
780
52
    O << "\t";
781
52
    printPCRelImmOperand(MI, 0, O);
782
52
    return;
783
2.48k
    
break0
;
784
2.48k
  case 10:
785
7
    // JMP
786
7
    printPCRelImmOperand(MI, 0, O);
787
7
    return;
788
2.48k
    
break0
;
789
1.14k
  }
790
1.14k
791
1.14k
792
1.14k
  // Fragment 1 encoded into 2 bits for 4 unique commands.
793
1.14k
  switch ((Bits >> 14) & 3) {
794
1.14k
  
default: 0
llvm_unreachable0
("Invalid command number.");
795
1.14k
  case 0:
796
1.09k
    // ADC16mi, ADC16mr, ADC16ri, ADC16rr, ADC8mi, ADC8mr, ADC8ri, ADC8rr, AD...
797
1.09k
    O << ", ";
798
1.09k
    break;
799
1.14k
  case 1:
800
27
    // ADC16mm, ADC8mm, ADD16mm, ADD8mm, AND16mm, AND8mm, BIC16mm, BIC8mm, BI...
801
27
    printSrcMemOperand(MI, 0, O);
802
27
    return;
803
1.14k
    
break0
;
804
1.14k
  case 2:
805
17
    // ADC16rm, ADC8rm, ADD16rm, ADD8rm, AND16rm, AND8rm, BIC16rm, BIC8rm, OR...
806
17
    printOperand(MI, 0, O);
807
17
    return;
808
1.14k
    
break0
;
809
1.14k
  case 3:
810
0
    // MOV16rm_POST, MOV8rm_POST
811
0
    O << "+, ";
812
0
    printOperand(MI, 0, O);
813
0
    return;
814
1.14k
    
break0
;
815
1.09k
  }
816
1.09k
817
1.09k
818
1.09k
  // Fragment 2 encoded into 1 bits for 2 unique commands.
819
1.09k
  if ((Bits >> 16) & 1) {
820
246
    // ADC16ri, ADC16rr, ADC8ri, ADC8rr, ADD16ri, ADD16rr, ADD8ri, ADD8rr, AN...
821
246
    printOperand(MI, 0, O);
822
246
    return;
823
851
  } else {
824
851
    // ADC16mi, ADC16mr, ADC8mi, ADC8mr, ADD16mi, ADD16mr, ADD8mi, ADD8mr, AN...
825
851
    printSrcMemOperand(MI, 0, O);
826
851
    return;
827
851
  }
828
1.09k
829
1.09k
}
830
831
832
/// getRegisterName - This method is automatically generated by tblgen
833
/// from the register set description.  This returns the assembler name
834
/// for the specified register.
835
2.01k
const char *MSP430InstPrinter::getRegisterName(unsigned RegNo) {
836
2.01k
  assert(RegNo && RegNo < 33 && "Invalid register number!");
837
2.01k
838
2.01k
  static const char AsmStrs[] = {
839
2.01k
  /* 0 */ 'r', '1', '0', 0,
840
2.01k
  /* 4 */ 'r', '0', 0,
841
2.01k
  /* 7 */ 'r', '1', '1', 0,
842
2.01k
  /* 11 */ 'r', '1', 0,
843
2.01k
  /* 14 */ 'r', '1', '2', 0,
844
2.01k
  /* 18 */ 'r', '2', 0,
845
2.01k
  /* 21 */ 'r', '1', '3', 0,
846
2.01k
  /* 25 */ 'r', '3', 0,
847
2.01k
  /* 28 */ 'r', '1', '4', 0,
848
2.01k
  /* 32 */ 'r', '4', 0,
849
2.01k
  /* 35 */ 'r', '1', '5', 0,
850
2.01k
  /* 39 */ 'r', '5', 0,
851
2.01k
  /* 42 */ 'r', '6', 0,
852
2.01k
  /* 45 */ 'r', '7', 0,
853
2.01k
  /* 48 */ 'r', '8', 0,
854
2.01k
  /* 51 */ 'r', '9', 0,
855
2.01k
  };
856
2.01k
857
2.01k
  static const uint8_t RegAsmOffset[] = {
858
2.01k
    25, 25, 32, 32, 4, 4, 11, 11, 18, 18, 39, 42, 45, 48, 
859
2.01k
    51, 0, 7, 14, 21, 28, 35, 39, 42, 45, 48, 51, 0, 7, 
860
2.01k
    14, 21, 28, 35, 
861
2.01k
  };
862
2.01k
863
2.01k
  assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
864
2.01k
          "Invalid alt name index for register!");
865
2.01k
  return AsmStrs+RegAsmOffset[RegNo-1];
866
2.01k
}
867
868
#ifdef PRINT_ALIAS_INSTR
869
#undef PRINT_ALIAS_INSTR
870
871
bool MSP430InstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
872
  return false;
873
}
874
875
#endif // PRINT_ALIAS_INSTR